JP2000155702A

JP2000155702A - マイクロコンピュータ

Info

Publication number: JP2000155702A
Application number: JP10332658A
Authority: JP
Inventors: Sadao Kimura; 禎雄木村; Yoshikazu Kahata; 善和加畑; Takaaki Nojima; 高明野島
Original assignee: Hitachi Ltd; Hitachi ULSI Systems Co Ltd
Current assignee: Hitachi Ltd; Hitachi Solutions Technology Ltd
Priority date: 1998-11-24
Filing date: 1998-11-24
Publication date: 2000-06-06

Abstract

(57)【要約】【課題】新たなソフトウェアへの分岐を容易に行うた
めの技術を提供することにある。【解決手段】単位プログラムの先頭アドレスを保持す
るための先頭アドレスレジスタ１６と、上記先頭アドレ
スレジスタに格納されている先頭アドレスを汎用レジス
タにロードし、ソフトウェアの実行状態を、この汎用レ
ジスタに保持されているアドレスに分岐するための一連
の命令群を実行するＣＰＵ１３と、与えられた条件に応
じて、上記先頭アドレスレジスタに格納されている先頭
アドレスを変更可能なアドレスレジスタＲＥＧ０〜ＲＥ
Ｇｎ及びレジスタ制御部１８を設け、上記先頭アドレス
レジスタに格納されているアドレスを汎用レジスタにロ
ードすることにより、プログラム実行状態を、この汎用
レジスタに保持されているアドレスに容易に分岐させる
ことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロコンピュ
ータにおける分岐アドレス制御技術に関する。

【０００２】

【従来の技術】シングルチップマイクロコンピュータ
は、中央処理装置（「ＣＰＵ」と略記する）を中心に所
要の周辺回路が１個の半導体基板に含まれていて、その
動作プログラムを保有するプログラムＲＯＭ（リード・
オンリー・メモリ）を内蔵する。マイクロコンピュータ
応用機器例えば自動車のエンジン制御装置においては、
シングルチップマイクロコンピュータがプリント基板に
直接半田づけされることが多く、かかる場合には実チッ
プを評価用のチップに代えてソフトウェアのデバッグを
行うことができない。そこで、実チップでありながら、
ソフトウェアの実行状態をリアルタイムにトレースする
ための機能や、内蔵ＲＡＭ（ランダム・アクセス・メモ
リ）に対するデータのリード／ライトを可能とする機能
を備えたシングルチップマイクロコンピュータが提供さ
れている。

【０００３】尚、マイクロコンピュータについて記載さ
れた文献の例としては、特開昭５５−１３１８４８号公
報がある。

【０００４】

【発明が解決しようとする課題】シングルチップマイク
ロコンピュータの動作をテストするためのテストプログ
ラムは、シングルチップマイクロコンピュータの実動作
においては不要であり、通常は、予め定められた条件が
成立した場合にのみ上記テストプログラムの実行が可能
になっている。

【０００５】ところで、マイクロコンピュータ応用機器
が量産された後に、テストプログラムが追加されること
がある。例えばマイクロコンピュータ応用機器が量産さ
れた後にマイクロコンピュータ応用機器の予期せぬ不具
合が発見され、それを解析するための新規テストプログ
ラムが開発される場合などである。マイクロコンピュー
タ応用機器が量産される前に開発されたテストプログラ
ムについては、かかるプログラムを実行させるための条
件が予め設定されており、そのような条件を満たすこと
により、当該テストプログラムに分岐することは容易で
あるが、マイクロコンピュータ応用機器が量産された後
に開発された新規テストプログラムは予定外のプログラ
ムであって、そのような新規テストプログラムをシング
ルチップマイクロコンピュータの内蔵ＲＡＭに書き込ん
だとしても、プログラム実行状態をその新規テストプロ
グラムに分岐するための条件が設定されていないため
に、その新規テストプログラムを実行することができな
い。

【０００６】例えばマイクロコンピュータ応用機器が量
産される前に開発されたユーザプログラムが内蔵ＲＡＭ
のアドレス（１６進表記）「Ｈ’ＦＦＦＦ８０００〜
Ｈ’ＦＦＦＦ８ＦＦＦ」に配置され、マイクロコンピュ
ータ応用機器が量産された後に開発された新規テストプ
ログラムが、内蔵ＲＡＭのアドレス（１６進表記）
「Ｈ’ＦＦＦＦ９０００〜Ｈ’ＦＦＦＦ９ＦＦＦ」に書
き込まれたものとする。このとき、アドレス「Ｈ’ＦＦ
ＦＦ８０００〜Ｈ’ＦＦＦＦ８ＦＦＦ」に配置されてい
るユーザプログラムにとって、アドレス「Ｈ’ＦＦＦＦ
９０００〜Ｈ’ＦＦＦＦ９ＦＦＦ」に書き込まれている
新規テストプログラムは予定外のプログラムであるか
ら、アドレス「Ｈ’ＦＦＦＦ８０００〜Ｈ’ＦＦＦＦ８
ＦＦＦ」に配置されているユーザプログラムから、アド
レス「Ｈ’ＦＦＦＦ９０００〜Ｈ’ＦＦＦＦ９ＦＦＦ」
に書き込まれている新規テストプログラムに分岐するこ
とができない。アドレス「Ｈ’ＦＦＦＦ８０００〜Ｈ’
ＦＦＦＦ８ＦＦＦ」に配置されているユーザプログラム
を書き換えて新たな分岐条件を設定することにより、ア
ドレス「Ｈ’ＦＦＦＦ９０００〜Ｈ’ＦＦＦＦ９ＦＦ
Ｆ」の新規テストプログラムに分岐する方法が考えられ
るが、それによれば、マイクロコンピュータ応用機器が
量産された後において、新規テストプログラムが追加あ
るいは変更される毎に、マイクロコンピュータ応用機器
に既にセットされているユーザプログラムに対して分岐
条件を追加あるいは変更しなければならず、面倒な作業
を余儀なくされる。

【０００７】本発明の目的は、新たに追加されたプログ
ラムへの分岐を容易に行うための技術を提供することに
ある。

【０００８】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【０００９】すなわち、単位プログラムの先頭アドレス
を保持するための先頭アドレスレジスタ（１６）と、上
記先頭アドレスレジスタに格納されている先頭アドレス
に基づいて、プログラム実行状態を上記先頭アドレスに
分岐するための一連の命令群を実行する中央処理装置
（１３）と、与えられた条件に応じて、上記先頭アドレ
スレジスタに格納されている先頭アドレスを変更可能な
先頭アドレス変更手段（ＲＥＧ０〜ＲＥＧｎ，１８）と
を含んでマイクロコンピュータを構成することができ
る。

【００１０】上記した手段によれば、先頭アドレス変更
手段は、上記先頭アドレスレジスタに格納されている先
頭アドレスを変更する。そうすると、中央処理装置にお
いては、上記先頭アドレスレジスタに格納されている先
頭アドレスに基づいてプログラム実行状態を上記先頭ア
ドレスに分岐するための一連の命令群を実行する。この
ことが、新たなソフトウェアへの分岐の容易化を達成す
る。

【００１１】また、単位プログラムの先頭アドレスを保
持するための先頭アドレスレジスタ（１６）と、上記先
頭アドレスレジスタに格納されている先頭アドレスを汎
用レジスタにロードし、ソフトウェアの実行状態を、こ
の汎用レジスタに保持されているアドレスに分岐するた
めの一連の命令群を実行する中央処理装置（１３）と、
与えられた条件に応じて、上記先頭アドレスレジスタに
格納されている先頭アドレスを変更可能な先頭アドレス
変更手段（ＲＥＧ０〜ＲＥＧｎ，１８）とを含んでマイ
クロコンピュータを構成することができる。

【００１２】上記した手段によれば、先頭アドレス変更
手段は、上記先頭アドレスレジスタに格納されている先
頭アドレスを変更する。そうすると、中央処理装置にお
いては、上記先頭アドレスレジスタに格納されている先
頭アドレスを汎用レジスタにロードし、ソフトウェアの
実行状態を、この汎用レジスタに保持されているアドレ
スに分岐する。このことが、新たなソフトウェアへの分
岐の容易化を達成する。

【００１３】ＣＰＵでの負荷の軽減を図るため、単位プ
ログラムの先頭アドレスを保持するための先頭アドレス
レジスタ（１６）と、上記先頭アドレスレジスタに格納
されている先頭アドレスを汎用レジスタにロードし、ソ
フトウェアの実行状態を、この汎用レジスタに保持され
ているアドレスに分岐するための一連の命令群を実行す
る中央処理装置（１３）と、複数の単位プログラムを格
納可能な記憶手段（１４）と、上記記憶手段に格納され
ている複数の単位プログラムの個々の先頭アドレスを保
持するアドレスレジスタ（ＲＥＧ０〜ＲＥＧｎ）と、与
えられた条件に応じて、上記アドレスレジスタから上記
先頭アドレスレジスタへ転送される先頭アドレスを選択
するためのレジスタ制御手段（１８）とを含んでマイク
ロコンピュータを構成することができる。

【００１４】そして、外部から与えられた複数の単位プ
ログラムを上記記憶手段に書き込むための手段（１７）
を設けることができる。

【００１５】

【発明の実施の形態】図１には本発明にかかるシングル
チップマイクロコンピュータが示される。

【００１６】図１に示されるシングルチップマイクロコ
ンピュータ１０は、特に制限されないが、公知の半導体
集積回路製造技術により、シリコン基板などの一つの半
導体基板に形成される。

【００１７】内部バス１２が設けられ、この内部バス１
２を介して、バスコントローラ１１、ＣＰＵ１３、ＲＡ
Ｍ（ランダム・アクセス・メモリ）１４、内蔵周辺モジ
ュール１５、及び先頭アドレスレジスタ１６が、互いに
信号のやり取り可能に結合されている。内蔵周辺モジュ
ール１５には、特に制限されないが、タイマやＳＣＩ
（シリアル・コミュニケーション・インタフェース）な
どが含まれる。

【００１８】上記ＣＰＵ１３は、本システムの論理的中
核とされ、主として、アドレス指定、情報の読み出しと
書き込み、データの演算、命令のシーケンス、割り込の
受付け、記憶装置と入出力装置との情報交換の起動等の
機能を有する。ＲＡＭ１４はＣＰＵ１３で実行される単
位プログラム（所定の機能を実現するための一連の命令
群を意味する）やＣＰＵ１３の演算処理において参照さ
れる各種データが保持される。ここで上記ＲＡＭ１４
は、ダイナミックＲＡＭ、あるいはスタティックＲＡＭ
とされるが、書き換え可能なフラッシュメモリなど、各
種半導体メモリに置換えることができる。

【００１９】図４には上記ＣＰＵ１３の構成例が示され
る。

【００２０】算術論理演算ユニット（ＡＬＵ）１０７
は、データに対して必要な数値演算、及び論理演算を行
うためのハードウェアユニットである。そのようなＡＬ
Ｕ１０７には、演算途中で生ずる種々の状態を保持する
ためのフラグフリップフロップ１０６が結合されてい
る。また、ＡＬＵ１０７での演算のために一時的にデー
タを保持するためのレジスタ１０５や、演算の一方の入
力又はその演算結果を蓄えるためのアキュムレータ１０
４、種々のデータやアドレスを保持するための汎用レジ
スタＲ０〜Ｒｎ、サブルーチン実行時の各種レジスタの
内容待避のためのスタック領域の最上位を示すスタック
ポインタ１１３、次に実行すべき命令アドレスを示すソ
フトウェアカウンタ１１４、出力アドレスを一時的に保
持するためのアドレスラッチ１１５、ＣＰＵ３の外部と
の間でデータのやり取りを可能とするためのデータバッ
ファ１１７等が、内部バス１０３によって相互に結合さ
れている。１１６はアドレスの出力を可能とするための
アドレスバッファである。

【００２１】ＲＡＭ１４からフェッチされた命令コード
を保持するための命令レジスタ１０９が配置され、さら
にこの命令レジスタ１０９の保持命令をデコードするこ
とによって当該命令を解読するための命令デコーダ１１
０が配置される。このデコード結果は、後段に配置され
た制御部１１１に入力される。この制御部１１１は、Ｃ
ＰＵ３の内部及び外部に対して適当な制御信号を送出し
て、上記命令デコーダ１１０でデコードされた命令で指
定される必要な動作を、いくつかのステップに分けて実
行する。

【００２２】図示されないが、シングルチップマイクロ
コンピュータ１０の外部には、プログラムを格納するプ
ログラムメモリが配置されている。このプログラムメモ
リは、特に制限されないが、ＥＰＲＯＭ（エレクトリカ
リ・プログラマブル・リード・オンリ・メモリ）とされ
る。このプログラムメモリには、初期化プログラムや、
マイクロコンピュータ応用機器の動作制御のためのプロ
グラム、及び各種動作試験のためのテストプログラムが
格納されている。電源投入後に、ＣＰＵ１３によって上
記初期化プログラムが実行され、それによって、マイク
ロコンピュータ応用機器における各種モジュールの初期
設定や、ＲＡＭ１４へのプログラムのロードが行われ
る。例えば、上記プログラムメモリから、マイクロコン
ピュータ応用機器の動作制御のためのプログラムや各種
動作試験のためのテストプログラムがＲＡＭ１４に転送
される。ここで、各種作試験のためのテストプログラム
は、単位プログラム毎に、ＲＡＭ１４に格納され、その
各単位プログラムの先頭アドレスは、ＣＰＵ１３の制御
により、アドレスレジスタＲＥＧ０〜ＲＥＧｎに書き込
まれる。特に制限されないが、テストプログラムとして
の単位プログラム０〜ｎが予め用意され、それが、ＲＡ
Ｍ１４に転送されたものとすると、単位プログラム０の
先頭アドレスは、アドレスレスレジスタＲＥＧ０に格納
され、単位プログラム１の先頭アドレスは、アドレスレ
スレジスタＲＥＧ１に格納され、そして単位プログラム
ｎの先頭アドレスは、アドレスレスレジスタＲＥＧｎに
格納される。

【００２３】また、アドレスレジスタＲＥＧ０〜ｎへの
先頭アドレス書き込みは、アドバンストユーザデバッガ
１７のＲＡＭモニタモードにおいても可能とされる。す
なわち、モード信号ＡＵＤＭＤがハイレベルにされる
と、アドバンストユーザデバッガ１７のＲＡＭモニタモ
ードが選択され、このＲＡＭモニタモードにおいて、Ｒ
ＡＭ１４のリード／ライト、アドレスレジスタＲＥＧ０
〜ＲＥＧｎのリード／ライトを行うことができる。この
ＲＡＭモニタモードにおける先頭アドレスの書き込み
は、新規テストプログラムの追加等に利用される。

【００２４】バスコントローラ１１には、アドバンスド
ユーザデバッガ１７、複数のアドレスレジスタＲＥＧ０
〜ＲＥＧｎが結合されており、所定のウェイト挿入によ
り内部バス１２との間でアドレス情報や各種データのや
り取りが可能とされる。

【００２５】アドバンストユーザデバッガ１７は、リア
ルタイムトレースモードとＲＡＭモニタモードを有し、
システムデバッグを支援する。アドバンストユーザデバ
ッガ１７には以下のような各種信号が入力される。

【００２６】ＡＵＤＡＴＡ（３〜０）は、外部からのコ
マンド入力や外部との間でのデータのやり取りを可能と
するデータバスである。／ＡＵＤＲＳＴは、アドバンス
トユーザデバッガ１７内のロジックをリセットするため
のリセット信号である。／ＡＵＤＳＹＮＣはデータ取り
込みの際の同期信号の入力に使用される同期信号であ
る。ＡＵＤＣＫはデバッグに使用されるクロック信号で
ある。ＡＵＤＭＤは、モード信号である。モード信号Ａ
ＵＤＭＤがハイレベルにされると、ＲＡＭモニタモード
が選択され、モード信号ＡＵＤＭＤがローレベルにされ
ると、リアルタイムトレースモードが選択される。

【００２７】外部から与えられた各種信号例えば入出力
ポートのモニタ信号Ｉ／Ｏ、及び割り込み信号／ＩＲＱ
０，／ＩＲＱ１（先頭に／が付された信号はそれがロー
アクティブであることを示している）の組み合わせに基
づいてアドレスレジスタＲＥＧ０〜ＲＥＧｎを選択する
ためのレジスタ制御部１８が設けられる。例えば、入出
力ポートのモニタ信号Ｉ／Ｏ及び割り込み信号／ＩＲＱ
０，／ＩＲＱ１が、いずれも論理値“１”であるなら
ば、アドレスレジスタＲＥＧ０〜ＲＥＧ１の選択は行わ
れない。しかし、入出力ポートのモニタ信号Ｉ／Ｏ及び
割り込み信号／ＩＲＱ０，／ＩＲＱ１が、論理値
“０”、“０”、“１”のとき、レジスタ制御部１８に
より、アドレスレジスタＲＥＧ０が選択され、このアド
レスレジスタＲＥＧ０に保持されている先頭アドレス値
が先頭アドレスレジスタ１６に書き込まれる。また、入
出力ポートのモニタ信号Ｉ／Ｏ及び割り込み信号／ＩＲ
Ｑ０，／ＩＲＱ１が、それぞれ論理値“０”、“１”、
“０”であるならば、レジスタ制御部１８により、アド
レスレジスタＲＥＧ１が選択され、このアドレスレジス
タＲＥＧ１に保持されている先頭アドレス値が先頭アド
レスレジスタ１６に書き込まれる。そして、入出力ポー
トのモニタ信号Ｉ／Ｏ及び割り込み信号／ＩＲＱ０，／
ＩＲＱ１が、それぞれ論理値“１”、“１”、“０”で
あるならば、レジスタ制御部１８により、先頭アドレス
レジスタＲＥＧｎが選択され、このアドレスレジスタＲ
ＥＧｎに保持されている先頭アドレス値が先頭アドレス
レジスタ１６に書き込まれる。このように、入出力ポー
トのモニタ信号Ｉ／Ｏ及び割り込み信号／ＩＲＱ０，／
ＩＲＱ１の組み合わせによって、それに対応するアドレ
スレジスタＲＥＧ０〜ＲＥＧｎの保持アドレス値が先頭
アドレスレジスタ１６に書き込まれる。この先頭アドレ
スレジスタ１６は、単位プログラムの先頭アドレスを保
持するためのレジスタであり、ＣＰＵ１３によるプログ
ラム実行において、ここに保持された先頭アドレスが分
岐先アドレスとして参照される。

【００２８】例えば割り込み信号／ＩＲＱ２が論理値
“０”にされて、ユーザプログラムが実行される場合を
考える。このユーザプログラムには、分岐処理のため、
図３に示されるような一連の命令群が含まれる。

【００２９】先ず、先頭レジスタ１６のアドレスをＣＰ
Ｕ１３内の汎用レジスタＲｎにロードする（Ｓ１）、次
に、そのレジスタＲｎの値で指定される先頭アドレスレ
ジスタ１６の保持内容（＝分岐先アドレス）を上記汎用
レジスタＲｎにロードする（Ｓ２）。そして、上記汎用
レジスタＲｎに保持されているアドレスにジャンプする
ことで、汎用レジスタＲｎの保持内容がプログラムカウ
ンタ１１４に転送され、これによってアドレス分岐が行
われる（Ｓ３）。先頭アドレスレジスタ１６の初期値
は、初期設定プログラムによって設定されたものであ
り、基本的にはレジスタ制御部１８によって先頭アドレ
スレジスタ１６の保持アドレスの書き換えが行われない
限り、先頭アドレスレジスタ１６に初期設定された先頭
アドレスへの分岐が行われる。例えばこの初期設定され
た先頭アドレスを１０００番地とすると、先頭アドレス
レジスタ１６の保持アドレスの書き換えが行われない限
り、図３に示される一連の命令群が実行される毎に、先
頭アドレス１０００番地に分岐される。

【００３０】割り込み信号／ＩＲＱ２が論理値“０”に
されて、入出力ポートのモニタ信号Ｉ／Ｏ及び割り込み
信号／ＩＲＱ０，／ＩＲＱ１が、それぞれ論理値
“０”、“０”、“１”とされた場合には、レジスタ制
御部１８により、アドレスレジスタＲＥＧ０が選択さ
れ、このアドレスレジスタＲＥＧ０に保持されている先
頭アドレス値（単位プログラム０の先頭値）が先頭アド
レスレジスタ１６に書き込まれる。この書き込み後に、
図３に示される一連の命令群がＣＰＵ１３で実行される
ことにより、プログラムの実行状態は、単位プログラム
０へ分岐される。つまり、先頭アドレスレジスタ１６の
保持アドレスが書き換えられない場合には、図２におい
て２１で示されるように、ユーザプログラムが繰返し実
行されているが、アドレスレジスタＲＥＧ０が選択さ
れ、このアドレスレジスタＲＥＧ０に保持されている先
頭アドレス値（単位プログラム０の先頭値）が先頭アド
レスレジスタ１６に書き込まれ、その後に図３に示され
る一連の命令群が実行されることで、プログラム実行状
態が、ユーザプログラム２１からテストプログラム２２
へ分岐される。

【００３１】また、入出力ポートのモニタ信号Ｉ／Ｏ及
び割り込み信号／ＩＲＱ０，／ＩＲＱ１が、それぞれ論
理値“０”、“１”、“０”とされた場合には、レジス
タ制御部１８により、アドレスレジスタＲＥＧ１が選択
され、このアドレスレジスタＲＥＧ１に保持されている
先頭アドレス値（単位プログラム１の先頭値）が先頭ア
ドレスレジスタ１６に書き込まれる。この状態で、図３
に示される一連の命令群がＣＰＵ１３で実行されること
により、プログラムの実行状態は、単位プログラム１へ
分岐される。

【００３２】このように、入出力ポートのモニタ信号Ｉ
／Ｏ及び割り込み信号／ＩＲＱ０，／ＩＲＱ１の論理の
組み合わせによって、それに対応するアドレスレジスタ
ＲＥＧ０〜ＲＥＧｎのいずれかが選択され、それに保持
されている先頭アドレス値が先頭アドレスに書き込まれ
ると、その後に図３に示される一連の命令群が実行され
ることで、対応するテストプログラムを実行することが
できる。

【００３３】次に、新たなテストプログラムが追加され
る場合について説明する。

【００３４】例えばマイクロコンピュータ応用機器が量
産された後にマイクロコンピュータ応用機器の予期せぬ
不具合が発見され、それを解析するための新規テストプ
ログラムが開発された場合を想定する。

【００３５】開発された新規テストプログラムは、モー
ド信号ＡＵＤＭＤがハイレベルとされてアドバンストユ
ーザデバッガ１７のＲＡＭモニタモードが選択された状
態で、ＲＡＭ１４に書き込まれる。このような意味で、
本発明において外部から与えられた単位プログラムを、
記憶手段であるＲＡＭ１４に書き込むための手段は、ア
ドバンストユーザデバッガ１７によって実現される。

【００３６】上記新規テストプログラムを単位プログラ
ムｎとする。そして、この単位プログラムｎの先頭アド
レス値が、アドレスアドレスレジスタＲＥＧｎに書き込
まれる。

【００３７】特に制限はされないが、例えば割り込み信
号／ＩＲＱ２が論理値“０”にされて、入出力ポートの
モニタ信号Ｉ／Ｏ及び割り込み信号／ＩＲＱ０，／ＩＲ
Ｑ１が、それぞれ論理値“１”、“１”、“０”とされ
た場合には、レジスタ制御部１８により、アドレスレジ
スタＲＥＧｎが選択され、このアドレスレジスタＲＥＧ
ｎに保持されている先頭アドレス値（単位プログラムｎ
の先頭値）が先頭アドレスレジスタ１６に書き込まれ
る。この状態で、図３に示される一連の命令群がＣＰＵ
１３で実行されることにより、プログラムの実行状態
は、単位プログラムｎへアドレス分岐され、単位プログ
ラムｎが実行される。

【００３８】このように、新たにテストプログラムが追
加された場合においても、当該テストプログラムの先頭
アドレス値をアドレスレジスタＲＥＧｎに保持させてお
くことにより、入出力ポートのモニタ信号Ｉ／Ｏ及び割
り込み信号／ＩＲＱ０，／ＩＲＱ１の論理組み合わせに
よって、それが選択されて先頭アドレスレジスタ１６に
書き込まれるようになっているので、あとは、図３に示
されるような一連の命令群を実行することで、アドレス
分岐を容易に行うことができる。

【００３９】上記した例によれば、以下の作用効果を得
ることができる。

【００４０】（１）単位プログラムの先頭アドレスを保
持するための先頭アドレスレジスタ１６と、上記先頭ア
ドレスレジスタに格納されている先頭アドレスを汎用レ
ジスタにロードし、ソフトウェアの実行状態を、この汎
用レジスタに保持されているアドレスに分岐するための
一連の命令群を実行するＣＰＵ１３と、与えられた条件
に応じて、上記先頭アドレスレジスタに格納されている
先頭アドレスを変更可能なアドレスレジスタＲＥＧ０〜
ＲＥＧｎ及びレジスタ制御部１８を設け、上記先頭アド
レスレジスタに格納されているアドレスを汎用レジスタ
にロードすることにより、プログラム実行が、この汎用
レジスタに保持されているアドレスに容易に分岐するこ
とができる。

【００４１】（２）レジスタ制御部１８の制御により、
アドレスレジスタＲＥＧ０〜ＲＥＧｎの保持内容が選択
的に先頭アドレスレジスタ１６に書き込まれるようにな
っているため、ＣＰＵ１３は、ソフトウェア分岐処理に
おいて複数種類の条件を順に判定することによって分岐
先の判断を行う必要がなく、その分、ＣＰＵ１３の負荷
の軽減を図ることができる。また、ＣＰＵ１３での処理
から、分岐先ソフトウェア判断のための処理を省くこと
ができるから、その分、ソフトウェア分岐処理の高速化
を図ることができる。

【００４２】（３）上記（１）の作用効果により、マイ
クロコンピュータ応用機器が量産された後にマイクロコ
ンピュータ応用機器の予期せぬ不具合が発見され、それ
を解析するための新規テストプログラムが開発された場
合においても、その新規テストプログラムをＲＡＭ１４
に書き込み、その先頭アドレス値をアドレスレジスタＲ
ＥＧ０〜ＲＥＧｎのいずれかに書き込むことで、当該新
規テストプログラムへの分岐を容易に行うことができ
る。

【００４３】以上本発明者によってなされた発明を具体
的に説明したが、本発明はそれに限定されるものではな
く、その要旨を逸脱しない範囲で種々変更可能であるこ
とはいうまでもない。

【００４４】例えば、上記した例では、アドバンストユ
ーザデバッガ１７により、ＲＡＭ１４への単位プログラ
ムの書き込みなどを行うようにしたが、ＲＡＭ１４への
単位プログラムの書き込みや、アドレスレジスタＲＥＧ
０〜ＲＥＧｎへの先頭アドレスの書き込みは、アドバン
ストユーザデバッガ１７以外の手段、例えばＣＰＵ１３
の制御下で行うようにしても良い。

【００４５】さらに、上記の例では複数のアドレスレジ
スタＲＥＧ０〜ＲＥＧｎを設けたが、このアドレスレジ
スタは一つでも良い。

【００４６】アドレスレジスタＲＥＧ０〜ＲＥＧｎの選
択条件として、入出力ポートのモニタ信号Ｉ／Ｏや、割
り込み信号／ＩＲＱｎ以外の信号を使うようにしても良
い。また、ＲＡＭ１４に、新たに書き込まれる単位プロ
グラムはテストプログラムに限定されない。そして、上
記した例では、割り込み信号／ＩＲＱ２が論理値“０”
にされて、アドレスレジスタＲＥＧ０〜ＲＥＧｎの記憶
情報が選択的に先頭アドレスレジスタ１６に転送される
ようにしたが、それに限定されない。例えばシングルチ
ップマイクロコンピュータ１０の実動作（デバッグ以外
の動作）においても、上記した場合と同様に外部条件の
組み合わせによって、アドレスレジスタＲＥＧ０〜ＲＥ
Ｇｎの選択を行うことにより、実動作において実行され
る複数の単位プログラムを簡単に切り換えることができ
る。

【００４７】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である、アド
バンストユーザデバッガを備えたシングルチップマイク
ロコンピュータに適用した場合について説明したが、こ
れに限定されるものではなく、各種マイクロコンピュー
タに広く適用することができる。

【００４８】本発明は、少なくともＣＰＵを含むことを
条件に適用することができる。

【００４９】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００５０】すなわち、単位プログラムの先頭アドレス
を保持するための先頭アドレスレジスタと、上記先頭ア
ドレスレジスタに格納されている先頭アドレスに基づい
て、プログラム実行状態を上記先頭アドレスに分岐する
ための一連の命令群を実行するＣＰＵと、与えられた条
件に応じて、上記先頭アドレスレジスタに格納されてい
る先頭アドレスを変更可能な先頭アドレス変更手段とを
含むことにより、上記先頭アドレスレジスタに格納され
ている先頭アドレスを変更することができ、それによ
り、ＣＰＵにおいては、上記先頭アドレスレジスタに格
納されている先頭アドレスに基づいてプログラム実行状
態を上記先頭アドレスに分岐するための一連の命令群が
実行されるので、新規プログラムへの分岐を容易に行う
ことができる。

【００５１】また、先頭アドレスレジスタに格納されて
いる先頭アドレスを汎用レジスタにロードし、ソフトウ
ェアの実行状態を、この汎用レジスタに保持されている
アドレスに分岐するための一連の命令群を実行するＣＰ
Ｕを含む場合には、先頭アドレス変更手段により、先頭
アドレスレジスタに格納されている先頭アドレスが変更
されると、ＣＰＵにおいては、先頭アドレスレジスタに
格納されている先頭アドレスが汎用レジスタにロードさ
れ、ソフトウェアの実行状態が、この汎用レジスタに保
持されているアドレスに分岐されることにより、新たな
ソフトウェアへの分岐を容易に行うことができる。

【００５２】複数の単位プログラムの個々の先頭アドレ
スを保持するアドレスレジスタや、与えられた条件に応
じて、上記アドレスレジスタから上記先頭アドレスレジ
スタへ転送される先頭アドレスを選択するためのレジス
タ制御手段を設けることにより、ＣＰＵは、ソフトウェ
ア分岐処理において複数種類の条件を順に判定すること
によって分岐先の判断を行う必要がないから、その分、
ＣＰＵの負荷の軽減を図ることができる。また、ＣＰＵ
での処理から、分岐先ソフトウェア判断のための処理を
省くことができるから、その分、ソフトウェア分岐処理
の高速化を図ることができる。

【図面の簡単な説明】

【図１】本発明にかかるシングルチップマイクロコンピ
ュータの構成例ブロック図である。

【図２】上記シングルチップマイクロコンピュータのプ
ログラム実行の説明図である。

【図３】上記シングルチップマイクロコンピュータで行
われる分岐処理の流れを示すフローチャートである。

【図４】上記シングルチップマイクロコンピュータに含
まれるＣＰＵの構成例ブロック図である。

【符号の説明】

１０シングルチップマイクロコンピュータ１１バスコントローラ１２内部バス１３ＣＰＵ１４ＲＡＭ１５内蔵周辺モジュール１６先頭アドレスレジスタ１７アドバンストユーザデバッガ１８レジスタ制御部

───────────────────────────────────────────────────── フロントページの続き (72)発明者加畑善和東京都小平市上水本町５丁目22番１号株式会社日立超エル・エス・アイ・システムズ内 (72)発明者野島高明東京都小平市上水本町５丁目22番１号株式会社日立超エル・エス・アイ・システムズ内Ｆターム(参考） 5B042 GA13 HH05 HH11 HH21 HH39 5B062 AA10 CC01 DD05

Claims

【特許請求の範囲】

【請求項１】単位プログラムの先頭アドレスを保持す
るための先頭アドレスレジスタと、上記先頭アドレスレジスタに格納されている先頭アドレ
スに基づいて、ソフトウェアの実行状態を上記先頭アド
レスに分岐するための一連の命令群を実行する中央処理
装置と、与えられた条件に応じて、上記先頭アドレスレジスタに
格納されている先頭アドレスを変更可能な先頭アドレス
変更手段と、を含むことを特徴とするマイクロコンピュータ。
【請求項２】単位プログラムの先頭アドレスを保持す
るための先頭アドレスレジスタと、上記先頭アドレスレジスタに格納されている先頭アドレ
スを汎用レジスタにロードし、ソフトウェアの実行状態
を、この汎用レジスタに保持されているアドレスに分岐
するための一連の命令群を実行する中央処理装置と、与えられた条件に応じて、上記先頭アドレスレジスタに
格納されている先頭アドレスを変更可能な先頭アドレス
変更手段と、を含むことを特徴とするマイクロコンピュータ。
【請求項３】単位プログラムの先頭アドレスを保持す
るための先頭アドレスレジスタと、上記先頭アドレスレジスタに格納されている先頭アドレ
スを汎用レジスタにロードし、ソフトウェアの実行状態
を、この汎用レジスタに保持されているアドレスに分岐
するための一連の命令群を実行する中央処理装置と、複数の単位プログラムを格納可能な記憶手段と、上記記憶手段に格納されている複数の単位プログラムの
個々の先頭アドレスを保持するアドレスレジスタと、与えられた条件に応じて、上記アドレスレジスタから上
記先頭アドレスレジスタへ転送される先頭アドレスを選
択するためのレジスタ制御手段と、を含むことを特徴とするマイクロコンピュータ。
【請求項４】外部から与えられた単位プログラムを上
記記憶手段に書き込むための手段を含む請求項１乃至３
のいずれか１項記載のマイクロコンピュータ。