JPS6175380A - クロツク切換回路 - Google Patents
クロツク切換回路Info
- Publication number
- JPS6175380A JPS6175380A JP59198236A JP19823684A JPS6175380A JP S6175380 A JPS6175380 A JP S6175380A JP 59198236 A JP59198236 A JP 59198236A JP 19823684 A JP19823684 A JP 19823684A JP S6175380 A JPS6175380 A JP S6175380A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- switching circuit
- clock signal
- clock switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、周波数の異なる２つのクロック信号を使用
するＣＲＴ表示装置などへクロック信号を切換入力する
クロック切換回路に関するものである。
するＣＲＴ表示装置などへクロック信号を切換入力する
クロック切換回路に関するものである。
従来この種のクロック切換回路として第８図に示すよう
にＣＲＴ表示装置に接続されるものがあった。図に於て
（１）は第１のクロック発生器、（２）は第２のクロッ
ク発生器、（３）はクロック切換回路でＡＮＤ、ＯＲ，
ＮＯＴ論理素子で構成されている。
にＣＲＴ表示装置に接続されるものがあった。図に於て
（１）は第１のクロック発生器、（２）は第２のクロッ
ク発生器、（３）はクロック切換回路でＡＮＤ、ＯＲ，
ＮＯＴ論理素子で構成されている。
（４）はＣＲＴ制御器、（５）はＣＲＴ表示用の文字コ
ードを記憶している第１のメモリー、（６）はグラフィ
ック表示用のビットパターンを記憶している第２のメモ
リ、（７）は文字コードをビットパターンに変換するキ
ャラクタ−ジェネレータ、（８）はマルチプレクサ、（
９）はシフトレジスタ、αＱはＣＲＴ表示路である。
ードを記憶している第１のメモリー、（６）はグラフィ
ック表示用のビットパターンを記憶している第２のメモ
リ、（７）は文字コードをビットパターンに変換するキ
ャラクタ−ジェネレータ、（８）はマルチプレクサ、（
９）はシフトレジスタ、αＱはＣＲＴ表示路である。
次に動作について説明する。第１のクロック発生器（１
）はグラフ表示用にまた第２のクロック発生器（２）は
文字表示用に使用されるとする。今、文字を表示する場
合を考えると、第２のクロック発生器（２）の第２のク
ロック信号がクロック切換回路（３）を経由してＣＲＴ
制御器（４）へ入力される。ＣＲＴ制御器（４）は第２
のクロック信号に基づき第１のメモリ（５）をアクセス
して、該当文字コードがキャラクタ−ジェネレータ（７
）でビットパターンに変換されマルチプレクサ（３）、
シフトレジスタ（９）を介してＣＲＴ表示器σｑに出力
される。
）はグラフ表示用にまた第２のクロック発生器（２）は
文字表示用に使用されるとする。今、文字を表示する場
合を考えると、第２のクロック発生器（２）の第２のク
ロック信号がクロック切換回路（３）を経由してＣＲＴ
制御器（４）へ入力される。ＣＲＴ制御器（４）は第２
のクロック信号に基づき第１のメモリ（５）をアクセス
して、該当文字コードがキャラクタ−ジェネレータ（７
）でビットパターンに変換されマルチプレクサ（３）、
シフトレジスタ（９）を介してＣＲＴ表示器σｑに出力
される。
ここで、文字表示からグラフィック表示に切換ると第１
のクロック発生器（１）の第１のクロック信号がクロッ
ク切換回路（３）で選択されＣＲＴ制御器（４）へ入力
されて文字表示の場合と同様に第２のメモリ（６）の該
当ビットパターンがＣＲＴ表示器ＱＯへ出力されること
になる。
のクロック発生器（１）の第１のクロック信号がクロッ
ク切換回路（３）で選択されＣＲＴ制御器（４）へ入力
されて文字表示の場合と同様に第２のメモリ（６）の該
当ビットパターンがＣＲＴ表示器ＱＯへ出力されること
になる。
このタイミングチャートを第４図に示す。ところが、ク
ロック切換信号は両クロック信号と非同期に発生される
ため、例えば第２のクロック信号のＡ時点で切換えが行
なわれると、クロック切換回路（３）の出力信号にはＢ
時点に波形歪が生じるという恐れがあった。
ロック切換信号は両クロック信号と非同期に発生される
ため、例えば第２のクロック信号のＡ時点で切換えが行
なわれると、クロック切換回路（３）の出力信号にはＢ
時点に波形歪が生じるという恐れがあった。
従来のクロック切換回路は上記のように、第１及び第２
のクロック信号と非同期にクロック切換が行なわれるよ
うに構成されているので、両クロック信号の周波数差に
よりクロック切換時にその出力信号に波形歪が生じて、
次段の回路に悪影響を与えるという問題点があった。
のクロック信号と非同期にクロック切換が行なわれるよ
うに構成されているので、両クロック信号の周波数差に
よりクロック切換時にその出力信号に波形歪が生じて、
次段の回路に悪影響を与えるという問題点があった。
この発明は、かかる問題点を解決するためになされたも
ので、周波数の異なるクロック信号にそれぞれ同期して
クロック切換が行なえ、出力信号に不要な波形歪が生ず
ることのないクロック切換回路を得ることを目的とする
。
ので、周波数の異なるクロック信号にそれぞれ同期して
クロック切換が行なえ、出力信号に不要な波形歪が生ず
ることのないクロック切換回路を得ることを目的とする
。
この発明Ｋかかるクロック切換回路は、切換信号が入力
されると、一方のクロック信号の極性変化時にこのクロ
ック信号を阻止し、その後に他方のクロック信号の極性
変化時にこのクロ゛ｙり信号を出力するものである。
されると、一方のクロック信号の極性変化時にこのクロ
ック信号を阻止し、その後に他方のクロック信号の極性
変化時にこのクロ゛ｙり信号を出力するものである。
この発明においては、それぞれのクロック信号の極性変
化時、一方のクロック信号を阻止しｔコ後に他方のクロ
ック信号を出力するから、それぞれのクロック信号に同
期してクロック切換が行なえる。
化時、一方のクロック信号を阻止しｔコ後に他方のクロ
ック信号を出力するから、それぞれのクロック信号に同
期してクロック切換が行なえる。
第１図はこの発明の一実施例を示すプロ・ツク図であり
、（１１、（２） 、 （４）〜αｑは第３図に示すク
ロック発生器、ＣＲＴ表示装置と全く同一のものである
。
、（１１、（２） 、 （４）〜αｑは第３図に示すク
ロック発生器、ＣＲＴ表示装置と全く同一のものである
。
αυは同期型のクロック切換回路であり、Ｊ−にフリッ
プフロップ、Ａ Ｎ Ｄ 、 ＬＡ−６Ｊ−Ｆ−７Ｒ、
Ｎ ＯＴ論理素子で構成されている。
プフロップ、Ａ Ｎ Ｄ 、 ＬＡ−６Ｊ−Ｆ−７Ｒ、
Ｎ ＯＴ論理素子で構成されている。
ここで、周波数の異なる２つのクロック信号により駆動
するＣＲＴ表示装置は従来装置で説明した動作と同様で
あるので、以後この発明にかかるクロック切換回路αＤ
の動作についてのみ説明する。
するＣＲＴ表示装置は従来装置で説明した動作と同様で
あるので、以後この発明にかかるクロック切換回路αＤ
の動作についてのみ説明する。
第２図のタイムチャートを参照し、今、第２のクロック
信号のＡ時点で第２から第１のクロック信号へクロック
切換えが行なわれるとする。クロック切換信号（Ｃ信号
）はＡ時点でゞＬ′から１Ｈルベルになる一方、ＮＯＴ
素子を介してｂ信号がゞＨ′から″″ＬＬルベルる。す
るとＣ信号の変化により〆ＡＮＤ素子を介してＪ−ＫＦ
Ｆ２の１端子は５Ｌルベルになり、Ｊ−ＫＦＦ２は第２
のクロック信号の立下がりでトリガされ、Ｃ信号が′″
Ｈ′から′Ｌルベルになる。一方、ｂ信号、Ｃ信号の変
化によす［Ａ Ｎ Ｄ素子を介してＪ−ＫＦＦＩのＪ端
子は′Ｈルベルになり、Ｊ−ＫＦＦＩは第１のクロック
信号の立下がり°でトリガされ、Ｃ信号が′″Ｌ′から
″ＩＨルベルになる。
信号のＡ時点で第２から第１のクロック信号へクロック
切換えが行なわれるとする。クロック切換信号（Ｃ信号
）はＡ時点でゞＬ′から１Ｈルベルになる一方、ＮＯＴ
素子を介してｂ信号がゞＨ′から″″ＬＬルベルる。す
るとＣ信号の変化により〆ＡＮＤ素子を介してＪ−ＫＦ
Ｆ２の１端子は５Ｌルベルになり、Ｊ−ＫＦＦ２は第２
のクロック信号の立下がりでトリガされ、Ｃ信号が′″
Ｈ′から′Ｌルベルになる。一方、ｂ信号、Ｃ信号の変
化によす［Ａ Ｎ Ｄ素子を介してＪ−ＫＦＦＩのＪ端
子は′Ｈルベルになり、Ｊ−ＫＦＦＩは第１のクロック
信号の立下がり°でトリガされ、Ｃ信号が′″Ｌ′から
″ＩＨルベルになる。
従って、Ｃ信号でゲート制御される第２のクロック信号
は′″Ｈ′からＩＬ′にレベル変化した時点で阻止され
Ｃ信号となる。また、Ｃ信号でゲート制御される第１の
クロック信号は′Ｈ′から％（、Ｉにレベル変化した時
点から通過されＣ信号となる。これらＣ信号、Ｃ信号は
ＯＲ素子を介して出力信号が得られる。このように第１
及び第２のクロック信号に非同期で切換信号が入力され
ても、クロック切換えはそれぞれのクロック”信号に同
期して行なわれ、出力信号に不要な波形歪が生ずること
がない。
は′″Ｈ′からＩＬ′にレベル変化した時点で阻止され
Ｃ信号となる。また、Ｃ信号でゲート制御される第１の
クロック信号は′Ｈ′から％（、Ｉにレベル変化した時
点から通過されＣ信号となる。これらＣ信号、Ｃ信号は
ＯＲ素子を介して出力信号が得られる。このように第１
及び第２のクロック信号に非同期で切換信号が入力され
ても、クロック切換えはそれぞれのクロック”信号に同
期して行なわれ、出力信号に不要な波形歪が生ずること
がない。
この発明は以上説明したとおり、切換信号が入力される
と一方のクロック信号の極性変化時にこのクロック信号
を阻止し、その後に他方のクロック信号の極性変化時に
このクロック信号を出力するように構成したので、それ
ぞれのクロック信号に同期してクロック切換が行なえ、
出力信号に不要な歪が生ずることがないという効果があ
る。
と一方のクロック信号の極性変化時にこのクロック信号
を阻止し、その後に他方のクロック信号の極性変化時に
このクロック信号を出力するように構成したので、それ
ぞれのクロック信号に同期してクロック切換が行なえ、
出力信号に不要な歪が生ずることがないという効果があ
る。
第１図は、この発明のクロック切換回路の一実施例を示
す回路図、第２図は、この発明の一実施例によるタイム
チャート、第３図は従来のクロック切換回路を示す回路
図、第図４は、この従来回路によるタイムチャートであ
る。 図においてσυはクロック切換回路である。 なお、図中、同一符号は同一、又は相当部分を示す。
す回路図、第２図は、この発明の一実施例によるタイム
チャート、第３図は従来のクロック切換回路を示す回路
図、第図４は、この従来回路によるタイムチャートであ
る。 図においてσυはクロック切換回路である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 周波数の異なる２つのクロック信号を切換えるクロック
切換回路において、切換信号が入力されると、一方のク
ロック信号が第１の極性から第２の極性に変化する時に
このクロック信号を阻止し、その後に他方のクロック信
号が第１の極性から第２の極性に変化する時にこのクロ
ック信号を通過するゲート手段を備えたことを特徴とす
るクロック切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59198236A JPS6175380A (ja) | 1984-09-20 | 1984-09-20 | クロツク切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59198236A JPS6175380A (ja) | 1984-09-20 | 1984-09-20 | クロツク切換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6175380A true JPS6175380A (ja) | 1986-04-17 |
Family
ID=16387765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59198236A Pending JPS6175380A (ja) | 1984-09-20 | 1984-09-20 | クロツク切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6175380A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6399931U (ja) * | 1986-12-16 | 1988-06-29 | ||
| JPS63228312A (ja) * | 1987-03-18 | 1988-09-22 | Fujitsu Ltd | クロツク信号選択回路 |
-
1984
- 1984-09-20 JP JP59198236A patent/JPS6175380A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6399931U (ja) * | 1986-12-16 | 1988-06-29 | ||
| JPS63228312A (ja) * | 1987-03-18 | 1988-09-22 | Fujitsu Ltd | クロツク信号選択回路 |
| JPH056205B2 (ja) * | 1987-03-18 | 1993-01-26 | Fujitsu Ltd |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04213913A (ja) | クロック周波２逓倍器 | |
| CA1310711C (en) | Two-stage synchronizer | |
| JPS6175380A (ja) | クロツク切換回路 | |
| JPH03127526A (ja) | 同期化装置 | |
| US4020362A (en) | Counter using an inverter and shift registers | |
| JPH01116815A (ja) | クロック切換え回路 | |
| JPH01217278A (ja) | 集積回路 | |
| KR900007355Y1 (ko) | 펌웨어에 의한 가변클럭 발생장치 | |
| JP2666479B2 (ja) | クロック切換回路及びクロック切換方法 | |
| JPH0429248B2 (ja) | ||
| JPH0276332A (ja) | ビット位相同期回路 | |
| JPS61243527A (ja) | ビツトバツフア回路 | |
| JPS62198287A (ja) | 映像信号の変換回路 | |
| JPS6242617A (ja) | 奇数分周カウンタ | |
| JPH02296293A (ja) | 画面表示装置 | |
| JPH06176593A (ja) | シフトレジスタ | |
| JPH0336812A (ja) | 同期回路 | |
| JPH06118138A (ja) | テスト回路 | |
| JPH04331598A (ja) | タイムスロットシフト回路 | |
| JPH0690657B2 (ja) | クロツク切替回路 | |
| JPH0290829A (ja) | ビット位相同期回路 | |
| JPH0735824A (ja) | スキャンパス回路 | |
| JPH04207218A (ja) | パルス選択回路 | |
| KR20000002891U (ko) | 클럭 및 데이터 복원회로 | |
| JPH0758732A (ja) | ビットバッファ回路 |