JPH06176593A - シフトレジスタ - Google Patents
シフトレジスタInfo
- Publication number
- JPH06176593A JPH06176593A JP5226520A JP22652093A JPH06176593A JP H06176593 A JPH06176593 A JP H06176593A JP 5226520 A JP5226520 A JP 5226520A JP 22652093 A JP22652093 A JP 22652093A JP H06176593 A JPH06176593 A JP H06176593A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- flip
- output
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Shift Register Type Memory (AREA)
Abstract
(57)【要約】
【目的】双方向で動作するフリップフロップ回路を形成
することにより、信号の入／出力側をそのときの設計事
情に応じて自由に設定でき、高密度集積化に適するシフ
トレジスタを提供することを目的とする。 【構成】スイッチとインバータの直列回路をループ状に
接続することにより、方向性のないフリップフロップの
単位回路を構成し、これら単位回路を直列に接続して入
力側となる単位回路がマスターとなり、出力側となる単
位回路がスレーブとなる、双方向で利用できるマスタ・
スレーブ形のフリップフロップ回路を形成し、この双方
向性のフリップフロップを単位としてシフトレジスタを
構成することにより、信号の入／出力側をそのときの設
計事情に応じて自由に設定でき、逆方向にシフトさせる
ために付随的に必要となるスイッチ回路等も減少させる
ことができるので、高密度集積化効果が大きい。
することにより、信号の入／出力側をそのときの設計事
情に応じて自由に設定でき、高密度集積化に適するシフ
トレジスタを提供することを目的とする。 【構成】スイッチとインバータの直列回路をループ状に
接続することにより、方向性のないフリップフロップの
単位回路を構成し、これら単位回路を直列に接続して入
力側となる単位回路がマスターとなり、出力側となる単
位回路がスレーブとなる、双方向で利用できるマスタ・
スレーブ形のフリップフロップ回路を形成し、この双方
向性のフリップフロップを単位としてシフトレジスタを
構成することにより、信号の入／出力側をそのときの設
計事情に応じて自由に設定でき、逆方向にシフトさせる
ために付随的に必要となるスイッチ回路等も減少させる
ことができるので、高密度集積化効果が大きい。
Description
【０００１】
【産業上の利用分野】この発明は、シフトレジスタに関
し、詳しくは双方向で動作させることができ、高密度集
積化に適するようなフリップフロップ回路を用い、入出
力方向が選択できるシフトレジスタに関する。
し、詳しくは双方向で動作させることができ、高密度集
積化に適するようなフリップフロップ回路を用い、入出
力方向が選択できるシフトレジスタに関する。
【０００２】
【従来の技術】シフトレジスタを構成するフリップフロ
ップ回路は、その入力側と出力側が固定され、一般にセ
ット端子とリセット端子とを有していて、入力信号に応
じてＨＩＧＨレベル（以下“Ｈ”）又はＬＯＷレベル
（以下“Ｌ”）の状態を維持するようになっている。
ップ回路は、その入力側と出力側が固定され、一般にセ
ット端子とリセット端子とを有していて、入力信号に応
じてＨＩＧＨレベル（以下“Ｈ”）又はＬＯＷレベル
（以下“Ｌ”）の状態を維持するようになっている。
【０００３】このようなフリップフロップ回路は、通
常、ＮＡＮＤ回路を２つけさがけ配線して回路が組ま
れ、例えばＲＳフリップフロップ等が構成される。ま
た、このようなフリップフロップを基本として、論理回
路を前段に接続したＪＫフリップフロップとか、さらに
そのＱ出力を安定させるためにＪＫフリップフロップを
エッジトリガしたり、ＪＫフリップフロップを２つ従属
接続したマスタ・スレーブ形のフリップフロップ回路が
多数用いられてシフトレジスタが構成される。
常、ＮＡＮＤ回路を２つけさがけ配線して回路が組ま
れ、例えばＲＳフリップフロップ等が構成される。ま
た、このようなフリップフロップを基本として、論理回
路を前段に接続したＪＫフリップフロップとか、さらに
そのＱ出力を安定させるためにＪＫフリップフロップを
エッジトリガしたり、ＪＫフリップフロップを２つ従属
接続したマスタ・スレーブ形のフリップフロップ回路が
多数用いられてシフトレジスタが構成される。
【０００４】一方、集積回路では、インバータをループ
状に接続した図４に見るようなマスタ・スレーブ形のフ
リップフロップ回路を直列に接続したシフトレジスタが
多く使用されている。なお、図中、ＣＫはクロック信号
であり、＊ＣＫは、その位相が反転したクロック信号、
１は、マスター側のフリップフロップであり、２がスレ
ーブ側のフリップフロップである。
状に接続した図４に見るようなマスタ・スレーブ形のフ
リップフロップ回路を直列に接続したシフトレジスタが
多く使用されている。なお、図中、ＣＫはクロック信号
であり、＊ＣＫは、その位相が反転したクロック信号、
１は、マスター側のフリップフロップであり、２がスレ
ーブ側のフリップフロップである。
【０００５】ここで、マスター側フリップフロップ１
は、２つのインバータ３ａ，３ｂとアナログスイッチで
構成される２つのトランスミッションゲート４ａ，４ｂ
とにより構成され、スレーブ側フリップフロップ２は、
２つのインバータ３ｄ，３ｅとアナログスイッチとして
の２つのトランスミッションゲート５ａ，５ｂとにより
構成されている。そして、これらによるフリップフロッ
プ回路がマスター，スレーブとして動作するときには、
トランスミッションゲート４ａ，５ｂとトランスミッシ
ョンゲート４ｂ，５ａとは、それぞれ逆相のタイミング
で“ＯＮ−ＯＦＦ”される。なお、このフリップフロッ
プ回路は、端子１１が入力側となり、端子１２が出力側
となっている。
は、２つのインバータ３ａ，３ｂとアナログスイッチで
構成される２つのトランスミッションゲート４ａ，４ｂ
とにより構成され、スレーブ側フリップフロップ２は、
２つのインバータ３ｄ，３ｅとアナログスイッチとして
の２つのトランスミッションゲート５ａ，５ｂとにより
構成されている。そして、これらによるフリップフロッ
プ回路がマスター，スレーブとして動作するときには、
トランスミッションゲート４ａ，５ｂとトランスミッシ
ョンゲート４ｂ，５ａとは、それぞれ逆相のタイミング
で“ＯＮ−ＯＦＦ”される。なお、このフリップフロッ
プ回路は、端子１１が入力側となり、端子１２が出力側
となっている。
【０００６】
【発明が解決しようとする課題】このようなフリップフ
ロップ回路は、入力側と出力側が固定されている。そこ
で、フリップフロップ回路を複数段接続してシフトレジ
スタを形成するときには、フリップフロップ回路の入力
側と出力側とが順次配列された方向での配線は簡単であ
るが、その逆の場合には配線量が多くなる。
ロップ回路は、入力側と出力側が固定されている。そこ
で、フリップフロップ回路を複数段接続してシフトレジ
スタを形成するときには、フリップフロップ回路の入力
側と出力側とが順次配列された方向での配線は簡単であ
るが、その逆の場合には配線量が多くなる。
【０００７】すなわち、同時に集積した他の回路との関
係とか、回路設計上でフリップフロップ回路の入／出力
配列方向と逆方向でフリップフロップ回路を使用してシ
フトレジスタを構成しなければならないことが多々あ
る。このような場合には、入／出力関係が逆転するよう
に配線する敷き回し配線エリアが必要になり、フリップ
フロップ回路の出力側を手前の入力側に戻す配線が複数
段に亙って行われる。
係とか、回路設計上でフリップフロップ回路の入／出力
配列方向と逆方向でフリップフロップ回路を使用してシ
フトレジスタを構成しなければならないことが多々あ
る。このような場合には、入／出力関係が逆転するよう
に配線する敷き回し配線エリアが必要になり、フリップ
フロップ回路の出力側を手前の入力側に戻す配線が複数
段に亙って行われる。
【０００８】その結果、このようなフリップフロップ回
路を用いてシフトレジスタを構成した場合には、配線関
係も複雑になり、さらにシフト動作させるためのスイッ
チ回路も多くなって、集積化した場合に配線とスイッチ
回路とのエリア占有率が増加し、本来の回路集積率が低
下してしまう。この発明の目的は、このような従来技術
の問題点を解決するものであって、双方向で動作するフ
リップフロップ回路を形成することにより、信号の入／
出力側をそのときの設計事情に応じて自由に設定でき、
高密度集積化に適するシフトレジスタを提供することを
目的とする。
路を用いてシフトレジスタを構成した場合には、配線関
係も複雑になり、さらにシフト動作させるためのスイッ
チ回路も多くなって、集積化した場合に配線とスイッチ
回路とのエリア占有率が増加し、本来の回路集積率が低
下してしまう。この発明の目的は、このような従来技術
の問題点を解決するものであって、双方向で動作するフ
リップフロップ回路を形成することにより、信号の入／
出力側をそのときの設計事情に応じて自由に設定でき、
高密度集積化に適するシフトレジスタを提供することを
目的とする。
【０００９】
【課題を解決するための手段】このような目的を達成す
るためのこの発明のシフトレジスタの特徴は、シフトレ
ジスタを構成するフリップフロップ回路が、第１のイン
バータと、この第１のインバータの出力側に接続された
第１のスイッチ回路と、第１のインバータに接続されて
いない側の第１のスイッチ回路の端子に入力側が接続さ
れた第２のインバータと、この第２のインバータの出力
側と第１のインバータの入力側との間に接続された第２
のスイッチ回路と、第１のインバータ及び第２のインバ
ータのいずれか一方の入力側に接続された第３のスイッ
チ回路とを備えていて、第１のインバータの入力側を入
力とし前記一方の入力側に接続されてない側の第３のス
イッチ回路の端子側から出力を得るときには、第１のス
イッチ回路が導通状態に保持され、前記一方の入力側に
接続されてない側の第３のスイッチ回路の端子側を入力
とし第１のインバータの入力側から出力を得るときに
は、第２のスイッチ回路が導通状態に保持されることで
構成される。
るためのこの発明のシフトレジスタの特徴は、シフトレ
ジスタを構成するフリップフロップ回路が、第１のイン
バータと、この第１のインバータの出力側に接続された
第１のスイッチ回路と、第１のインバータに接続されて
いない側の第１のスイッチ回路の端子に入力側が接続さ
れた第２のインバータと、この第２のインバータの出力
側と第１のインバータの入力側との間に接続された第２
のスイッチ回路と、第１のインバータ及び第２のインバ
ータのいずれか一方の入力側に接続された第３のスイッ
チ回路とを備えていて、第１のインバータの入力側を入
力とし前記一方の入力側に接続されてない側の第３のス
イッチ回路の端子側から出力を得るときには、第１のス
イッチ回路が導通状態に保持され、前記一方の入力側に
接続されてない側の第３のスイッチ回路の端子側を入力
とし第１のインバータの入力側から出力を得るときに
は、第２のスイッチ回路が導通状態に保持されることで
構成される。
【００１０】このようなフリップフロップ回路を単位回
路として、この単位回路を２つ直列に接続した回路を１
組としてこの１組の回路を複数直列接続してなり、複数
直列接続された回路全体の入出力の方向が一方向になる
ようにそれぞれの単位回路の第１のスイッチ回路及び第
２のスイッチ回路のいずれかの導通状態が選択され、か
つ、回路全体が対称になるように回路全体の入力側およ
び出力側のいずれか一方に挿入されている第３のスイッ
チ回路に対応して回路全体の入力側および出力側のいず
れか他方に第４のスイッチ回路を設けるものである。
路として、この単位回路を２つ直列に接続した回路を１
組としてこの１組の回路を複数直列接続してなり、複数
直列接続された回路全体の入出力の方向が一方向になる
ようにそれぞれの単位回路の第１のスイッチ回路及び第
２のスイッチ回路のいずれかの導通状態が選択され、か
つ、回路全体が対称になるように回路全体の入力側およ
び出力側のいずれか一方に挿入されている第３のスイッ
チ回路に対応して回路全体の入力側および出力側のいず
れか他方に第４のスイッチ回路を設けるものである。
【００１１】
【作用】このようにスイッチとインバータの直列回路を
ループ状に接続することにより、方向性のないフリップ
フロップの単位回路を構成し、これら単位回路を２つを
直列に接続すれば、入力側となる単位回路がマスターと
なり、出力側となる単位回路がスレーブとなる、双方向
で利用できるマスタ・スレーブ形のフリップフロップ回
路が形成できる。
ループ状に接続することにより、方向性のないフリップ
フロップの単位回路を構成し、これら単位回路を２つを
直列に接続すれば、入力側となる単位回路がマスターと
なり、出力側となる単位回路がスレーブとなる、双方向
で利用できるマスタ・スレーブ形のフリップフロップ回
路が形成できる。
【００１２】さらに、このような双方向特性のフリップ
フロップで１組の回路をマスター・スレーブフリップフ
ロップとして動作させ、これを単位に直列接続してシフ
トレジスタを構成することにより、信号の入／出力側を
そのときの設計事情に応じて自由に設定でき、逆方向に
シフトさせるために付随的に必要となるスイッチ回路等
も減少させることができるので、高密度集積化効果が大
きい。しかも、情報表示の関係で後から情報を逆転シフ
トさせたい場合などに、制御信号だけで、シフトレジス
タの情報の流れを逆にすることも可能である。
フロップで１組の回路をマスター・スレーブフリップフ
ロップとして動作させ、これを単位に直列接続してシフ
トレジスタを構成することにより、信号の入／出力側を
そのときの設計事情に応じて自由に設定でき、逆方向に
シフトさせるために付随的に必要となるスイッチ回路等
も減少させることができるので、高密度集積化効果が大
きい。しかも、情報表示の関係で後から情報を逆転シフ
トさせたい場合などに、制御信号だけで、シフトレジス
タの情報の流れを逆にすることも可能である。
【００１３】
【実施例】図１は、この発明のシフトレジスタの一実施
例の構成要素である基本マスター・スレーブフリップフ
ロップ回路のブロック図、図２（ａ），（ｂ）は、図１
のフリップフロップ回路の動作を説明するための説明
図、図３は、この発明の一実施例のシフトレジスタブロ
ック図である。図１のフリップフロップ回路１０は、図
４のフリップフロップ回路に対して、トランスミッショ
ンゲートを有していないマスター側及びスレーブ側のイ
ンバータ３ａ，３ｄの出力側に直列にトランスミッショ
ンゲート６，７を挿入して方向性のない２つのフリップ
フロップ９ａ，９ｂを構成し、これらを直列に接続した
ものである。なお、トランスミッションゲート８は、前
段或いは次段側に接続されたフリップフロップに属する
ものであり、前段或いは次段側がないときには、入／出
力が対称となるようにこのトランスミッションゲート８
がいずれか一方に挿入される。また、端子１３と端子１
４とは相互に入／出力端子の一方となる。
例の構成要素である基本マスター・スレーブフリップフ
ロップ回路のブロック図、図２（ａ），（ｂ）は、図１
のフリップフロップ回路の動作を説明するための説明
図、図３は、この発明の一実施例のシフトレジスタブロ
ック図である。図１のフリップフロップ回路１０は、図
４のフリップフロップ回路に対して、トランスミッショ
ンゲートを有していないマスター側及びスレーブ側のイ
ンバータ３ａ，３ｄの出力側に直列にトランスミッショ
ンゲート６，７を挿入して方向性のない２つのフリップ
フロップ９ａ，９ｂを構成し、これらを直列に接続した
ものである。なお、トランスミッションゲート８は、前
段或いは次段側に接続されたフリップフロップに属する
ものであり、前段或いは次段側がないときには、入／出
力が対称となるようにこのトランスミッションゲート８
がいずれか一方に挿入される。また、端子１３と端子１
４とは相互に入／出力端子の一方となる。
【００１４】このフリップフロップ回路１０において、
端子１３側を入力とし、端子１４側を出力としてフリッ
プフロップ回路１０を使用する場合には、フリップフロ
ップ９ａがマスター側となり、フリップフロップ９ｂが
スレーブ側となる。そこで、トランスミッションゲート
６，７を“ＯＮ”状態に設定するように配線しておけ
ば、図４のフリップフロップ回路と同一構成となり、そ
の動作も従来のものと変わらない。なお、トランスミッ
ションゲート８が次段のものであれば、これは、次段に
おけるトランスミッションゲート４ａに対応するもので
ある。また、これが最終段であれば、これは“ＯＮ”状
態に設定される。
端子１３側を入力とし、端子１４側を出力としてフリッ
プフロップ回路１０を使用する場合には、フリップフロ
ップ９ａがマスター側となり、フリップフロップ９ｂが
スレーブ側となる。そこで、トランスミッションゲート
６，７を“ＯＮ”状態に設定するように配線しておけ
ば、図４のフリップフロップ回路と同一構成となり、そ
の動作も従来のものと変わらない。なお、トランスミッ
ションゲート８が次段のものであれば、これは、次段に
おけるトランスミッションゲート４ａに対応するもので
ある。また、これが最終段であれば、これは“ＯＮ”状
態に設定される。
【００１５】一方、端子１４側を入力とし、端子１３側
を出力としてフリップフロップ回路１０を使用する場合
には、マスター側とスレーブ側とが入れ替わり、フリッ
プフロップ９ｂがマスター側でフリップフロップ９ａが
スレーブ側となり、入／出力関係が先のものと逆転す
る。この場合には、従来のトランスミッションゲート４
ｂと５ｂとを“ＯＮ”状態に設定しておき、新たに挿入
したトランスミッションゲート６を図４のトランスミッ
ションゲート５ｂ側の“ＯＮーＯＦＦ”タイミングで動
作するようにクロック信号ＣＫを受ける配線をし、トラ
ンスミッションゲート７を図４のトランスミッションゲ
ート４ｂ側の“ＯＮーＯＦＦ”タイミング動作するよう
にクロック信号＊ＣＫを受ける配線をすればよい。
を出力としてフリップフロップ回路１０を使用する場合
には、マスター側とスレーブ側とが入れ替わり、フリッ
プフロップ９ｂがマスター側でフリップフロップ９ａが
スレーブ側となり、入／出力関係が先のものと逆転す
る。この場合には、従来のトランスミッションゲート４
ｂと５ｂとを“ＯＮ”状態に設定しておき、新たに挿入
したトランスミッションゲート６を図４のトランスミッ
ションゲート５ｂ側の“ＯＮーＯＦＦ”タイミングで動
作するようにクロック信号ＣＫを受ける配線をし、トラ
ンスミッションゲート７を図４のトランスミッションゲ
ート４ｂ側の“ＯＮーＯＦＦ”タイミング動作するよう
にクロック信号＊ＣＫを受ける配線をすればよい。
【００１６】なお、このとき、トランスミッションゲー
ト８は、図４のトランスミッションゲート４ａに対応す
るものとなり、前記トランスミッションゲート６と同様
のクロック信号ＣＫを受ける。そこで、このトランスミ
ッションゲート８が前段のものであれば、そのまま使用
すればよい。一方、トランスミッションゲート４ａに対
応するものが最終段のものであれば、それを“ＯＮ”状
態に設定しておくことになる。
ト８は、図４のトランスミッションゲート４ａに対応す
るものとなり、前記トランスミッションゲート６と同様
のクロック信号ＣＫを受ける。そこで、このトランスミ
ッションゲート８が前段のものであれば、そのまま使用
すればよい。一方、トランスミッションゲート４ａに対
応するものが最終段のものであれば、それを“ＯＮ”状
態に設定しておくことになる。
【００１７】次に、入／出力を逆転した場合の動作につ
いて、トランスミッションゲートをスイッチに置き換え
て、図２（ａ），（ｂ）に従って説明する。まず、ＣＫ
が“Ｈ”のときには、図２（ａ）に見るよに、トランス
ミッションゲート８，６，４ａとが“ＯＮ”状態とな
り、トランスミッションゲート５ａ，７が“ＯＦＦ”状
態となって、入力信号を反転した信号がフリップフロッ
プ９ｂのインバータ３ｅの出力に現れる。一方、フリッ
プフロップ９ａは、ループを形成して１つ前の情報をラ
ッチしていて、それが次段のフリップフロップにトラン
スミッションゲート４ａを介して伝えられる。
いて、トランスミッションゲートをスイッチに置き換え
て、図２（ａ），（ｂ）に従って説明する。まず、ＣＫ
が“Ｈ”のときには、図２（ａ）に見るよに、トランス
ミッションゲート８，６，４ａとが“ＯＮ”状態とな
り、トランスミッションゲート５ａ，７が“ＯＦＦ”状
態となって、入力信号を反転した信号がフリップフロッ
プ９ｂのインバータ３ｅの出力に現れる。一方、フリッ
プフロップ９ａは、ループを形成して１つ前の情報をラ
ッチしていて、それが次段のフリップフロップにトラン
スミッションゲート４ａを介して伝えられる。
【００１８】ＣＫが“Ｌ”のときには、図２（ｂ）に見
るよに、トランスミッションゲート７，５ａとが“Ｏ
Ｎ”状態となり、トランスミッションゲート８，６，４
ａが“ＯＦＦ”状態となって、入力信号を反転した信号
がフリップフロップ９ｂのインバータ３ｅからフリップ
フロップ９ａのインバータ３ｂに伝送される。ここで、
フリップフロップ９ｂがループを形成してこの入力情報
をラッチする。このように、図４のフリップフロップ回
路と入／出力の方向が逆転した状態で動作する。
るよに、トランスミッションゲート７，５ａとが“Ｏ
Ｎ”状態となり、トランスミッションゲート８，６，４
ａが“ＯＦＦ”状態となって、入力信号を反転した信号
がフリップフロップ９ｂのインバータ３ｅからフリップ
フロップ９ａのインバータ３ｂに伝送される。ここで、
フリップフロップ９ｂがループを形成してこの入力情報
をラッチする。このように、図４のフリップフロップ回
路と入／出力の方向が逆転した状態で動作する。
【００１９】図３は、図１に示すフリップフロップ回路
１０を用いて構成したこの発明のシフトレジスタ１５で
ある。図に示されるように、このシフトレジスタ１５で
は、トランスミッションゲートに対するクロック信号の
選択の仕方と特定のトランスミッションゲートを“Ｏ
Ｎ”状態とすることで、方向性が設定される。このブロ
ック図では、その前の状態を示していて、端子１３，１
４に対応する入力側あるいは出力側がＱ／Ｄ或いはＤ／
Ｑとして表され、設計上で選択できるようになってい
る。
１０を用いて構成したこの発明のシフトレジスタ１５で
ある。図に示されるように、このシフトレジスタ１５で
は、トランスミッションゲートに対するクロック信号の
選択の仕方と特定のトランスミッションゲートを“Ｏ
Ｎ”状態とすることで、方向性が設定される。このブロ
ック図では、その前の状態を示していて、端子１３，１
４に対応する入力側あるいは出力側がＱ／Ｄ或いはＤ／
Ｑとして表され、設計上で選択できるようになってい
る。
【００２０】このような双方向性を有するシフトレジス
タにあっては、特に、ＣＭＯＳ等でＩＣ化される場合が
多く、インバータとアナログスイッチとを隣接して多く
配置でき、隣接するインバータとアナログスイッチへの
配線距離が短くなる。したがって、表示回路とか、撮像
回路等のようにＸ，Ｙ方向にシフトする情報が必要でか
つシフト段数が非常に多く、フリップフロップ回路を数
十乃至百単位のものを必要とするときには、特に、その
効果が大きい。しかも、このような表示回路とか、撮像
回路回路等を設計する場合のレイアウト段階では、フリ
ップフロップが双方向性を有することにより柔軟な対応
ができ、かつ高密度実装ができる。
タにあっては、特に、ＣＭＯＳ等でＩＣ化される場合が
多く、インバータとアナログスイッチとを隣接して多く
配置でき、隣接するインバータとアナログスイッチへの
配線距離が短くなる。したがって、表示回路とか、撮像
回路等のようにＸ，Ｙ方向にシフトする情報が必要でか
つシフト段数が非常に多く、フリップフロップ回路を数
十乃至百単位のものを必要とするときには、特に、その
効果が大きい。しかも、このような表示回路とか、撮像
回路回路等を設計する場合のレイアウト段階では、フリ
ップフロップが双方向性を有することにより柔軟な対応
ができ、かつ高密度実装ができる。
【００２１】以上は、配線について入／出力方向を選択
するする場合について説明しているが、これは、クロッ
ク信号ＣＫ及びクロック信号＊ＣＫのいずれか一方を切
換えて受けられるようにあらかじめ切換スイッチ回路を
付加して、後から方向切換を行うようにすることもでき
る。
するする場合について説明しているが、これは、クロッ
ク信号ＣＫ及びクロック信号＊ＣＫのいずれか一方を切
換えて受けられるようにあらかじめ切換スイッチ回路を
付加して、後から方向切換を行うようにすることもでき
る。
【００２２】実施例では、双方向性を持たせるために入
／出力の両方の端子にトランスミッションゲートを対称
に設けているが、前段又は次段と接続されて使用される
場合には、これは、前段又は次段のものが利用できるの
で、必ずしも一方のトランスミッションゲートを設ける
必要はない。また、トランスミッションゲートは、いわ
ゆるスイッチ回路であればよい。
／出力の両方の端子にトランスミッションゲートを対称
に設けているが、前段又は次段と接続されて使用される
場合には、これは、前段又は次段のものが利用できるの
で、必ずしも一方のトランスミッションゲートを設ける
必要はない。また、トランスミッションゲートは、いわ
ゆるスイッチ回路であればよい。
【００２３】
【発明の効果】以上の説明から理解できるように、この
発明にあっては、スイッチとインバータの直列回路をル
ープ状に接続することにより、方向性のないフリップフ
ロップの単位回路を構成し、これら単位回路を直列に接
続して入力側となる単位回路がマスターとなり、出力側
となる単位回路がスレーブとなる、双方向で利用できる
マスタ・スレーブ形のフリップフロップ回路を形成し、
この双方向性のフリップフロップを単位としてシフトレ
ジスタを構成しているので、信号の入／出力側をそのと
きの設計事情に応じて自由に設定できる。また、逆方向
にシフトさせるために付随的に必要となるスイッチ回路
等も減少させることができるので、高密度集積化効果が
大きい。
発明にあっては、スイッチとインバータの直列回路をル
ープ状に接続することにより、方向性のないフリップフ
ロップの単位回路を構成し、これら単位回路を直列に接
続して入力側となる単位回路がマスターとなり、出力側
となる単位回路がスレーブとなる、双方向で利用できる
マスタ・スレーブ形のフリップフロップ回路を形成し、
この双方向性のフリップフロップを単位としてシフトレ
ジスタを構成しているので、信号の入／出力側をそのと
きの設計事情に応じて自由に設定できる。また、逆方向
にシフトさせるために付随的に必要となるスイッチ回路
等も減少させることができるので、高密度集積化効果が
大きい。
【図１】図１は、この発明のシフトレジスタの一実施例
の構成要素である基本マスター・スレーブフリップフロ
ップ回路のブロック図である。
の構成要素である基本マスター・スレーブフリップフロ
ップ回路のブロック図である。
【図２】図２（ａ），（ｂ）は、図１のフリップフロッ
プ回路の動作を説明するための説明図である。
プ回路の動作を説明するための説明図である。
【図３】図３は、この発明の一実施例のシフトレジスタ
ブロック図である。
ブロック図である。
【図４】図４は、従来のシフトレジスタを構成するフリ
ップフロップ回路のブロック図である。
ップフロップ回路のブロック図である。
１，２，９ａ，９ｂ…フリップフロップ、３ａ，３ｂ，
３ｃ，３ｄ…インバータ、４ａ，４ｂ，５ａ，６ａ，
７，８…トランスミ ッションゲート、１０…フリップ
フロップ回路、 １１，１２，１３，１４…端子。
３ｃ，３ｄ…インバータ、４ａ，４ｂ，５ａ，６ａ，
７，８…トランスミ ッションゲート、１０…フリップ
フロップ回路、 １１，１２，１３，１４…端子。
Claims (1)
- 【請求項１】第１のインバータと、この第１のインバー
タの出力側に接続された第１のスイッチ回路と、第１の
インバータに接続されていない側の第１のスイッチ回路
の端子に入力側が接続された第２のインバータと、この
第２のインバータの出力側と第１のインバータの入力側
との間に接続された第２のスイッチ回路と、第１のイン
バータ及び第２のインバータのいずれか一方の入力側に
接続された第３のスイッチ回路とを備え、第１のインバ
ータの入力側を入力とし前記一方の入力側に接続されて
ない側の第３のスイッチ回路の端子側から出力を得ると
きには、第１のスイッチ回路が導通状態に保持され、前
記一方の入力側に接続されてない側の第３のスイッチ回
路の端子側を入力とし第１のインバータの入力側から出
力を得るときには、第２のスイッチ回路が導通状態に保
持される回路をフリップフロップ回路を単位回路とし、
この単位回路を２つ直列に接続した回路を１組としてこ
の１組の回路を複数直列接続してなり、複数直列接続さ
れた回路全体の入出力の方向が一方向になるようにそれ
ぞれの前記単位回路の第１のスイッチ回路及び第２のス
イッチ回路のいずれかの導通状態が選択され、かつ、前
記回路全体が対称になるように前記回路全体の入力側お
よび出力側のいずれか一方に挿入されている第３のスイ
ッチ回路に対応して前記回路全体の入力側および出力側
のいずれか他方に第４のスイッチ回路が設けられている
ことを特徴とするシフトレジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5226520A JPH06176593A (ja) | 1993-08-19 | 1993-08-19 | シフトレジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5226520A JPH06176593A (ja) | 1993-08-19 | 1993-08-19 | シフトレジスタ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62246345A Division JPH0654860B2 (ja) | 1987-09-30 | 1987-09-30 | フリップフロップ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06176593A true JPH06176593A (ja) | 1994-06-24 |
Family
ID=16846423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5226520A Pending JPH06176593A (ja) | 1993-08-19 | 1993-08-19 | シフトレジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06176593A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008251061A (ja) * | 2007-03-29 | 2008-10-16 | Fuji Electric Device Technology Co Ltd | シフトレジスタ |
| US8207951B2 (en) | 2007-08-08 | 2012-06-26 | Rohm Co., Ltd. | Matrix array drive device, display and image sensor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS629597A (ja) * | 1985-07-05 | 1987-01-17 | Citizen Watch Co Ltd | 双方向シフトレジスタ− |
-
1993
- 1993-08-19 JP JP5226520A patent/JPH06176593A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS629597A (ja) * | 1985-07-05 | 1987-01-17 | Citizen Watch Co Ltd | 双方向シフトレジスタ− |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008251061A (ja) * | 2007-03-29 | 2008-10-16 | Fuji Electric Device Technology Co Ltd | シフトレジスタ |
| US8207951B2 (en) | 2007-08-08 | 2012-06-26 | Rohm Co., Ltd. | Matrix array drive device, display and image sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5925421A (ja) | 同期式論理回路 | |
| JPH05273311A (ja) | 論理集積回路 | |
| JPS63263480A (ja) | 半導体集積論理回路 | |
| JPH01208012A (ja) | フリップフロップ回路 | |
| JPH0378718B2 (ja) | ||
| JPH0682146B2 (ja) | スキヤンパス方式の論理集積回路 | |
| JPH04213913A (ja) | クロック周波２逓倍器 | |
| JPH06176593A (ja) | シフトレジスタ | |
| JPH0654860B2 (ja) | フリップフロップ回路 | |
| JPH06291604A (ja) | 可変遅延回路 | |
| EP0445880B1 (en) | Write-acknowledge circuit comprising a write detector and a bistable element for four-phase handshake signalling | |
| JPH04105412A (ja) | フリップフロップ | |
| JP2514989B2 (ja) | 順序回路 | |
| CA1109128A (en) | Ternary logic circuits with cmos integrated circuits | |
| JPH06311025A (ja) | アップダウンカウンタ回路 | |
| JPH0514138A (ja) | 仮保持機能付きラツチ回路 | |
| JP3128661B2 (ja) | 高分解能タイミング調整回路 | |
| JPH06152350A (ja) | セレクト回路 | |
| JPH0355200Y2 (ja) | ||
| JP2595103Y2 (ja) | 差動ゲートによるタイミング調整回路 | |
| JPH01307999A (ja) | シフトレジスタ | |
| JPH06324113A (ja) | 半導体集積回路 | |
| JPH08328687A (ja) | クロック切替回路 | |
| JPH06311000A (ja) | 半導体入力回路 | |
| JPS6175380A (ja) | クロツク切換回路 |