JPH0355200Y2 - - Google Patents

Description

【考案の詳細な説明】 （産業上の利用分野） この考案は、安定に動作するシフトレジスタ回
路に関するものである。

（従来の技術） 従来のシフトレジスタ回路については、例えば
文献特公昭57−44999に記載されている。一般に
シフトレジスタ回路は、前記文献にも記載されて
いるようにフリツプフロツプをいくつも縦続接続
して構成され、シフトレパルス入力によつて記憶
内容を１けたずつ一つの方向に移動させることが
できる。

（考案が解決しようとする問題点） しかし、以上述べたシフトレジスタ回路は、フ
リツプフロツプの所定の反転あるいは非反転出力
端子に他の論理回路を接続することにより出力信
号を利用しているが、論理上必要としない残余の
出力端子には他の論理回路は接続されない。この
ようなシフトレジスタ回路ではフリツプフロツプ
各段の、他の回路が接続される、出力端子の数が
異なるため、フリツプフロツプ各段の負荷容量が
不均一となり、安定に動作するシフトレジスタを
構成するのが困難であるという問題点があつた。

この考案の目的は、安定に動作するシフトレジ
スタ回路を提供することにある。

（問題点を解決するための手段） この考案は前記問題点を解決するために、複数
の出力端子を有するフリツプフロツプが多段縦続
接続されてなるシフトレジスタ回路であつて、前
記フリツプフロツプ各段の異なる数の出力端子が
他の回路に接続されてなるシフトレジスタ回路に
おいて、前記他の回路に接続されていない出力端
子に論理上必要でない論理回路を接続することに
より、前記フリツプフロツプ各段の等しい数の出
力端子が前記論理回路あるいは他の回路に接続さ
れてなるように構成したものである。

（作 用） この考案によれば、以上説明したようにシフト
レジスタ回路を構成するフリツプフロツプ各段の
等しい数の出力端子が、論理上必要でない論理回
路を含む回路に接続されているので、フリツプフ
ロツプ各段の負荷条件が同一となり、従つて安定
に動作するシフトレジスタ回路を構成することが
できる。

（実施例） 第１図は、この考案の一実施例を示し、Ｆ１
１，Ｆ１２，Ｆ１３，Ｆ１４，Ｆ１５はシフトレ
ジスタ回路を構成する多段縦続接続したフリツプ
フロツプである。各フリツプフロツプＦ１１，Ｆ
１２，…，Ｆ１５はそれぞれＤ型又はJKフリツ
プフロツプを使用することができる。この例では
Ｄ型フリツプフロツプを使用した場合を示し、デ
ータ入力端子Ｄとクロツク入力端子Ｃを有する。

データ出力端子１０はフリツプフロツプＦ１１
のデータ入力端子Ｄに接続されフリツプフロツプ
Ｆ１１の非反転出力端子ＱはフリツプフロツプＦ
１２のデータ入力端子Ｄに、フリツプフロツプＦ
１２の非反転出力端子ＱはフリツプフロツプＦ１
３のデータ入力端子Ｄに、フリツプフロツプＦ１
３の非反転出力端子ＱはフリツプフロツプＦ１４
のデータ入力端子Ｄに、フリツプフロツプＦ１４
の非反転出力端子ＱはフリツプフロツプＦ１５の
データ入力端子Ｄにそれぞれ接続され、フリツプ
フロツプＦ１１，Ｆ１２，Ｆ１３，Ｆ１４，Ｆ１
５のクロツク入力端子Ｃにはクロツク出力端子Ｃ
が接続され、フリツプフロツプＦ１１，Ｆ１２，
Ｆ１３，Ｆ１４，Ｆ１５の反転出力端子はそれ
ぞれ出力回路２１〜２５を通して出力端子Ｑ１〜
Ｑ５接続され、フリツプフロツプＦ１５の非反転
出力端子ＱはインバータＮ１１の入力端子に接続
される。第２図は第１図に示すシフトレジスタ回
路の動作を説明するためのタイムチヤートであ
る。フリツプフロツプがクロツク信号Ｃの立上り
で動作する場合、データ出力端子１０に第２図に
示したデータ信号ｄのような信号が入力されると
Ｑ１〜Ｑ５の出力端子には、それぞれ第２図ｑ１
〜ｑ５に示す信号が出力される。ここでインバー
タＮ１１は、この回路の論理上直接には関係のな
い論理回路である。

ところで、第１図に示すシフトレジスタ回路か
らインバータＮ１１を取り去つた従来のシフトレ
ジスタ回路を考えるとフリツプフロツプＦ１１〜
Ｆ１１において、非反転出力端子Ｑはそれぞれ次
段のフリツプフロツプＦ１２〜Ｆ１５のデータ入
力端子Ｄを負荷としてもち、また反転出力はそ
れぞれ出力回路２１〜２４を負荷としてもつため
フリツプフロツプＦ１１〜Ｆ１４、同じ負荷条件
となつている。、これに対して、フリツプフロツ
プＦ１５では、反転出力端子はフリツプフロツ
プＦ１１〜Ｆ１４と同じように出力回路２５をも
つが、非反転出力端子Ｑには負荷が接続されず、
フリツプフロツプＦ１１〜Ｆ１４と違つた負荷条
件となる。そのため高速動作を考えた場合、負荷
条件の異なるフリツプフロツプＦ１５のために最
適化しにくいという問題点がある。また、このよ
うな従来のシフトレジスタ回路の出力端子Ｑ１〜
Ｑ５からの信号ｑ１〜ｑ５を使用する場合、出力
端子Ｑ１〜Ｑ４からは同一のタイミングで信号ｑ
１〜ｑ４が出力されるが、出力端子Ｑ５からは、
フリツプフロツプＦ１５の出力の負荷条件がフリ
ツプフロツプＦ１１〜Ｆ１４と異なるため、出力
端子Ｑ１〜Ｑ４からの信号ｑ１〜ｑ４とは違つた
タイミングで信号ｑ５が出力される。そのためこ
のシフトレジスタの出力信号を処理する場合、タ
イミングの点で非常に不便であつた。これらは、
フリツプフロツプＦ１１〜Ｆ１４の負荷条件とフ
リツプフロツプＦ１５の負荷条件が異なつている
ために生じたものである。

本考案の実施例によれば、第１図に示すよう
に、シフトレジスタ回路の論理上では直接には必
要でないインバータＮ１１をフリツプフロツプＦ
１５の非反転出力端子Ｑに接続することによつ
て、フリツプフロツプＦ１５の負荷条件を、フリ
ツプフロツプＦ１１〜Ｆ１４と同一あるいは同一
に近づけることができ、従つて、前記の問題を解
決することができる。

尚、本考案の実施例では論理上必要でない論理
回路としてインバータＮ１１を用いているがイン
バータＮ１１はフリツプフロツプＦ１５の非反転
出力端子Ｑの負荷条件をフリツプフロツプＦ１１
〜Ｆ１５と同一にするために付加するものであ
り、これは、NORゲート、ORゲート、ANDゲ
ート、NANDゲートでも良い。また、フリツプ
フロツプをインバータＮ１１の代わりに使つても
良い。また、第１図に示した実施例ではフリツプ
フロツプＦ１５の非反転出力Ｑだけが他と異つて
いる場合を説明したが、例えば、フリツプフロツ
プＦ１３の反転出力が開放になつている場合（出
力端子からの信号ｑ３が論理上必要ない場合）に
はフリツプフロツプＦ１３の反転出力に対して
同様の考えに基ずいて論理上、直接には必要でな
い論理回路を接続して、シフトレジスタ回路を構
成する各段のフリツプフロツプの負荷条件を同一
にして、安定に動作するシフトレジスタ回路を構
成することができる。

（考案の効果） 以上、詳細に説明したように本考案によれば、
シフトレジスタ回路を構成する各段のフリツプフ
ロツプの負荷条件を同一にすることができるため
安定に動作するシフトレジスタを構成することが
でき、また、このように安定化したシフトレジス
タは、マルチプレクサ回路やデマルチプレクサ回
路を構成する上で非常に有用である。

【図面の簡単な説明】

第１図は本考案の実施例を示すシフトレジスタ
回路図であり、第２図は第１図に示したシフトレ
ジスタ回路のタイムチヤート図である。 １０……データ出力端子、２０……クロツク出
力端子、Ｆ１１〜Ｆ１５……フリツプフロツプ、
Ｑ１〜Ｑ５……出力端子、２１〜２５……出力回
路、Ｎ１１……インバータ、ｃ……クロツク信
号、ｄ……データ信号、ｑ１〜ｑ５……出力信
号。

Claims (1)

1. 【実用新案登録請求の範囲】 複数の出力端子を有するフリツプフロツプが多
   段縦続接続されてなるシフトレジスタ回路におい
   て、 前記フリツプフロツプの所定の出力端子に論理
   上必要でない論理回路を接続することにより、前
   記フリツプフロツプ各段の等しい数の出力端子が
   前記論理回路を含む他の回路に接続されてなるこ
   とを特徴とするシフトレジスタ回路。