JPH02891B2 - - Google Patents
Info
- Publication number
- JPH02891B2 JPH02891B2 JP6364583A JP6364583A JPH02891B2 JP H02891 B2 JPH02891 B2 JP H02891B2 JP 6364583 A JP6364583 A JP 6364583A JP 6364583 A JP6364583 A JP 6364583A JP H02891 B2 JPH02891 B2 JP H02891B2
- Authority
- JP
- Japan
- Prior art keywords
- current transfer
- transfer circuit
- flop
- flip
- master
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000000295 complement effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000010365 information processing Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明はタイミングパルス発生回路に関し、特
に機能素子としてジヨセフソン素子を用いたタイ
ミングパルス発生回路を提供しようとするもので
ある。
に機能素子としてジヨセフソン素子を用いたタイ
ミングパルス発生回路を提供しようとするもので
ある。
(2) 技術の背景
情報処理技術の発展に伴い、電子計算機等の情
報処理装置に対してもより高速化、大容量化が図
られつつある。
報処理装置に対してもより高速化、大容量化が図
られつつある。
かかる情報処理装置を構成する機能素子の一つ
として、超電導現象を利用した所謂ジヨセフソン
素子の適用が試みられている。
として、超電導現象を利用した所謂ジヨセフソン
素子の適用が試みられている。
かかるジヨセフソン素子は、シリコンあるいは
ガリウム・砒素等の半導体材料を用いた素子に比
較して、より高速動作が可能であるという特長を
備えている。
ガリウム・砒素等の半導体材料を用いた素子に比
較して、より高速動作が可能であるという特長を
備えている。
かかるジヨセフソン素子を機能素子として用い
た論理回路あるいは記憶回路を含むジヨセフソン
集積回路装置を駆動する際、該ジヨセフソン集積
回路装置の制御を行う制御信号（例えばセツト信
号あるいはリセツト信号）が必要とされる。しか
もかかる制御信号は、例えば記憶回路であれば、
デコーダ回路、ドライバ回路あるいはセンス回路
等の周辺回路に同一のタイミングで与えられる必
要がある。
た論理回路あるいは記憶回路を含むジヨセフソン
集積回路装置を駆動する際、該ジヨセフソン集積
回路装置の制御を行う制御信号（例えばセツト信
号あるいはリセツト信号）が必要とされる。しか
もかかる制御信号は、例えば記憶回路であれば、
デコーダ回路、ドライバ回路あるいはセンス回路
等の周辺回路に同一のタイミングで与えられる必
要がある。
(3) 発明の目的
本発明は、ジヨセフソン集積回路装置内におい
て、例えば前記記憶回路の周辺回路に、同一のタ
イミングで制御信号を与えるに必要なタイミング
パルスを、当該ジヨセフソン集積回路の内部にお
いて発生せしめるタイミングパルス発生回路を提
供しようとするものである。
て、例えば前記記憶回路の周辺回路に、同一のタ
イミングで制御信号を与えるに必要なタイミング
パルスを、当該ジヨセフソン集積回路の内部にお
いて発生せしめるタイミングパルス発生回路を提
供しようとするものである。
(4) 発明の構成
このため、本発明によれば、一つのセルフリセ
ツテイングANDゲートと、マスター・フリツプ
フロツプ電流転送回路と、スレーブ・フリツプフ
ロツプ電流転送回路とを備え、前記セルフリセツ
テイングANDゲートは、前記スレーブ・フリツ
プ電流転送回路の第２の分枝におけるジヨセフソ
ン素子ゲートを通る信号と外部入力とを入力信号
とし、論理積出力を前記マスタ・フリツプフロツ
プ電流転送回路の第１の分枝におけるジヨセフソ
ン素子ゲートの入力信号とし、前記マスター・フ
リツプフロツプ電流転送回路の第１の分枝におけ
るジヨセフソン素子ゲートは、前記セルフリセツ
テイングANDゲートの出力及びクロツク信号を
入力とし、また第２の分枝におけるジヨセフソン
素子ゲートは、前記スレーブ・フリツプフロツプ
電流転送回路の第１の分枝におけるジヨセフソン
素子ゲートを通る信号とクロツク信号とを入力信
号とし、それぞれの分枝に現われる論理積信号を
前記スレーブ・フリツプフロツプ電流転送回路の
入力信号とし、前記スレーブ・フリツプフロツプ
電流転送回路の第１及び第２の分枝におけるジヨ
セフソン素子ゲートは、それぞれ前記マスター・
フリツプフロツプ電流転送回路の出力信号と前記
クロツク信号の補元信号とを入力信号とし、それ
ぞれ分枝に現われる論理積出力を出力信号とする
マスター・スレーブフリツプフロツプ電流転送回
路を、前段の該マスタースレーブフリツプフロツ
プ電流転送回路内のスレーブフリツプフロツプの
出力を次段のマスター・スレーブフリツプフロツ
プ電流転送回路のセルフリセツテイングAND回
路の入力信号として複数接続し、各マスタースレ
ーブフリツプフロツプ電流転送回路内のマスター
フリツプフロツプ電流転送回路の出力の一方スレ
ーブフリツプフロツプ電流転送回路の出力の一方
をタイミングパルス出力とするタイミングパルス
発生回路が提供される。
ツテイングANDゲートと、マスター・フリツプ
フロツプ電流転送回路と、スレーブ・フリツプフ
ロツプ電流転送回路とを備え、前記セルフリセツ
テイングANDゲートは、前記スレーブ・フリツ
プ電流転送回路の第２の分枝におけるジヨセフソ
ン素子ゲートを通る信号と外部入力とを入力信号
とし、論理積出力を前記マスタ・フリツプフロツ
プ電流転送回路の第１の分枝におけるジヨセフソ
ン素子ゲートの入力信号とし、前記マスター・フ
リツプフロツプ電流転送回路の第１の分枝におけ
るジヨセフソン素子ゲートは、前記セルフリセツ
テイングANDゲートの出力及びクロツク信号を
入力とし、また第２の分枝におけるジヨセフソン
素子ゲートは、前記スレーブ・フリツプフロツプ
電流転送回路の第１の分枝におけるジヨセフソン
素子ゲートを通る信号とクロツク信号とを入力信
号とし、それぞれの分枝に現われる論理積信号を
前記スレーブ・フリツプフロツプ電流転送回路の
入力信号とし、前記スレーブ・フリツプフロツプ
電流転送回路の第１及び第２の分枝におけるジヨ
セフソン素子ゲートは、それぞれ前記マスター・
フリツプフロツプ電流転送回路の出力信号と前記
クロツク信号の補元信号とを入力信号とし、それ
ぞれ分枝に現われる論理積出力を出力信号とする
マスター・スレーブフリツプフロツプ電流転送回
路を、前段の該マスタースレーブフリツプフロツ
プ電流転送回路内のスレーブフリツプフロツプの
出力を次段のマスター・スレーブフリツプフロツ
プ電流転送回路のセルフリセツテイングAND回
路の入力信号として複数接続し、各マスタースレ
ーブフリツプフロツプ電流転送回路内のマスター
フリツプフロツプ電流転送回路の出力の一方スレ
ーブフリツプフロツプ電流転送回路の出力の一方
をタイミングパルス出力とするタイミングパルス
発生回路が提供される。
以下本発明を実施例をもつて詳細に説明する。
(5) 発明の実施例
図面第１図は、本発明によるタイミングパルス
発生回路の基本回路要素を構成するセルフリセツ
テイングANDゲートを含むマスタースレーブ・
フリツプフロツプ電流転送回路を示す。
発生回路の基本回路要素を構成するセルフリセツ
テイングANDゲートを含むマスタースレーブ・
フリツプフロツプ電流転送回路を示す。
同図において、J1〜J6はジヨセフソン素子、
SRはセルフリセツテイングANDゲート、Ｍはマ
スター・フリツプフロツプ電流転送回路、Ｓはス
レーブ・フリツプフロツプ電流転送回路である。
SRはセルフリセツテイングANDゲート、Ｍはマ
スター・フリツプフロツプ電流転送回路、Ｓはス
レーブ・フリツプフロツプ電流転送回路である。
またＣ、はクロツク信号及びその補元（反
転）信号、Qm、はマスター・フリツプフロ
ツプ電流転送回路Ｍの出力、Qs、はスレー
ブ・フリツプフロツプ電流転送回路Ｓの出力であ
る。
転）信号、Qm、はマスター・フリツプフロ
ツプ電流転送回路Ｍの出力、Qs、はスレー
ブ・フリツプフロツプ電流転送回路Ｓの出力であ
る。
かかるマスタースレーブフリツプフロツプ電流
転送回路にあつては、クロツク信号Ｃに同期して
入力端JINに例えばチツプ選択信号CS等の入力信
号パルスが与えられると、セルフリセツテイング
ANDゲートSRを構成するジヨセフソン素子J2が
臨界電流の抑制された状態（不活性状態）にスイ
ツチし、バイアス電流源Vaからのバイアス電流
はジヨセフソン素子J1を通つてVa′に流れる。
転送回路にあつては、クロツク信号Ｃに同期して
入力端JINに例えばチツプ選択信号CS等の入力信
号パルスが与えられると、セルフリセツテイング
ANDゲートSRを構成するジヨセフソン素子J2が
臨界電流の抑制された状態（不活性状態）にスイ
ツチし、バイアス電流源Vaからのバイアス電流
はジヨセフソン素子J1を通つてVa′に流れる。
このためマスター・フリツプフロツプ電流転送
回路Ｍの一方の分枝におけるジヨセフソン素子ゲ
ートJ3が不活性状態となり、バイアス電流源Vb
からのバイアス電流は他方の分枝におけるジヨセ
フソン素子ゲートJ4を通つてスレーブ・フリツプ
フロツプ電流転送回路Ｓへ流れ込む。
回路Ｍの一方の分枝におけるジヨセフソン素子ゲ
ートJ3が不活性状態となり、バイアス電流源Vb
からのバイアス電流は他方の分枝におけるジヨセ
フソン素子ゲートJ4を通つてスレーブ・フリツプ
フロツプ電流転送回路Ｓへ流れ込む。
従つてこの時のマスター・フリツプフロツプ電
流転送回路Ｍの出力Qm及びはそれぞれハイ
（High）レベル及びロー（Low）レベルとなる。
流転送回路Ｍの出力Qm及びはそれぞれハイ
（High）レベル及びロー（Low）レベルとなる。
そして次いでクロツクパルスが立ち上がると
スレーブ・フリツプフロツプ電流転送回路Ｓの一
方の分枝におけけるジヨセフソン素子ゲートJ6が
不活性状態となり、バイアス電流源Vbからのバ
イアス電流は他方の分枝におけるジヨセフソン素
子ゲートJ5を通り、前記マスター・フリツプフロ
ツプ電流転送回路Ｍのジヨセフソン素子ゲートJ4
の入力信号の一つとして流れ、更にVb′へ流れ
る。
スレーブ・フリツプフロツプ電流転送回路Ｓの一
方の分枝におけけるジヨセフソン素子ゲートJ6が
不活性状態となり、バイアス電流源Vbからのバ
イアス電流は他方の分枝におけるジヨセフソン素
子ゲートJ5を通り、前記マスター・フリツプフロ
ツプ電流転送回路Ｍのジヨセフソン素子ゲートJ4
の入力信号の一つとして流れ、更にVb′へ流れ
る。
従つてこの時のスレーブ・フリツプフロツプ電
流転送回路Ｓの出力Qs及びは、それぞれハイ
レベル及びローレベルとなる。
流転送回路Ｓの出力Qs及びは、それぞれハイ
レベル及びローレベルとなる。
次いで、クロツク信号Ｃが立ち上がると、前記
マスター・フリツプフロツプ電流転送回路Ｍのジ
ヨセフソン素子ゲートJ4が不活性状態にスイツチ
し、該マスター・フリツプフロツプ電流回路Ｍの
出力Qm及びは、それぞれローレベル及びハ
イレベルに変化する。
マスター・フリツプフロツプ電流転送回路Ｍのジ
ヨセフソン素子ゲートJ4が不活性状態にスイツチ
し、該マスター・フリツプフロツプ電流回路Ｍの
出力Qm及びは、それぞれローレベル及びハ
イレベルに変化する。
次いで、クロツク信号が立ち上がると、前記
スレーブ・フリツプフロツプ電流転送回路Ｓのジ
ヨセフソン素子ゲートJ5が不活性状態にスイツチ
し、該スレーブ・フリツプフロツプ回路Ｓの出力
Qs及びはそれぞれローレベル及びハイレベル
に変化する。
スレーブ・フリツプフロツプ電流転送回路Ｓのジ
ヨセフソン素子ゲートJ5が不活性状態にスイツチ
し、該スレーブ・フリツプフロツプ回路Ｓの出力
Qs及びはそれぞれローレベル及びハイレベル
に変化する。
本発明にあつては、このようなマスタースレー
ブ・フリツプフロツプ電流転送回路の出力Qsを
次段のマスタースレーブ・フリツプフロツプ電流
転送回路の入力信号として、該マスタースレー
ブ・フリツプフロツプ電流転送回路を複数段接続
し各マスタースレーブ・フリツプフロツプ電流転
送回路における出力Qm（又は）及び／又はQs
（又は）を、記憶回路等のタイミングパルス出
力とする。
ブ・フリツプフロツプ電流転送回路の出力Qsを
次段のマスタースレーブ・フリツプフロツプ電流
転送回路の入力信号として、該マスタースレー
ブ・フリツプフロツプ電流転送回路を複数段接続
し各マスタースレーブ・フリツプフロツプ電流転
送回路における出力Qm（又は）及び／又はQs
（又は）を、記憶回路等のタイミングパルス出
力とする。
すなわち第２図にブロツクダイヤグラムに示さ
れるように、例えば３段接続されたセルフリセツ
テイングANDゲートを含むマスタースレーブ・
フリツプフロツプ電流転送回路F1〜F3のそれぞ
れにおける出力Qm1、Qs1、Qm2…を、それぞれ
タイミングパルス出力とすることができる。かか
る構成において、ｎ−１段のマスタースレーブ・
フリツプフロツプ電流転送回路Qm（ｎ−１）の
出力を次段のマスタースレーブ・フリツプフロツ
プ電流転送回路Fnの入力（CS）信号とした場合
の、各信号のタイミングを第３図に示す。
れるように、例えば３段接続されたセルフリセツ
テイングANDゲートを含むマスタースレーブ・
フリツプフロツプ電流転送回路F1〜F3のそれぞ
れにおける出力Qm1、Qs1、Qm2…を、それぞれ
タイミングパルス出力とすることができる。かか
る構成において、ｎ−１段のマスタースレーブ・
フリツプフロツプ電流転送回路Qm（ｎ−１）の
出力を次段のマスタースレーブ・フリツプフロツ
プ電流転送回路Fnの入力（CS）信号とした場合
の、各信号のタイミングを第３図に示す。
すなわち、複数段接続されたマスタースレーブ
フリツプフロツプ電流転送回路F1〜Fnにあつて
は、各マスタースレーブフリツプフロツプ電流転
送回路間において、クロツク信号の１周期分遅れ
た（異つた）タイミングにおいて、タイミングパ
ルスを発生させることができる。
フリツプフロツプ電流転送回路F1〜Fnにあつて
は、各マスタースレーブフリツプフロツプ電流転
送回路間において、クロツク信号の１周期分遅れ
た（異つた）タイミングにおいて、タイミングパ
ルスを発生させることができる。
なお、本発明は前記実施例の構成に限られるも
のではない。
のではない。
例えば前記セルフリセツテイングANDゲート
SRの構成において、ジヨセフソン素子J1を抵抗
Ｒに置き換え、この値を適切に選ぶことにより第
４図に示されるセルフリセツテイングANDゲー
トを構成することができる。
SRの構成において、ジヨセフソン素子J1を抵抗
Ｒに置き換え、この値を適切に選ぶことにより第
４図に示されるセルフリセツテイングANDゲー
トを構成することができる。
また前記第２図に示される接続構成において、
Qm1、Qs1、Qm2、…等出力端を延長すること
は、動作速動の低下を招く恐れがある。かかる動
作速度の低下を防止するために、第５図に示され
る如く各出力端を、抵抗負荷のセルフリセツテイ
ングゲート構成とすることができる。
Qm1、Qs1、Qm2、…等出力端を延長すること
は、動作速動の低下を招く恐れがある。かかる動
作速度の低下を防止するために、第５図に示され
る如く各出力端を、抵抗負荷のセルフリセツテイ
ングゲート構成とすることができる。
更に、これらの第４図及び第５図に示される構
成にあつては、バイアス電流を直流にて与えてい
るが、このバイアス電流をクロツク信号で与えれ
ば、通常のジヨセフソン論理回路と同様のラツチ
ング動作が実施し得る。
成にあつては、バイアス電流を直流にて与えてい
るが、このバイアス電流をクロツク信号で与えれ
ば、通常のジヨセフソン論理回路と同様のラツチ
ング動作が実施し得る。
(6) 発明の効果
以上のような本発明によれば、記憶装置等の駆
動に必要とされる複数のタイミングパルスを、ク
ロツク信号に同期して形成することができ、ジヨ
セフソン集積回路装置、特に記憶装置の形成に極
めて有効である。
動に必要とされる複数のタイミングパルスを、ク
ロツク信号に同期して形成することができ、ジヨ
セフソン集積回路装置、特に記憶装置の形成に極
めて有効である。
第１図は本発明によるタイミングパルス発生回
路の基本回路要素を構成するマスタースレーブ・
フリツプフロツプ電流転送回路の構成を示す結線
図である。第２図は、前記マスタースレーブ・フ
リツプフロツプ電流転送回路を複数段接続して構
成されるタイミングパルス発生回路を示すブロツ
クタイヤグラム、第３図はかかるタイミングパル
ス発生回路の動作状態を示すタイミングチヤート
である。第４図及び第５図は、本発明の他の実施
例を示す結線図である。 図において、J1〜J6はジヨセフソン素子、SR
はセルフリセツテイングANDゲート、Ｍはマス
ター・フリツプフロツプ電流転送回路、Ｓはスレ
ーブ・フリツプフロツプ電流転送回路である。
路の基本回路要素を構成するマスタースレーブ・
フリツプフロツプ電流転送回路の構成を示す結線
図である。第２図は、前記マスタースレーブ・フ
リツプフロツプ電流転送回路を複数段接続して構
成されるタイミングパルス発生回路を示すブロツ
クタイヤグラム、第３図はかかるタイミングパル
ス発生回路の動作状態を示すタイミングチヤート
である。第４図及び第５図は、本発明の他の実施
例を示す結線図である。 図において、J1〜J6はジヨセフソン素子、SR
はセルフリセツテイングANDゲート、Ｍはマス
ター・フリツプフロツプ電流転送回路、Ｓはスレ
ーブ・フリツプフロツプ電流転送回路である。
Claims (1)
- １ 一つのセルフリセツテイングANDゲートと、
マスター・フリツプフロツプ電流転送回路と、ス
レーブ・フリツプフロツプ電流転送回路とを備
え、前記セルフリセツテイングANDゲートは、
前記スレーブ・フリツプ電流転送回路の第２の分
枝におけるジヨセフソン素子ゲートを通る信号と
外部入力とを入力信号とし、論理積出力を前記マ
スター・フリツブフロツプ電流転送回路の第１の
分枝におけるジヨセフソン素子ゲートの入力信号
とし、前記マスター・フリツプフロツプ電流転送
回路の第１の分枝におけるジヨセフソン素子ゲー
トは前記セルフリセツテイングANDゲートの出
力及びクロツク信号を入力とし、また第２の分枝
におけるジヨセフソン素子ゲートは、前記スレー
ブ・フリツプフロツプ電流転送回路の第１の分枝
におけるジヨセフソン素子ゲートを通る信号とク
ロツク信号とを入力信号とし、それぞれの分枝に
現われる論理積信号を前記スレーブ・フリツプフ
ロツプ電流転送回路の入力信号とし、前記スレー
ブ・フリツプフロツプ電流転送回路の第１及び第
２の分枝におけるジヨセフソン素子ゲートは、そ
れぞれ前記マスター・フリツプフロツプ電流転送
回路の出力信号と前記クロツク信号の補元信号と
を入力信号とし、それぞれ分枝に現われる論理積
出力を出力信号とするマスタースレーブフリツプ
フロツプ電流転送回路を、前段の該マスタースレ
ーブフリツプフロツプ電流転送回路内のスレーブ
フリツプフロツプの出力を次段のマスタースレー
ブフリツプフロツプ電流転送回路のセルフリセツ
テイングANDゲートの入力信号として複数接続
し、各マスタースレーブフリツプフロツプ電流転
送回路内のマスターフリツプフロツプ電流転送回
路の出力の一方、スレーブフリツプフロツプ電流
転送回路の出力の一方をタイミングパルス出力と
することを特徴とするタイミングパルス発生回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6364583A JPS59189723A (ja) | 1983-04-13 | 1983-04-13 | タイミングパルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6364583A JPS59189723A (ja) | 1983-04-13 | 1983-04-13 | タイミングパルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59189723A JPS59189723A (ja) | 1984-10-27 |
| JPH02891B2 true JPH02891B2 (ja) | 1990-01-09 |
Family
ID=13235291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6364583A Granted JPS59189723A (ja) | 1983-04-13 | 1983-04-13 | タイミングパルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59189723A (ja) |
-
1983
- 1983-04-13 JP JP6364583A patent/JPS59189723A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59189723A (ja) | 1984-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4414547A (en) | Storage logic array having two conductor data column | |
| US4914379A (en) | Semiconductor integrated circuit and method of testing same | |
| JPH0219015A (ja) | 多機能フリップフロップ型回路 | |
| US4667310A (en) | Large scale circuit device containing simultaneously accessible memory cells | |
| US4051358A (en) | Apparatus and method for composing digital information on a data bus | |
| EP0366530B1 (en) | Josephson memory circuit | |
| JP2583521B2 (ja) | 半導体集積回路 | |
| US4387294A (en) | Shift register-latch circuit driven by clocks with half cycle phase deviation and usable with a serial alu | |
| JPH0691426B2 (ja) | 論理回路装置 | |
| US4598214A (en) | Low power shift register latch | |
| EP0147103B1 (en) | Mos implementation of shift register latch | |
| JPH02891B2 (ja) | ||
| EP0429728B1 (en) | Logic circuit | |
| US5778037A (en) | Method for the resetting of a shift register and associated register | |
| KR0185407B1 (ko) | 기록 승인 회로 | |
| JPH04306013A (ja) | ラッチ回路装置 | |
| JP2810584B2 (ja) | シリアルデータ転送回路 | |
| KR930006745Y1 (ko) | 우선 순위 처리 회로 | |
| JPS614979A (ja) | 半導体集積回路装置 | |
| JPS59190713A (ja) | ジヨセフソン論理回路 | |
| JPH0378008B2 (ja) | ||
| GB2149989A (en) | Data storage cell | |
| GB2105938A (en) | Clocked logic array with memory cells | |
| JPH036469B2 (ja) | ||
| JPS61153731A (ja) | デ−タ遅延装置 |