JPS63116222A - クロツク信号切換回路 - Google Patents
クロツク信号切換回路Info
- Publication number
- JPS63116222A JPS63116222A JP61263150A JP26315086A JPS63116222A JP S63116222 A JPS63116222 A JP S63116222A JP 61263150 A JP61263150 A JP 61263150A JP 26315086 A JP26315086 A JP 26315086A JP S63116222 A JPS63116222 A JP S63116222A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- output
- input
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- DYCJFJRCWPVDHY-LSCFUAHRSA-N NBMPR Chemical compound O[C@@H]1[C@H](O)[C@@H](CO)O[C@H]1N1C2=NC=NC(SCC=3C=CC(=CC=3)[N+]([O-])=O)=C2N=C1 DYCJFJRCWPVDHY-LSCFUAHRSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えばコンピュータシステム等のクロック分
配回路におけるクロック信号切換回路に関するものであ
る。
配回路におけるクロック信号切換回路に関するものであ
る。
この種のクロック信号切換回路は、例えば三菱小型固定
ディスク装置M 2860保守図面(昭和58年6月作
成)のr PCA 、 NBTIへ接続図’A J D
C3451L7において示されており、その回路図を第
3図に示している。第3図において、複数のエツジトリ
ガ型Dタイプフリップフロツブ(以下フリップフロップ
という) la、lb、1c、1dは縦列接続されてお
り、初段のフリップフロップ1aにはクロック選択信号
Cが人力されている。ANDゲート2aにはフリップフ
ロップ1bの出力端子Qの出力信−号mとクロノク信号
Aとが入力されており、ANDゲート2bにはフリップ
フロップ1bの反転出力端子Qの出力信号nとクロック
信号Bとが入力されている。NO+?ゲート3には^N
Dゲート2a、 2bの出力信号r、 sが夫々入力
されている。ANDゲーデーaには後段のフリップフロ
ップ1dの出力端子Qの出力信号Sとフリップフロップ
1bの出力信号mとが入力されており、へNDゲート4
bには後段のフリップフロップ1dの反転出力端子Qの
出力信号tとフリップフロップ1bの反転出力端子Qの
出力信号nとが入力されている。NORゲート5にはA
NDゲート4a、4bの出力信号u、 Vが夫々入力
されている。NORゲート6にはNORゲート5,3の
出力信号w、xが夫々入力されており、NORゲート6
はクロック選択信号Cで選択されたクロック信号A又は
Bの信号Yを出力するようになっている。また前記NO
Rゲート3の出力信号はフリップフロップla、 lb
、 lc、 ldにそれらのクロック信号として入力さ
れている。
ディスク装置M 2860保守図面(昭和58年6月作
成)のr PCA 、 NBTIへ接続図’A J D
C3451L7において示されており、その回路図を第
3図に示している。第3図において、複数のエツジトリ
ガ型Dタイプフリップフロツブ(以下フリップフロップ
という) la、lb、1c、1dは縦列接続されてお
り、初段のフリップフロップ1aにはクロック選択信号
Cが人力されている。ANDゲート2aにはフリップフ
ロップ1bの出力端子Qの出力信−号mとクロノク信号
Aとが入力されており、ANDゲート2bにはフリップ
フロップ1bの反転出力端子Qの出力信号nとクロック
信号Bとが入力されている。NO+?ゲート3には^N
Dゲート2a、 2bの出力信号r、 sが夫々入力
されている。ANDゲーデーaには後段のフリップフロ
ップ1dの出力端子Qの出力信号Sとフリップフロップ
1bの出力信号mとが入力されており、へNDゲート4
bには後段のフリップフロップ1dの反転出力端子Qの
出力信号tとフリップフロップ1bの反転出力端子Qの
出力信号nとが入力されている。NORゲート5にはA
NDゲート4a、4bの出力信号u、 Vが夫々入力
されている。NORゲート6にはNORゲート5,3の
出力信号w、xが夫々入力されており、NORゲート6
はクロック選択信号Cで選択されたクロック信号A又は
Bの信号Yを出力するようになっている。また前記NO
Rゲート3の出力信号はフリップフロップla、 lb
、 lc、 ldにそれらのクロック信号として入力さ
れている。
このように構成されたクロック信号切換回路は、第4図
のタイミングチャートに示す如く動作する。
のタイミングチャートに示す如く動作する。
いま、クロック選択信号Cが「1」の状態で安定してい
ると、信号Yはクロック信号Aを出力する。
ると、信号Yはクロック信号Aを出力する。
即ち、その状態ではフリップフロップ1a乃至1dの出
力端子Qの出力信号は全てrlJであり反転出力端子Q
の出力信号は全て「0」である。そのため、ANDNO
ゲートの出力信号rはクロック信号Aとなり、ANDゲ
ート2bの出力信号SはrOJとなり、NO+?ゲート
3の出力信号Xはクロック信号Aの極性が反転した信号
となる。一方ANDデーHa。
力端子Qの出力信号は全てrlJであり反転出力端子Q
の出力信号は全て「0」である。そのため、ANDNO
ゲートの出力信号rはクロック信号Aとなり、ANDゲ
ート2bの出力信号SはrOJとなり、NO+?ゲート
3の出力信号Xはクロック信号Aの極性が反転した信号
となる。一方ANDデーHa。
4bの出力信号u、 vはrl、J、rOJでありN
ot?ゲート5の出力信号Wは「0」となってNORゲ
ート6の出力信号Yはクロック信号へとなる。
ot?ゲート5の出力信号Wは「0」となってNORゲ
ート6の出力信号Yはクロック信号へとなる。
このような状態において、クロック選択信号Cが「1」
から「0」に変化すると、フリップフロップ1a乃至1
dにはクロック入力としてNOI?ゲート3の出力信号
X、つまりクロック信号Aが入力されているため、クロ
ック選択信号Cが「1」がら「0」に変化した後、クロ
ック信号Aのパルスの2回目の立下りでフリップフロッ
プ1bの出力端子Qの出力信号mが「1」がらrOJに
、また出力信号nが「0」からrlJに変化する。
から「0」に変化すると、フリップフロップ1a乃至1
dにはクロック入力としてNOI?ゲート3の出力信号
X、つまりクロック信号Aが入力されているため、クロ
ック選択信号Cが「1」がら「0」に変化した後、クロ
ック信号Aのパルスの2回目の立下りでフリップフロッ
プ1bの出力端子Qの出力信号mが「1」がらrOJに
、また出力信号nが「0」からrlJに変化する。
したがって、ANDゲーデーbの出力信号Sは「0」か
らクロック信号Bとなり、NORゲート3の出力信号X
はクロック信号Aの反転信号からクロックBの反転信号
に切換ねると同時に、出力信号mが入力されているAN
Dゲーデーa、出力信号nが入力されているANDゲー
デーbの出力信号u、vは共に「0」となり、NORゲ
ート5の出力信号WはrOJから「1」に変化する。更
にNORゲート3の出力信号Xがクロック信号Bの反転
信号に切換った後の、クロック信号Bのパルスの2回目
の立下りでフリップフロップ1a乃至1dの出力端子Q
は全てrOJに、また反転出力端子iは「1」となり、
ANDゲート4aの出力信号UはrOJ、ANDNOゲ
ートの出力信号VはrlJとなり、NORゲート5の出
力信号Wは「1」から「0」に変化する。つまり、NO
Rゲート6の出力信号YはNORゲート5の出力信号W
が「1」の期間中はマスクされ、出力信号Wが「1」か
らrOJに変化した後にクロック信号BがNORゲート
6から出力され、クロック信号Aからクロック信号Bヘ
グリンヂを発生せず切換る。一方、クロック選択信号C
がrOJがら「1」に変化した場合も、前述した同様の
動作でNORゲート6の出力信号Yはクロック信号Bか
らクロック信号Aに切換わる。
らクロック信号Bとなり、NORゲート3の出力信号X
はクロック信号Aの反転信号からクロックBの反転信号
に切換ねると同時に、出力信号mが入力されているAN
Dゲーデーa、出力信号nが入力されているANDゲー
デーbの出力信号u、vは共に「0」となり、NORゲ
ート5の出力信号WはrOJから「1」に変化する。更
にNORゲート3の出力信号Xがクロック信号Bの反転
信号に切換った後の、クロック信号Bのパルスの2回目
の立下りでフリップフロップ1a乃至1dの出力端子Q
は全てrOJに、また反転出力端子iは「1」となり、
ANDゲート4aの出力信号UはrOJ、ANDNOゲ
ートの出力信号VはrlJとなり、NORゲート5の出
力信号Wは「1」から「0」に変化する。つまり、NO
Rゲート6の出力信号YはNORゲート5の出力信号W
が「1」の期間中はマスクされ、出力信号Wが「1」か
らrOJに変化した後にクロック信号BがNORゲート
6から出力され、クロック信号Aからクロック信号Bヘ
グリンヂを発生せず切換る。一方、クロック選択信号C
がrOJがら「1」に変化した場合も、前述した同様の
動作でNORゲート6の出力信号Yはクロック信号Bか
らクロック信号Aに切換わる。
前述の如(、従来のこの種のクロック信号切換回路は、
4つのフリップフロップ1a乃至1dと、ANDゲート
2a+ 2b+ 4a、4b及びNORゲート3. 5
. 6からなる7つのゲートを使用しているため、回路
が複雑であり、コストが高い等の問題がある。
4つのフリップフロップ1a乃至1dと、ANDゲート
2a+ 2b+ 4a、4b及びNORゲート3. 5
. 6からなる7つのゲートを使用しているため、回路
が複雑であり、コストが高い等の問題がある。
本発明は前述した問題に鑑み、部品数を少なくし回路を
簡素化してコストダウンを図り得るとともに、信頼性の
高いクロック信号切換回路を提供することを目的とする
。
簡素化してコストダウンを図り得るとともに、信頼性の
高いクロック信号切換回路を提供することを目的とする
。
本発明のクロック信号切換回路は、トリガ端子に2つの
クロック信号が夫々入力され、一方の入力端子に非反転
のクロック選択信号が、他方の入力端子に反転したクロ
ック選択信号が入力され、非反転出力信号及び反転出力
信号を出力する第1゜第2のD型りリップフロフプと、
第1.第2のフリップフロップの反転出力信号の夫々と
第2.第1のフリップフロップに入力されるべきクロッ
ク信号の夫々との論理積を求める2つのクロック入力側
ゲートと、第1.第2のフリップフロップの非反転出力
信号の夫々と第1.第2のフリップフロップに入力され
るべきクロック信号との論理積を求める2つのクロック
出力側ゲートとを備え、前記クロック入力側ゲートの出
力を前記トリガ端子に与え、また前記クロック出力側ゲ
ートから選択したクロック信号を出力すべく構成する。
クロック信号が夫々入力され、一方の入力端子に非反転
のクロック選択信号が、他方の入力端子に反転したクロ
ック選択信号が入力され、非反転出力信号及び反転出力
信号を出力する第1゜第2のD型りリップフロフプと、
第1.第2のフリップフロップの反転出力信号の夫々と
第2.第1のフリップフロップに入力されるべきクロッ
ク信号の夫々との論理積を求める2つのクロック入力側
ゲートと、第1.第2のフリップフロップの非反転出力
信号の夫々と第1.第2のフリップフロップに入力され
るべきクロック信号との論理積を求める2つのクロック
出力側ゲートとを備え、前記クロック入力側ゲートの出
力を前記トリガ端子に与え、また前記クロック出力側ゲ
ートから選択したクロック信号を出力すべく構成する。
2つのクロック信号はクロック入力側ゲートを介して第
1.第2のフリップフロップのトリガ端子に各入力され
、クロック選択信号は第1のフリップフロップには非反
転で、第2のフリップフロップには反転して夫々の入力
端子に入力される。
1.第2のフリップフロップのトリガ端子に各入力され
、クロック選択信号は第1のフリップフロップには非反
転で、第2のフリップフロップには反転して夫々の入力
端子に入力される。
クロック選択信号が「1」の場合は、第1.第2のフリ
ップフロップの反転出力信号が「O」。
ップフロップの反転出力信号が「O」。
「1」となり、その「1」の反転出力信号が入力された
クロック入力側ゲートはその人カクロフク信号を第1の
フリップフロップに入力し、入力されたフリップフロッ
プの非反転出力信号は「1」となる、そしてこの「1」
の出力信号を入力しているクロック出力側ゲートが開き
、一方のクロック信号を出力する。このとき他方のクロ
ック信号を入力しているクロック入力側ゲートには、第
1のフリップフロップから「0」の反転出力信号が入力
されているため、そのクロック入力側ゲートから第2の
フリップフロップに出力信号を入力しない、また第2の
フリップフロップの入力端子には反転したクロック選択
信号を入力しているから、2つのクロック信号のタイミ
ングにより第2のフリップフロップに他方のクロック信
号の立下りが入力されると入力端子の10」の信号をサ
ンプリングして非反転出力信号はrOJで変化しない。
クロック入力側ゲートはその人カクロフク信号を第1の
フリップフロップに入力し、入力されたフリップフロッ
プの非反転出力信号は「1」となる、そしてこの「1」
の出力信号を入力しているクロック出力側ゲートが開き
、一方のクロック信号を出力する。このとき他方のクロ
ック信号を入力しているクロック入力側ゲートには、第
1のフリップフロップから「0」の反転出力信号が入力
されているため、そのクロック入力側ゲートから第2の
フリップフロップに出力信号を入力しない、また第2の
フリップフロップの入力端子には反転したクロック選択
信号を入力しているから、2つのクロック信号のタイミ
ングにより第2のフリップフロップに他方のクロック信
号の立下りが入力されると入力端子の10」の信号をサ
ンプリングして非反転出力信号はrOJで変化しない。
そのため第2のフリップフロップの出力信号は「0」で
あり、その出力信号が入力されているクロック出力側ゲ
ートは閉じて他方のクロック信号を出力しない。
あり、その出力信号が入力されているクロック出力側ゲ
ートは閉じて他方のクロック信号を出力しない。
ここでクロック選択信号を「1」から「0」に切換える
と、第1.第2のフリップフロップの反転出力信号はr
lJ、rOJに切換って、第1のフリップフロップの出
力信号は「0」となり、その出力信号が入力されている
クロック出力側ゲートは閉じて、一方のクロック信号を
出力しない。
と、第1.第2のフリップフロップの反転出力信号はr
lJ、rOJに切換って、第1のフリップフロップの出
力信号は「0」となり、その出力信号が入力されている
クロック出力側ゲートは閉じて、一方のクロック信号を
出力しない。
このとき、第2のフリップフロップの出力信号は「1」
となり、この出力信号が入力されているクロック出力側
ゲートが開いて、他方のクロック信号を出力する。
となり、この出力信号が入力されているクロック出力側
ゲートが開いて、他方のクロック信号を出力する。
このようにして、クロック選択信号の「0」。
rlJの切換えに対応してクロック信号の一方が選択さ
れて出力することになる。
れて出力することになる。
以下に本発明をその実施例を示す図面によって詳述する
。第1図において、クロック信号A、 Bは異なる周波
数の信号であり、クロック信号Aはクロック信号Bの2
の周期となっている。
。第1図において、クロック信号A、 Bは異なる周波
数の信号であり、クロック信号Aはクロック信号Bの2
の周期となっている。
フリップフロップ15a、 15bは、例えば立下りエ
ツジトリガD型フリップフロップ(以下フリップフロッ
プという)であって、入力端子り、 I−リガ端子T
R及び非反転出力端子Q3反反転出力信号石−を備えて
いる。クロック選択信号Cは第1のフリップフロップ1
5aの入力端子り及びNOT回路18を介して第2のフ
リップフロップ15bの入力端子りに入力されている。
ツジトリガD型フリップフロップ(以下フリップフロッ
プという)であって、入力端子り、 I−リガ端子T
R及び非反転出力端子Q3反反転出力信号石−を備えて
いる。クロック選択信号Cは第1のフリップフロップ1
5aの入力端子り及びNOT回路18を介して第2のフ
リップフロップ15bの入力端子りに入力されている。
クロック信号Aはクロック入力側ゲートであるANDゲ
ート16a及びクロック出力側ゲートであるANDゲー
ト17aに入力されており、ANDゲーデーaにはフリ
ップフロップ15aの出力端子Qの出力信号が入力され
ている。前記ΔNDゲ) 16aにはフリップフロップ
15bの反転出力端子Qの反転出力信号eが入力されて
おり、ANDゲ) 16aの出力信号はフリップフロッ
プ15aのトリガ端子TRに人力されている。
ート16a及びクロック出力側ゲートであるANDゲー
ト17aに入力されており、ANDゲーデーaにはフリ
ップフロップ15aの出力端子Qの出力信号が入力され
ている。前記ΔNDゲ) 16aにはフリップフロップ
15bの反転出力端子Qの反転出力信号eが入力されて
おり、ANDゲ) 16aの出力信号はフリップフロッ
プ15aのトリガ端子TRに人力されている。
クロック信号Bはクロック入力側ゲートであるANDゲ
ート16b及びクロック出力側ゲートであるANDゲー
ト17bに入力されている。 ANDゲート16bには
フリッププロップ15aの反転出力端子Qの反転出力信
号dが入力され、ANDゲート16bの出力信号はフリ
ップフロップ15bのトリガ端子TRに入力されている
。フリップフロップ15bの出力端子Qの出力信号はA
NDゲート17bに入力されている。
ート16b及びクロック出力側ゲートであるANDゲー
ト17bに入力されている。 ANDゲート16bには
フリッププロップ15aの反転出力端子Qの反転出力信
号dが入力され、ANDゲート16bの出力信号はフリ
ップフロップ15bのトリガ端子TRに入力されている
。フリップフロップ15bの出力端子Qの出力信号はA
NDゲート17bに入力されている。
これらのANDゲート17a、 17bの出力信号f、
gはORゲート19に入力されており、ORゲート19
は信号Yを出力する。また、パワーオンリセット信号R
3は両フリップフロフブ15a、 15bのダイレクト
リセット端子R,Rに入力されている。
gはORゲート19に入力されており、ORゲート19
は信号Yを出力する。また、パワーオンリセット信号R
3は両フリップフロフブ15a、 15bのダイレクト
リセット端子R,Rに入力されている。
次にこのように構成されたクロック信号切換回路の動作
を、この切換回路のタイミングチャートを示す第2図に
より説明する。第2図に示したタイミングチャートは、
クロック信号切換回路の電源を投入した後に、クロック
選択信号Cが「1」から「0」に変化する状態を示して
いる。
を、この切換回路のタイミングチャートを示す第2図に
より説明する。第2図に示したタイミングチャートは、
クロック信号切換回路の電源を投入した後に、クロック
選択信号Cが「1」から「0」に変化する状態を示して
いる。
先づ、電源の投入によりパワーオンリセット信号R5が
一時的に「1」から「0」に反転する。このパワーオン
リセット信号R3はフリップフロップ15a、15bの
ダイレクトリセット端子R,Hに夫々入力される。これ
により両フリップフロップ15a。
一時的に「1」から「0」に反転する。このパワーオン
リセット信号R3はフリップフロップ15a、15bの
ダイレクトリセット端子R,Hに夫々入力される。これ
により両フリップフロップ15a。
15bの反転出力端子Q、 Qの夫々の出力信号d。
eは「1」となり、フリップフロップ15a、15bの
出力端子Q、 Qの出力信号は「0」となる。それ故、
ANDゲート17a、 17bの出力信号はrOJとな
って、ANDゲート17a、 17bの出力信号r、
gはともに「0」となり、ORゲート19の出力信号
Yは「0」となる。やがて、パワーオンリセット信号R
5がrlJに反転するが、このとき「1」のクロック選
択信号Cがフリップフロップ15aの入力端子りに入力
され、フリップフロップ15bの入力端子りに反転入力
されている。またANDゲーデー 16a。
出力端子Q、 Qの出力信号は「0」となる。それ故、
ANDゲート17a、 17bの出力信号はrOJとな
って、ANDゲート17a、 17bの出力信号r、
gはともに「0」となり、ORゲート19の出力信号
Yは「0」となる。やがて、パワーオンリセット信号R
5がrlJに反転するが、このとき「1」のクロック選
択信号Cがフリップフロップ15aの入力端子りに入力
され、フリップフロップ15bの入力端子りに反転入力
されている。またANDゲーデー 16a。
16bには、フリップフロップ15b、 15aの反転
出力Q、 Qの「1」である出力信号e、dが夫々入力
されているから、夫々のANDゲート16a、16bは
クロッ°り信号A、Bである出力信号を夫々のフリップ
フロップ15a、 15bのトリガ端子TRに入力する
。
出力Q、 Qの「1」である出力信号e、dが夫々入力
されているから、夫々のANDゲート16a、16bは
クロッ°り信号A、Bである出力信号を夫々のフリップ
フロップ15a、 15bのトリガ端子TRに入力する
。
クロック信号Aが入力されたフリップフロ7プ15aは
、この例ではクロック信号Aのパルスの立下りがクロッ
ク信号Bより先行しているからクロックAのパルスの立
下りが入力されたときに入力端子りの信号をサンプリン
グし、それによりフリップフロップ15aの出力端子Q
の出力信号はrlJ、反転出力信号石の反転出力信号は
「0」に反転する。出力端子Qの「1」の出力信号はク
ロック信号AとともにANDゲート17aに入力されて
、そのゲートが開きクロック信号Aである信号「を出力
する。一方このようにしてフリップフロップ15aの反
転出力端子Qの反転出力信号が「0」になり、その反転
出力信号dは、フリップフロップ15bにクロック信号
を入力するANDゲート16bに入力される。それ故、
ANDゲート16bからフリップフロップ15bのトリ
ガ端子TRにはクロック信号Bである出力信号が入力さ
れず、フリップフロップ15bの出力端子Qの出力信号
は「0」となり、その出力信号が入力されたANDゲー
デー17bが閉じてその出力信号gは「0」となり、ク
ロック信号Bを出力しない。したがって、出力信号「0
gが入力されたORゲート19はクロック信号Aである
信号Yを出力する。
、この例ではクロック信号Aのパルスの立下りがクロッ
ク信号Bより先行しているからクロックAのパルスの立
下りが入力されたときに入力端子りの信号をサンプリン
グし、それによりフリップフロップ15aの出力端子Q
の出力信号はrlJ、反転出力信号石の反転出力信号は
「0」に反転する。出力端子Qの「1」の出力信号はク
ロック信号AとともにANDゲート17aに入力されて
、そのゲートが開きクロック信号Aである信号「を出力
する。一方このようにしてフリップフロップ15aの反
転出力端子Qの反転出力信号が「0」になり、その反転
出力信号dは、フリップフロップ15bにクロック信号
を入力するANDゲート16bに入力される。それ故、
ANDゲート16bからフリップフロップ15bのトリ
ガ端子TRにはクロック信号Bである出力信号が入力さ
れず、フリップフロップ15bの出力端子Qの出力信号
は「0」となり、その出力信号が入力されたANDゲー
デー17bが閉じてその出力信号gは「0」となり、ク
ロック信号Bを出力しない。したがって、出力信号「0
gが入力されたORゲート19はクロック信号Aである
信号Yを出力する。
なお、このような動作によりクロック信号A。
Bのタイミングにより、ANDゲート16bからクロッ
ク信号Bのパルスの立下りが出力された場合には、フリ
ップフロップ15bはクロック選択信号CをNOT回路
18で反転して入力している入力端子りの「0」の信号
をサンプリングするため、出力端子Qの出力信号は「O
」で変化しない。
ク信号Bのパルスの立下りが出力された場合には、フリ
ップフロップ15bはクロック選択信号CをNOT回路
18で反転して入力している入力端子りの「0」の信号
をサンプリングするため、出力端子Qの出力信号は「O
」で変化しない。
次にクロック選択信号を「1」から「0」に切換えた場
合、その切換時点では他方のフリップフロップ15bの
反転出力信号百の反転出力信号eがrlJであるため、
クロック信号Aが入力されているフリップフロップ15
aは、クロック選択信号Cを切換えた直後のクロック信
号Aの立下りがトリガ端子に入力されたときに、入力端
子りの信号をサンプリングし、出力端子Qの出力信号が
「0」に反転出力端子Qの反転出力信号が「1」に反転
する。
合、その切換時点では他方のフリップフロップ15bの
反転出力信号百の反転出力信号eがrlJであるため、
クロック信号Aが入力されているフリップフロップ15
aは、クロック選択信号Cを切換えた直後のクロック信
号Aの立下りがトリガ端子に入力されたときに、入力端
子りの信号をサンプリングし、出力端子Qの出力信号が
「0」に反転出力端子Qの反転出力信号が「1」に反転
する。
そのためANDゲート16bの出力信号はフリップフロ
ップ15bのトリガ端子TRに入力されて、クロック信
号Bのパルスの立下りが入力されたときに入力端子りの
信号をサンプリングし、出力端子Qの出力信号が「1」
、反転出力端子Qの反転出力信号が「0」となる。これ
によりANDゲート17bには出力端子QのrlJの出
力信号とクロック信号Bとが入力されて、ANDゲート
17bは開き、クロック信号Bである信号gを出力する
。またフリ7プフロフブ15bの反転出力信号eがrO
Jに反転したことにより、ANDゲーデーaの出力信号
は、一方のフリップフロップ15aに入力されず、その
出力端子Qの出力信号は「0」になり、ANDゲート1
7aは閉じてその出力信号は「0」となり、クロック信
号Aを出力しない。
ップ15bのトリガ端子TRに入力されて、クロック信
号Bのパルスの立下りが入力されたときに入力端子りの
信号をサンプリングし、出力端子Qの出力信号が「1」
、反転出力端子Qの反転出力信号が「0」となる。これ
によりANDゲート17bには出力端子QのrlJの出
力信号とクロック信号Bとが入力されて、ANDゲート
17bは開き、クロック信号Bである信号gを出力する
。またフリ7プフロフブ15bの反転出力信号eがrO
Jに反転したことにより、ANDゲーデーaの出力信号
は、一方のフリップフロップ15aに入力されず、その
出力端子Qの出力信号は「0」になり、ANDゲート1
7aは閉じてその出力信号は「0」となり、クロック信
号Aを出力しない。
したがって、出力信号f、gが入力されたORゲート1
9はクロック信号Bである信号Yを出力する。
9はクロック信号Bである信号Yを出力する。
以上のようにクロック選択信号Cが「1」から「0」に
切換わることにより、ORゲデー−19の出力信号Yは
クロック信号Aからクロック信号Bにグリツチを生じず
に切換わる。
切換わることにより、ORゲデー−19の出力信号Yは
クロック信号Aからクロック信号Bにグリツチを生じず
に切換わる。
以上は、クロック選択信号CがrlJから「0〕へ切換
わる場合の動作について説明したが、rOJから「1」
に切換ねる場合も、前述した動作と同様にして、出力信
号Yはクロック信号Bからクロック信号Aに切換わる。
わる場合の動作について説明したが、rOJから「1」
に切換ねる場合も、前述した動作と同様にして、出力信
号Yはクロック信号Bからクロック信号Aに切換わる。
なお、本実施例ではD型フリップフロフブに、立下りエ
ツジトリガD型フリップフロップを使用したが、立上り
工・ノジトリガD型フリンプフロ・ノブを使用してもよ
い。
ツジトリガD型フリップフロップを使用したが、立上り
工・ノジトリガD型フリンプフロ・ノブを使用してもよ
い。
以上詳述したように本発明のクロック信号切換回路は、
従来は4つのフリップフロップと7つのゲートとを要し
たものが、第1.第2のD型フリ7ブフロツプと、2つ
のクロック入力側ゲート及び2つのクロック出力側ゲー
トからなる4つのゲートとで構成されるから、回路の部
品数が半減して大幅なコストダウンが図れ、また回路が
簡素化して信頼性が向上する。したがって、安価で高信
頼性のクロック信号切換回路を提供できる(憂れた効果
を奏する。
従来は4つのフリップフロップと7つのゲートとを要し
たものが、第1.第2のD型フリ7ブフロツプと、2つ
のクロック入力側ゲート及び2つのクロック出力側ゲー
トからなる4つのゲートとで構成されるから、回路の部
品数が半減して大幅なコストダウンが図れ、また回路が
簡素化して信頼性が向上する。したがって、安価で高信
頼性のクロック信号切換回路を提供できる(憂れた効果
を奏する。
第1図は本発明に係るクロック信号切換回路を示した回
路図、第2図は第1図に示したクロック信号切換回路の
動作を示すタイミングチャート、第3図は従来のクロッ
ク信号切換回路の回路図、第4図は第3図の信号切換回
路の動作を示すタイミングチャートである。 15a・・・第1のD型フリップフロップ15b・・・
第2のD型フリップフロフブ16a、16b・・・クロ
ック入力側ゲート17a、 17b・・・クロック出力
側ゲート18・・・N07回路 19・・・ORゲー
トなお、図中、同一符号は同一、又は相当部分を示す。 代理人 大 岩 増 雄 第 2 図
路図、第2図は第1図に示したクロック信号切換回路の
動作を示すタイミングチャート、第3図は従来のクロッ
ク信号切換回路の回路図、第4図は第3図の信号切換回
路の動作を示すタイミングチャートである。 15a・・・第1のD型フリップフロップ15b・・・
第2のD型フリップフロフブ16a、16b・・・クロ
ック入力側ゲート17a、 17b・・・クロック出力
側ゲート18・・・N07回路 19・・・ORゲー
トなお、図中、同一符号は同一、又は相当部分を示す。 代理人 大 岩 増 雄 第 2 図
Claims (1)
- 1、クロック選択信号により2つのクロック信号からそ
の一方のクロック信号を選択して出力するクロック信号
切換回路において、トリガ端子に2つのクロック信号が
夫々入力され、一方の入力端子に非反転のクロック選択
信号が、他方の入力端子に反転したクロック選択信号が
入力され、非反転出力信号及び反転出力信号を出力する
第1、第2のD型フリップフロップと、第1、第2のフ
リップフロップの反転出力信号の夫々と第2、第1のフ
リップフロップに入力されるべきクロック信号の夫々と
の論理積を求める2つのクロック入力側ゲートと、第1
、第2のフリップフロップの非反転出力信号の夫々と第
1、第2のフリップフロップに入力されるべきクロック
信号との論理積を求める2つのクロック出力側ゲートと
を備え、前記クロック入力側ゲートの出力を前記トリガ
端子に与え、また前記クロック出力側ゲートから選択し
たクロック信号を出力すべく構成していることを特徴と
するクロック信号切換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61263150A JPS63116222A (ja) | 1986-11-05 | 1986-11-05 | クロツク信号切換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61263150A JPS63116222A (ja) | 1986-11-05 | 1986-11-05 | クロツク信号切換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63116222A true JPS63116222A (ja) | 1988-05-20 |
Family
ID=17385498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61263150A Pending JPS63116222A (ja) | 1986-11-05 | 1986-11-05 | クロツク信号切換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63116222A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01150921A (ja) * | 1987-12-08 | 1989-06-13 | Ricoh Co Ltd | Clk切替回路 |
JPH0474206A (ja) * | 1990-07-16 | 1992-03-09 | Nec Gumma Ltd | クロック切換回路 |
US9486937B2 (en) | 2012-07-27 | 2016-11-08 | Hyo Young Kim | Diamond wire saw |
-
1986
- 1986-11-05 JP JP61263150A patent/JPS63116222A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01150921A (ja) * | 1987-12-08 | 1989-06-13 | Ricoh Co Ltd | Clk切替回路 |
JPH0474206A (ja) * | 1990-07-16 | 1992-03-09 | Nec Gumma Ltd | クロック切換回路 |
US9486937B2 (en) | 2012-07-27 | 2016-11-08 | Hyo Young Kim | Diamond wire saw |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63116222A (ja) | クロツク信号切換回路 | |
KR900004570B1 (en) | Latch circuit with two hold loops | |
JPH0546355Y2 (ja) | ||
JP3006794B2 (ja) | 同期パルス発生回路 | |
JPS60216629A (ja) | 2モジユラスプリスケ−ラ | |
JPS63116223A (ja) | クロツク信号切換回路 | |
JP2543108B2 (ja) | 同期パルス発生装置 | |
JPS63132528A (ja) | 計数装置 | |
JPH01192215A (ja) | 半導体集積論理回路 | |
JPS6128422Y2 (ja) | ||
JPH0355200Y2 (ja) | ||
JPH0725628U (ja) | 分周回路 | |
JPH01116815A (ja) | クロック切換え回路 | |
JPH02239467A (ja) | 記録密度切替回路 | |
JPH01238318A (ja) | 分周回路 | |
JPH0137886B2 (ja) | ||
JPS5831620A (ja) | 3進リングカウンタ | |
JPH04207218A (ja) | パルス選択回路 | |
JPH02206085A (ja) | データ設定回路 | |
JPH0437215A (ja) | 微分パルス作成回路 | |
JPH02145011A (ja) | 波形整形回路 | |
JPS63269615A (ja) | Rsフリツプフロツプ回路 | |
JPS59211317A (ja) | フリツプフロツプ | |
JPH0198320A (ja) | カウンタ回路 | |
JPS62232214A (ja) | 雑音除去回路 |