JPH02239467A - 記録密度切替回路 - Google Patents
記録密度切替回路Info
- Publication number
- JPH02239467A JPH02239467A JP6017589A JP6017589A JPH02239467A JP H02239467 A JPH02239467 A JP H02239467A JP 6017589 A JP6017589 A JP 6017589A JP 6017589 A JP6017589 A JP 6017589A JP H02239467 A JPH02239467 A JP H02239467A
- Authority
- JP
- Japan
- Prior art keywords
- recording density
- output
- circuit
- input
- switching signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000694 effects Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、フロッピーディスク装置等における記録密度
切替回路に係り、特に3種類以上の記録密度切替を行う
場合の記録密度切替回路に関するものである。
切替回路に係り、特に3種類以上の記録密度切替を行う
場合の記録密度切替回路に関するものである。
従来、フロッピーディスク装置等において、3種類以上
の記録密度切替を行うためには、インタフェースにおい
て記録密度切替信号を2つ以上使用することによって、
3種類以上の記録密度切替を行うという手法が採られて
いる。
の記録密度切替を行うためには、インタフェースにおい
て記録密度切替信号を2つ以上使用することによって、
3種類以上の記録密度切替を行うという手法が採られて
いる。
上述した従来例においては、3種類以上の記録密度切替
を行うためには、2つ以上の記録密度切替信号を必要と
した。そのため、構成が複雑化し、装置の価格上昇を避
けられないという問題があった. 〔発明の目的〕 本発明は、このような従来技術の課題を解決しようとす
るものであって、フロッピーディスク装置等において1
つの記録密度切替信号を用いて3種類以上の記録密度切
替を行うことができる記録密度切替回路を提供すること
を、その目的としている. 〔課題を解決するための手段〕 本発明では、通常は同時にアクティブレベルとなること
がない2つの信号を人力とし、該2つの信号がともにア
クティブレベルになったとき出力を発生する論理回路と
、外部からの記録密度切替信号をデータ入力とし,論理
回路の出力をクロック入力とする第1のラッチ回路と、
該第1のラッチ回路の出力をデータ入力とし第1の論理
回路の出力をクロツク入力とする第2のラッチ回路とを
備えている.そして、記録密度切替信号と第1および第
2のラッチ回路の出力とによって3種類以上の記録密度
切り替えを行うという構成を採っている。これによって
前述した目的を達成しようとするものである. 〔実施例〕 以下、本発明の一実施例を、第1図ないし第2図に基づ
いて説明する。
を行うためには、2つ以上の記録密度切替信号を必要と
した。そのため、構成が複雑化し、装置の価格上昇を避
けられないという問題があった. 〔発明の目的〕 本発明は、このような従来技術の課題を解決しようとす
るものであって、フロッピーディスク装置等において1
つの記録密度切替信号を用いて3種類以上の記録密度切
替を行うことができる記録密度切替回路を提供すること
を、その目的としている. 〔課題を解決するための手段〕 本発明では、通常は同時にアクティブレベルとなること
がない2つの信号を人力とし、該2つの信号がともにア
クティブレベルになったとき出力を発生する論理回路と
、外部からの記録密度切替信号をデータ入力とし,論理
回路の出力をクロック入力とする第1のラッチ回路と、
該第1のラッチ回路の出力をデータ入力とし第1の論理
回路の出力をクロツク入力とする第2のラッチ回路とを
備えている.そして、記録密度切替信号と第1および第
2のラッチ回路の出力とによって3種類以上の記録密度
切り替えを行うという構成を採っている。これによって
前述した目的を達成しようとするものである. 〔実施例〕 以下、本発明の一実施例を、第1図ないし第2図に基づ
いて説明する。
この第1図ないし第2図に示す実施例は、通常は同時に
アクティブレベルとなることがない2つの信号A,Bを
入力とし、該2つの信号A,Bがともにアクティブレベ
ルになったとき出力を発生する論理回路としてのNOR
ゲート1を備えている。また、外部からの記録密度切替
信号Cをデータ入力とし,NORゲート1の出力をクロ
ック入力とする第1のラッチ回路としてのDタイプフリ
ップフロップ4と、このDタイプフリッププロップ4の
出力をデータ入力とするとともにNORゲート1の出力
をクロック入力とする第2のラッチ回路としてのDタイ
プフリップフロップ5とを備えている。そして、記録密
度切替信号6と第1および第2のラッチ回路である各D
タイププリップフロンブ4,5の出力E, Fとによ
って、3種類以上の記録密度切り替えを行うようになっ
ている。
アクティブレベルとなることがない2つの信号A,Bを
入力とし、該2つの信号A,Bがともにアクティブレベ
ルになったとき出力を発生する論理回路としてのNOR
ゲート1を備えている。また、外部からの記録密度切替
信号Cをデータ入力とし,NORゲート1の出力をクロ
ック入力とする第1のラッチ回路としてのDタイプフリ
ップフロップ4と、このDタイプフリッププロップ4の
出力をデータ入力とするとともにNORゲート1の出力
をクロック入力とする第2のラッチ回路としてのDタイ
プフリップフロップ5とを備えている。そして、記録密
度切替信号6と第1および第2のラッチ回路である各D
タイププリップフロンブ4,5の出力E, Fとによ
って、3種類以上の記録密度切り替えを行うようになっ
ている。
NORゲート1は、ドライブセレクト信号A,Bを2つ
の入力に接続され、その出力をDタイプフリップフロッ
プ4.5のそれぞれのクロック端子CKに接続されてい
る.Dタイプフリップフロップ4のD(データ)入力端
子にはインタフェースからの記録密度切替信号Cが接続
されている。
の入力に接続され、その出力をDタイプフリップフロッ
プ4.5のそれぞれのクロック端子CKに接続されてい
る.Dタイプフリップフロップ4のD(データ)入力端
子にはインタフェースからの記録密度切替信号Cが接続
されている。
Dタイプフリップフロップ4のQ出力は、フリップフロ
ップ5のD入力端子に接続されるとともに、外部に対し
ては内部デンシティ信号Eとして出力される。また、D
タイプフリップフロップ5のQ出力は、内部デンシティ
信号Fとして出力される。
ップ5のD入力端子に接続されるとともに、外部に対し
ては内部デンシティ信号Eとして出力される。また、D
タイプフリップフロップ5のQ出力は、内部デンシティ
信号Fとして出力される。
第2図は、第1図に示された回路における各部信号を示
すタイムチャートであって、本発明の記録密度切替回路
の動作を説明するものである。
すタイムチャートであって、本発明の記録密度切替回路
の動作を説明するものである。
第1図の回路においてドライブセレクト信号2,3は、
図示されない2個のフロッピーディスクドライブの切り
替えのための信号であって、通常はいずれか一方がH(
ハイ)レベル,他方がL(ロー)レベルとなるように制
御され、両者が同時にLレベルになる(ローアクティブ
の場合)ことばない。本発明においてはこの信号を利用
し、記録密度切替時、両信号が同時にLレベルになるよ
うに、図示されない外部回路において制御するものとす
る. いま、ドライブセレクト信号2,3がともにLレベルに
なったとき、NORゲート1の出力はHレベルとなり、
これによってDタイプフリップフロップ4,5にクロッ
ク入力が与えられる。
図示されない2個のフロッピーディスクドライブの切り
替えのための信号であって、通常はいずれか一方がH(
ハイ)レベル,他方がL(ロー)レベルとなるように制
御され、両者が同時にLレベルになる(ローアクティブ
の場合)ことばない。本発明においてはこの信号を利用
し、記録密度切替時、両信号が同時にLレベルになるよ
うに、図示されない外部回路において制御するものとす
る. いま、ドライブセレクト信号2,3がともにLレベルに
なったとき、NORゲート1の出力はHレベルとなり、
これによってDタイプフリップフロップ4,5にクロッ
ク入力が与えられる。
記録密度切替信号Cが始めHレベルであったとすると、
Dタイプフリップフロップ4はクロックに応じてこの状
態を読み込んで、出力である内部デンシティ信号EがH
レベルになる。しかしながら、このときDタイプフリッ
プフロツブ5は、そのD入力が不定のため、出力である
内部デンシティ信号Fも不定である。
Dタイプフリップフロップ4はクロックに応じてこの状
態を読み込んで、出力である内部デンシティ信号EがH
レベルになる。しかしながら、このときDタイプフリッ
プフロツブ5は、そのD入力が不定のため、出力である
内部デンシティ信号Fも不定である。
記録密度切替切替信号Cは、Dタイプフリップフロップ
4,5がクロックされてからむ1時間後に、記録密度に
応じてHレベルまたはLレベルになるようにインタフェ
ースから切り替えられる。
4,5がクロックされてからむ1時間後に、記録密度に
応じてHレベルまたはLレベルになるようにインタフェ
ースから切り替えられる。
いま、HレベルからLレベルに切り替えられたとする。
さらにドライブセレクト信号A,Bがし2時間(Lx
〉t+ とする)後に再びともにLレベルになったとき
、NORゲート1の出力によって再度Dタイプフリップ
フロップ4,5にクロック人力が与えられる。
〉t+ とする)後に再びともにLレベルになったとき
、NORゲート1の出力によって再度Dタイプフリップ
フロップ4,5にクロック人力が与えられる。
これによって、Dタイプフリソプフロップ5は、D入力
に接続されたDタイプフリップフロップ4の出力状態を
読み込んで、出力である内部デンシティ信号FがHレベ
ルになる。一方、Dタイプフリνブフロップ4はD入力
における記録密度切替信号6の状態を読み込んで、出力
である内部デンシティ信号EがLレベルになる。この状
態では記録密度切替信号Cおよび内部デンシティ信号E
がLレベル,内部デンシティ信号FがHレベルであって
、この3つの信号状態の組み合わせによって定まる記録
密度が図示されない記録回路へ指示される。
に接続されたDタイプフリップフロップ4の出力状態を
読み込んで、出力である内部デンシティ信号FがHレベ
ルになる。一方、Dタイプフリνブフロップ4はD入力
における記録密度切替信号6の状態を読み込んで、出力
である内部デンシティ信号EがLレベルになる。この状
態では記録密度切替信号Cおよび内部デンシティ信号E
がLレベル,内部デンシティ信号FがHレベルであって
、この3つの信号状態の組み合わせによって定まる記録
密度が図示されない記録回路へ指示される。
次に、記録密度切替切替信号Cが、Dタイプフリップフ
ロツプ4,5がクロックされてからむ,時間後に、Lレ
ベルからHレベルに切り替えられたとする。この状態で
は記録密度切替信号Cおよび内部デンシティ信号FがH
レベル.内部デンシティ信号EがLレベルであって、こ
の3つの信号状態の組み合わせによって定まる記録密度
が図示されない記録回路へ指示される。
ロツプ4,5がクロックされてからむ,時間後に、Lレ
ベルからHレベルに切り替えられたとする。この状態で
は記録密度切替信号Cおよび内部デンシティ信号FがH
レベル.内部デンシティ信号EがLレベルであって、こ
の3つの信号状態の組み合わせによって定まる記録密度
が図示されない記録回路へ指示される。
このように、本発明の記録密度切替回路では、通常動作
時には同時にアクティブとなることがない他の目的に使
用される2つの信号(ドライブセレクト信号)A,Bを
、ともにアクティブになるように制御することによって
、縦続に接続された2つのラッチ回路(Dタイプフリン
プフロツブ)45をクロックし、ドライブセレクト信号
A,Bがともにアクティブになってからむ,時間後に記
録密度切替信号Cが確定したとき、この記録密度切替信
号Cと内部デンシティ信号E, Fの信号状態によっ
て、記録回路における記録密度を指定するようにしてい
る。
時には同時にアクティブとなることがない他の目的に使
用される2つの信号(ドライブセレクト信号)A,Bを
、ともにアクティブになるように制御することによって
、縦続に接続された2つのラッチ回路(Dタイプフリン
プフロツブ)45をクロックし、ドライブセレクト信号
A,Bがともにアクティブになってからむ,時間後に記
録密度切替信号Cが確定したとき、この記録密度切替信
号Cと内部デンシティ信号E, Fの信号状態によっ
て、記録回路における記録密度を指定するようにしてい
る。
従って、本発明の記録密度切替回路では、インタフェー
スからの記録密度切替信号Cと通常動作時にはともにア
クティブになることがない2つの他の目的に使用される
信号との3つの信号によって、8種類までの記録密度切
替を行うことができる。
スからの記録密度切替信号Cと通常動作時にはともにア
クティブになることがない2つの他の目的に使用される
信号との3つの信号によって、8種類までの記録密度切
替を行うことができる。
以上説明したように本発明によれば、1つの記録密度切
替信号と、他の目的に用いられている同時にアクティブ
になることがない2つの信号とによって、3種類以上の
記録密度切替を行うことができ、従来2つ以上必要であ
った記録密度切替信号を1つにすることができるので、
構成を簡単にし装置価格を低下させることができるとい
う従来にない優れた記録密度切替回路を提供することが
できる。
替信号と、他の目的に用いられている同時にアクティブ
になることがない2つの信号とによって、3種類以上の
記録密度切替を行うことができ、従来2つ以上必要であ
った記録密度切替信号を1つにすることができるので、
構成を簡単にし装置価格を低下させることができるとい
う従来にない優れた記録密度切替回路を提供することが
できる。
1−・論理回路としてのNORゲート、4−第1のラン
チ回路としてのDタイプフリ・ンブフロノブ、5一第2
のラッチ回路としてのDタイプフリップフロツプ、A,
B− ドライブセレクト信号、C記録密度切替信号、E
, F−内部デンシティ信号。
チ回路としてのDタイプフリ・ンブフロノブ、5一第2
のラッチ回路としてのDタイプフリップフロツプ、A,
B− ドライブセレクト信号、C記録密度切替信号、E
, F−内部デンシティ信号。
Claims (1)
- (1)、通常は同時にアクティブレベルとなることがな
い2つの信号を入力とし、該2つの信号がともにアクテ
ィブレベルになったとき出力を発生する論理回路と、 外部からの記録密度切替信号をデータ入力とし、前記論
理回路の出力をクロック入力とする第1のラッチ回路と
、 該第1のラッチ回路の出力をデータ入力とし前記第1の
論理回路の出力をクロック入力とする第2のラッチ回路
とを備え、 前記記録密度切替信号と第1および第2のラッチ回路の
出力とによって3種類以上の記録密度切り替えを行うこ
とを特徴とする記録密度切替回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1060175A JPH0752558B2 (ja) | 1989-03-13 | 1989-03-13 | 記録密度切替回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1060175A JPH0752558B2 (ja) | 1989-03-13 | 1989-03-13 | 記録密度切替回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02239467A true JPH02239467A (ja) | 1990-09-21 |
JPH0752558B2 JPH0752558B2 (ja) | 1995-06-05 |
Family
ID=13134555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1060175A Expired - Lifetime JPH0752558B2 (ja) | 1989-03-13 | 1989-03-13 | 記録密度切替回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0752558B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH031364A (ja) * | 1989-05-30 | 1991-01-08 | Nec Corp | Fddの状態設定回路 |
-
1989
- 1989-03-13 JP JP1060175A patent/JPH0752558B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH031364A (ja) * | 1989-05-30 | 1991-01-08 | Nec Corp | Fddの状態設定回路 |
Also Published As
Publication number | Publication date |
---|---|
JPH0752558B2 (ja) | 1995-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5604452A (en) | Clock generator using a state machine to switch between two offset clocks | |
JPH01208012A (ja) | フリップフロップ回路 | |
JPH05199080A (ja) | 相補型論理回路 | |
JPH02239467A (ja) | 記録密度切替回路 | |
JPS6066517A (ja) | クロック切換回路 | |
US5175482A (en) | Stepping motor control circuit | |
JPH0334617A (ja) | フリップフロップ回路 | |
JPS63282820A (ja) | クロック信号切換え方式 | |
JPH04105412A (ja) | フリップフロップ | |
KR100211120B1 (ko) | 클럭분주회로 | |
JPH06118138A (ja) | テスト回路 | |
JPS63116222A (ja) | クロツク信号切換回路 | |
JPH0429248B2 (ja) | ||
SU1599969A1 (ru) | Однофазный D-триггер | |
JPH11145788A (ja) | フリップフロップ装置および半導体装置 | |
JPH03171234A (ja) | クロック同期式記憶回路 | |
JPS6298761A (ja) | 半導体装置 | |
JPH0653819A (ja) | 同期式カウンタ | |
JPH0128351B2 (ja) | ||
JPH05291895A (ja) | クロック選択回路 | |
JPH04181186A (ja) | 集積回路のテストモード設定回路 | |
JPS62111314A (ja) | クロツク切替回路 | |
JPS6228823A (ja) | 信号切換回路 | |
JPH05273314A (ja) | 半導体論理集積回路 | |
JPH02137242A (ja) | ディジタル集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090605 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090605 Year of fee payment: 14 |