JPH01208012A - フリップフロップ回路 - Google Patents

フリップフロップ回路

Info

Publication number
JPH01208012A
JPH01208012A JP63033338A JP3333888A JPH01208012A JP H01208012 A JPH01208012 A JP H01208012A JP 63033338 A JP63033338 A JP 63033338A JP 3333888 A JP3333888 A JP 3333888A JP H01208012 A JPH01208012 A JP H01208012A
Authority
JP
Japan
Prior art keywords
circuit
input
flip
flop
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63033338A
Other languages
English (en)
Inventor
Akira Aso
麻生　明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63033338A priority Critical patent/JPH01208012A/ja
Priority to US07/310,443 priority patent/US4933575A/en
Publication of JPH01208012A publication Critical patent/JPH01208012A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子回路の構成に関し、特しこ順序回路に使用
されるフリップフロップ回路の構成手段しこ関する。
〔従来の技術〕
従来、フリップフロップ回路は第７図に示すフリップフ
ロップ６０に代表されるごとく基本的にデータ系人力り
とクロック入力Ｃ，リセット人力Ｒ，セット入力Ｓ等の
コントロール系入力と出力Ｑおよび反転出力頁とを外部
との接続端子として有する構成となっていた。
〔発明が解決しようとする課題〕
かかる従来のフリップフロップ６０は、基本的にデータ
人力りに入力される設定されたデータ入力信号をクロッ
ク信号をクロック人力Ｃに入力することによって出力Ｑ
、Ｑに転送するだけの極めて単純な機能の論理回路であ
るが、これらが複数あるいは多数使用される電子回路に
おいては、これらフリップフロップ回路の前後に位置す
る組合わせ回路のテストを行う上で種々の問題が生じる
。
例えば、フリップフロップ回路群のデータを決める組合
わせ回路の論理動作を確認するためには、これらのデー
タをクロック信号でフリップフロップ回路群に書き込む
ことが前提となり、組合わせ回路が複雑であればある程
クロック数は増大する。
またフリップフロップ回路群の後に位置する組合わせ回
路の論理動作を確認するためには、それに必要な入カバ
ターンを、すべてフリップフロップ回路群の出力から印
加しなければならずやはり多数のクロック信号を必要と
する。又、フリップフロップ回路群と他のフリップフロ
ップ群との間に位置する組合わせ回路の論理動作を確認
するためには前記２種類のクロック操作が必要となり極
めて煩雑なテストパターンの作成が必要となる。
〔課題を解決するための手段〕
本発明は、順序回路でなる電子回路を強制的に組合わせ
回路に変えてしまう新しいフリップフロップ回路を提供
するもので、その構成はデータ系入力端子と、コントロ
ール系入力端子と、フリップフロップ出力を生じる出力
端子と、反転フリップフロップ出力を生じる反転出力端
子とを有するフリップフロップ回路と、データ系入力の
信号の組合せに応じて第１の組合せ出力を生じる第１の
組合せ回路とコントロール系入力の信号の組合せに応じ
て第２の組合せ出力を生じる第２の組合せ回路と第１の
組合せ出力とフリップフロップ出力とを選択する第２の
セレクタ回路と第１および第２のセレクタを駆動するモ
ード切換信号を受けるモード切換端子とを有している。
第１および第２の組合せ回路は適当な論理回路で構成さ
れる。
〔実施例〕
次に、図面を用いて本発明をより詳細に説明する。
第１図は本発明の概念を示すものでＤフリップフロップ
回路１はデータ系入力とコントロール系入力を受けて動
作する。これらデータ系入力とコントロール系入力の入
力信号の組み合せに応じて所定の組み合せの時に組合せ
回路３から出力を生じる。Ｄ−フリップフロップ回路１
の出力と組合せ回路３の出力とはモード切換入力に応じ
てセレクタ回路２で選択された最終的に出力を生じる。
このモード切換によって順序回路と組み合せ回路とに切
り換えることができる。
第２図は本発明の一実施例を示す論理回路図である。Ｄ
タイプのフリップフロップ回路１１に２人力ＮＡＮＤゲ
ー）１２．１３とセレクタ回路１４゜１５が付加されて
いる。セット入力とデータ入力は２人力ＮＡＮＤゲート
１２を介してセレクタ回路１４に、クロック入力とリセ
ット入力は２人力ＮＡＮＤゲート１３を介してセレクタ
回路１５にそれぞれ接続されており、モード切換人力Ｍ
１を切換えることによりＤ−フリップフロップ１１の出
力Ｑ、可と、２人力ＮＡＮＤゲー）１２．１３の出力が
選択されてセレクタ回路１４．１５から出力される。こ
こで、２人力ＮＡＮＤゲート１２．１３の出力が選択さ
れた場合Ｄ−フリップフロップ１１のすべての入力はＤ
−フリップフロップ１１を介さずにセレクタ回路１４．
１５から出力されるため入力と出力の関係は完全に粗分
わせ回路として取扱うことが可能となる。
このため、第３図に示すような組合せ回路群１６．１８
．２０と順序回路群１７．１９とが交互に接続される論
理構成の回路においても順序回路群１７．１９はすべて
モード切換人力Ｍ１によって論理的に組合わせ回路に変
換できるため、テストパターンの作成が極めて容易にな
る。
第４図は本発明の他の実施例による論理回路４０を示す
論理回路図である。用いられているＤ−フリップフロッ
プ２１は第６図にその詳細を示すごとくシフトイン入力
端子ＳＩＮとモード切換人力Ｍを有するスキャンパス構
成用のフリップフロップ回路で従来のＤ−フリップフロ
ップ６０のデータ人力りにシフトイン入力ＳＩＮとデー
タ人力りとをモード切換人力Ｍ２で切換える切換回路３
０を介して接続している。本実施例において、データ系
入力とコントロール系入力は３人力ＮＡＮＤゲー）２２
．２３を介してセレクタ２４．２５に接続されており、
モード切換入力Ｍ１を切換えることにより、Ｄ−フリッ
プフロップ２１の出力Ｑ、　Ｑと３人力ＮＡＮＤゲー）
２２．２３の出力のいずれかがセレクタ回路２４．２５
から出力される。
本実施例では、モード切換人力Ｍ１に加えて設けられた
スキャンモードへの切換入力であるモード切換入力Ｍ２
によって第５図の構成でなる電子回路においてすべての
フリップフロップ回路を論理的にシフトレジスタ構成に
変えることができる。
第５図で示す論理回路４０は全て第４図に示す論理回路
である。
〔発明の効果〕
以上説明したように、本発明はフリップフロップ回路を
組合わせ回路に変えることによってテストの単純化をは
かることができる。特に第４〜６図に示した実施例の方
法においてはスキャンパス構成が可能となるため組合わ
せ回路化によるフリップフロップ間の接続確認の単純化
に加えて全フリップフロップ回路自身の機能まで動作確
認が可能である。
【図面の簡単な説明】
第１図は本発明の概念を示す論理ブロック図、第２図は
本発明の一実施例を示す論理ブロック図、第３図は本発
明の一実施例を用いて構成される電子回路のブロック図
、第４図は本発明の他の実施例を示す論理ブロック図、
第５図は本発明の他の実施例を用いて構成されたスキャ
ンパス回路の部分ブロック図、第６図は本発明の他の実
施例に用いられるスキャンパス構成用のフリップフロッ
プ回路の論理ブロック図、第７図は従来のフリップフロ
ップ回路を示す論理ブロック図である。 １．１１，２１．６０・・・・・・Ｄ−フリップフロッ
プ、２，１４，１５，２４．２５・・川・セレクタ回路
、３・・・・・・組合せ回路、１２，１３，２２，２３
・・・・・・ＮＡＮＤゲート、１６，１８．２０・・川
・組合せ回路群、１７．１９・・印・順序回路群、３ｏ
・旧・・切換回路、４０・・・・・・論理回路。 代理人　弁理士　　内　原　　　音 口　　　　（ 甲 ！’ｌｐ　　　　ｙ７　　　ｒ、！？　　　〆２２９条
、５区 ・第に図 条７図

Claims (1)

    【特許請求の範囲】
  1. データ系入力端子と、コントロール系入力端子と、出力
    端子を有するフリップフロップ基本回路部分と、前記デ
    ータ系入力およびコントロール系入力の信号の所定の組
    合せに応じて組合せ出力を生じる組合わせ回路と、前記
    出力端子の出力と前記組合せ出力とを選択して出力する
    セレクタ回路と、前記セレクタ回路を駆動するモード切
    換信号を入力するモード切換端子とを有していることを
    特徴とするフリップフロップ回路。
JP63033338A 1988-02-15 1988-02-15 フリップフロップ回路 Pending JPH01208012A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63033338A JPH01208012A (ja) 1988-02-15 1988-02-15 フリップフロップ回路
US07/310,443 US4933575A (en) 1988-02-15 1989-02-14 Electric circuit interchangeable between sequential and combination circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63033338A JPH01208012A (ja) 1988-02-15 1988-02-15 フリップフロップ回路

Publications (1)

Publication Number Publication Date
JPH01208012A true JPH01208012A (ja) 1989-08-22

Family

ID=12383781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63033338A Pending JPH01208012A (ja) 1988-02-15 1988-02-15 フリップフロップ回路

Country Status (2)

Country Link
US (1) US4933575A (ja)
JP (1) JPH01208012A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5394404A (en) * 1992-05-19 1995-02-28 Mitsubishi Denki Kabushiki Kaisha Flip-flop circuit having diagnostic function

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5268598A (en) * 1991-04-25 1993-12-07 Altera Corporation High-density erasable programmable logic device architecture using multiplexer interconnections
US5384499A (en) * 1991-04-25 1995-01-24 Altera Corporation High-density erasable programmable logic device architecture using multiplexer interconnections
US5241224A (en) * 1991-04-25 1993-08-31 Altera Corporation High-density erasable programmable logic device architecture using multiplexer interconnections
US5221865A (en) * 1991-06-21 1993-06-22 Crosspoint Solutions, Inc. Programmable input/output buffer circuit with test capability
US5856792A (en) * 1992-02-24 1999-01-05 Sony Corporation Of America Interrupt driven method of remote control
US5319254A (en) * 1992-07-23 1994-06-07 Xilinx, Inc. Logic cell which can be configured as a latch without static one's problem
US5386154A (en) * 1992-07-23 1995-01-31 Xilinx, Inc. Compact logic cell for field programmable gate array chip
US5291079A (en) * 1992-07-23 1994-03-01 Xilinx, Inc. Configuration control unit for programming a field programmable gate array and reading array status
US5365125A (en) * 1992-07-23 1994-11-15 Xilinx, Inc. Logic cell for field programmable gate array having optional internal feedback and optional cascade
US5646547A (en) * 1994-04-28 1997-07-08 Xilinx, Inc. Logic cell which can be configured as a latch without static one's problem
US5331226A (en) * 1992-07-23 1994-07-19 Xilinx, Inc. Logic cell for field programmable gate array having optional input inverters
US5414380A (en) * 1993-04-19 1995-05-09 Motorola, Inc. Integrated circuit with an active-level configurable and method therefor
US5486775A (en) * 1993-11-22 1996-01-23 Altera Corporation Multiplexer structures for use in making controllable interconnections in integrated circuits.
US5684422A (en) * 1995-01-25 1997-11-04 Advanced Micro Devices, Inc. Pipelined microprocessor including a high speed single-clock latch circuit
WO1996027945A1 (en) * 1995-03-08 1996-09-12 Advanced Micro Devices, Inc. Conditional latching mechanism and pipelined microprocessor employing the same
US5970255A (en) 1995-10-16 1999-10-19 Altera Corporation System for coupling programmable logic device to external circuitry which selects a logic standard and uses buffers to modify output and input signals accordingly
JPH11118883A (ja) * 1997-10-20 1999-04-30 Kawasaki Steel Corp 半導体集積回路およびそのテスト方法
US7962681B2 (en) * 2008-01-09 2011-06-14 Qualcomm Incorporated System and method of conditional control of latch circuit devices

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4742252A (en) * 1985-03-29 1988-05-03 Advanced Micro Devices, Inc. Multiple array customizable logic device
US4745573A (en) * 1986-04-11 1988-05-17 Symbolics Inc. Programmable clock generator
US4786829A (en) * 1987-02-24 1988-11-22 Letcher John H Latched fedback memory finite-state-engine
US4783606A (en) * 1987-04-14 1988-11-08 Erich Goetting Programming circuit for programmable logic array I/O cell

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5394404A (en) * 1992-05-19 1995-02-28 Mitsubishi Denki Kabushiki Kaisha Flip-flop circuit having diagnostic function

Also Published As

Publication number Publication date
US4933575A (en) 1990-06-12
US4933575B1 (ja) 1992-07-21

Similar Documents

Publication Publication Date Title
JPH01208012A (ja) フリップフロップ回路
WO1994029958A1 (en) Dual latch clocked lssd and method
JPS61217779A (ja) 組み込み自己検査機能をもつ集積回路に用いられる回路構成体
JPS6156903B2 (ja)
JPH01195379A (ja) 論理回路
JP2738351B2 (ja) 半導体集積論理回路
JPH0511027A (ja) スキヤン回路を内蔵した集積回路
US5844921A (en) Method and apparatus for testing a hybrid circuit having macro and non-macro circuitry
JPH0440736B2 (ja)
JPS59211146A (ja) スキヤンイン方法
JPH01217278A (ja) 集積回路
JP3278833B2 (ja) 論理回路テスト方法及びテスト入力回路及びテスト出力回路
US5790894A (en) Data processing with improved register bit structure
JPS6378075A (ja) 論理装置
JPS60220942A (ja) 集積回路試験方法
JPS6077518A (ja) 集積回路
JPH03227033A (ja) 論理回路
JPH01192215A (ja) 半導体集積論理回路
JPH06148291A (ja) バウンダリスキャンレジスタ
JP2550521B2 (ja) 集積回路の配線方法
JPH0389178A (ja) 半導体集積回路
JPH09320290A (ja) シフトレジスタ
JPS5868156A (ja) 集積回路
JPH07146344A (ja) 論理回路およびその試験方法
JPH05215820A (ja) スキャンパス回路