JPH05215820A - スキャンパス回路 - Google Patents

スキャンパス回路

Info

Publication number
JPH05215820A
JPH05215820A JP4019924A JP1992492A JPH05215820A JP H05215820 A JPH05215820 A JP H05215820A JP 4019924 A JP4019924 A JP 4019924A JP 1992492 A JP1992492 A JP 1992492A JP H05215820 A JPH05215820 A JP H05215820A
Authority
JP
Japan
Prior art keywords
scan
circuit
data
flop
scan flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4019924A
Other languages
English (en)
Inventor
Masanori Ozeki
正徳 大関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4019924A priority Critical patent/JPH05215820A/ja
Publication of JPH05215820A publication Critical patent/JPH05215820A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【目的】 本発明は、スキャンパス回路を構成する複数
のスキャンフリップフロップのデータ内容を容易に変更
することができ、しかも、スキャンパス回路におけるス
キャンデータシフト中に、このスキャンパス回路の出力
側に接続される組み合わせ回路のデータが破壊されるこ
とを防止することができるスキャンパス回路を提供する
ことを目的とする。 【構成】 複数のスキャンフリップフロップが従属接続
されていて、その初段のスキャンフリップフロップと入
力端子との間にエクスクルーシブオア回路と回路選択手
段とが介在している。また、上記のフリップフロップの
それぞれは例えば二つの独立した出力回路を有してい
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、スキャンパス回路の改
良に関する。特に、スキャンパス回路を構成する複数の
スキャンフリップフロップのデータ内容を容易に変更す
ることができ、しかも、スキャンパス回路におけるスキ
ャンデータシフト中に、このスキャンパス回路の出力側
に接続される組み合わせ回路のデータが破壊されること
を防止することができるスキャンパス回路を提供するこ
とを目的とする改良に関する。
【0002】
【従来の技術】近年、半導体集積回路はますます大規模
化しており、完成された半導体集積回路を試験するため
の診断パターン(テストパターン)を作成することが大
きな負担となっている。そこで、フリップフロップを外
部から直接書き込み・読み出しができるようにし、計算
機を用いた自動診断パターンの作成を可能にするためス
キャンパス回路が使用されている。
【0003】以下、従来技術に係るスキャンパス回路に
ついて説明する。図6は従来技術に係るスキャンパス回
路の説明図であり、図7は図6に示すスキャンパス回路
のスキャンフリップフロップの回路図である。また、図
8は図7に示すスキャンフリップフロップのトランスミ
ッションゲートのゲートに印加される信号の説明図であ
る。
【0004】図6参照 図において、6はスキャンフリップフロップであり、そ
れぞれのフリップフロップ6の出力端子Qを次段のスキ
ャンデータ入力端子Siに接続し、複数のスキャンフリ
ップフロップの従属接続を形成し、スキャンパス回路I
を構成している。それぞれのスキャンフリップフロップ
6のデータ入力端子Diは前段の組み合わせ回路IIのそ
れぞれの出力端子に接続され、それぞれのスキャンフリ
ップフロップ6の上記の出力端子Qは、また、後段の組
み合わせ回路III のそれぞれの入力端子に接続されてい
る。7は、上記の従属接続をなす複数のスキャンフリッ
プフロップ6のうちの初段のスキャンフリップフロップ
のスキャンデータ入力端子Siが接続される入力端子で
あり、8は、最終段のスキャンフリップフロップ6の出
力端子Qが接続される出力端子である。
【0005】図6の回路において、前段の組み合わせ回
路IIを診断するときには、組み合わせ回路IIのそれぞれ
の出力をスキャンパス回路Iのそれぞれのスキャンフリ
ップフロップ6に入力し、それぞれのスキャンフリップ
フロップ6に書き込み、つぎに、この書き込まれたデー
タを次段のスキャンフリップフロップ6に順次転送し、
出力端子8から、上記データを順次読み出して、組み合
わせ回路IIを診断する。また、後段の組み合わせ回路II
I を診断するときは、入力端子7からスキャンデータを
初段のスキャンフリップフロップ6に入力し、このスキ
ャンデータを次段のスキャンフリップフロップ6に順次
転送し、それぞれのスキャンフリップフロップ6の出力
を後段の組み合わせ回路III に入力し、後段の組み合わ
せ回路III それぞれの出力端子からの出力にもとづいて
組み合わせ回路III を診断する。
【0006】つぎに、上記のスキャンパス回路のスキャ
ンフリップフロップについて説明する。 図7参照 図において、6はスキャンフリップフロップであり、61
はスキャンフリップフロップ6の前段をなすマスターラ
ッチであり、62はスキャンフリップフロップ6の後段を
なすスレーブラッチである。Tはトランスミッションゲ
ートであり、INVはインバータである。Qはスキャン
フリップフロップ6の出力端子であり、Diはデータ入
力端子であり、Siはスキャンデータ入力端子である。
上記のトランスミッションゲートTのゲートに付記され
ている符号は図8に示すとおりである(図8参照)。図
において、CKはクロック信号であり、Aはスキャンマ
スタークロック信号であり、XBは負論理のスキャンス
レーブクロック信号である。
【0007】つぎに、上記のスキャンフリップフロップ
の動作について説明する。まず、スキャンフリップフロ
ップのデータ入力端子Diからデータが入力される場合
においては、クロック信号CKによって入力データがマ
スターラッチ61に書き込まれ、つぎのクロック信号CK
によってデータがマスターラッチ61からスレーブラッチ
62に転送され出力される。この場合、A信号、XB信号
は常に0(Low )であるので、スキャンデータの書き込
みは阻止される。つぎに、スキャンデータ入力端子Si
からスキャンデータが入力される場合においては、A信
号によってスキャンデータがマスターラッチ61に書き込
まれ、XB信号によってスキャンデータがマスターラッ
チ61からスレーブラッチ62に転送され出力される。この
場合、クロック信号CKは常に1(High)であるので、
データ入力端子Diからのデータは書き込みを阻止され
る。
【0008】
【発明が解決しようとする課題】ところで、従来技術に
係るスキャンパス回路においては、それぞれのスキャン
フリップフロップに書き込まれたデータのうち任意のス
キャンフリップフロップのデータのみを変更することは
不可能であり、このような変更を必要とする場合には既
に書き込まれたデータを全て外部に読み出した後、新た
に所望のデータをそれぞれのスキャンフリップフロップ
に書き込ませなければならず、操作が繁雑であり作業効
率が著しく低下すると云う欠点がある。さらに、従来技
術に係るスキャンパス回路においては、スキャンフリッ
プフロップの出力は次段のスキャンフリップフロップの
スキャンデータ入力になると同時に、後段の組み合わせ
回路III の入力にもなるので、スキャンパス回路におけ
るスキャンフリップフロップ間のスキャンデータシフト
中に、後段の組み合わせ回路III に種々のパルスデータ
が入力される結果、組み合わせ回路III のデータ破壊を
発生すると云う欠点も存在する。
【0009】本発明の目的は、上記の欠点を解消するこ
とにあり、スキャンパス回路を構成する複数のスキャン
フリップフロップのデータ内容を容易に変更することが
でき、しかも、スキャンパス回路におけるスキャンデー
タシフト中に、このスキャンパス回路の後段の組み合わ
せ回路のデータが破壊されることを防止することができ
るスキャンパス回路を提供することにある。
【0010】
【課題を解決するための手段】上記の目的は、複数のス
キャンフリップフロップ(1)が従属接続されていて、
前記のスキャンフリップフロップ(1)の初段の入力端
子及び出力端子と、データ入力端子と、データ入力端子
と出力端子とに接続されたエクスクルーシブオア回路
(2)とエクスクルーシブオア回路又はデータ入力端子
に選択的に接続する回路選択手段(3)とを具備してい
るスキャンパス回路によって達成される。
【0011】上記の構成において、前記のスキャンフリ
ップフロップ(1)のそれぞれの後段は二つに分かれて
いて、二つの独立した出力回路(12)(13)が設けられ
ていると、回路の安定化に効果が著しい。
【0012】
【作用】本発明に係るスキャンパス回路の原理を図5に
示す。 図5参照 図において、1はスキャンフリップフロップであり、2
はエクスクルーシブオア回路であり、3は、通常のデー
タ書き込みにおいては図のイ側に閉路されており、デー
タ内容変更のときのみ図のロ側に切り換えられる回路選
択手段である。7はスキャンデータが入力される入力端
子である。スキャンパス回路を構成する複数のスキャン
フリップのうち、最終段のスキャンフリップフロップか
ら数えてn番目のスキャンフリップフロップのデータ内
容を変更する場合には、まず、回路選択手段3をロ側に
切り換え、上記のスキャンマスタークロック信号Aと負
論理のスキャンスレーブクロック信号XBとをもって、
それぞれのスキャンフリップフロップのデータを順次、
次段のスキャンフリップフロップにシフトし、最終段の
スキャンフリップフロップのデータはエクスクルーシブ
オア回路2を介して初段のスキャンフリップフロップに
シフトする。このシフト操作において、n回目のシフト
操作のときのみ入力端子7から入力するスキャンデータ
を0から1にし、他のシフト操作のときは全てスキャン
データを0にし、上記のシフト操作をn回繰り返すこと
によって、容易に上記のn番目のスキャンフリップフロ
ップのデータ内容を変更することができる。例えば、ス
キャンパス回路が4個のスキャンフリップフロップより
なり、それぞれのスキャンフリップフロップに書き込ま
れているデータが、初段が0、2段目が1、3段目が
1、最終段が1であったとして、3段目のみ0に変更す
る場合には、上記のスキャンフリップフロップ間のデー
タシフト操作の2回目のみに、スキャンデータを0から
1にし、シフト操作を4回繰り返すことにより、極めて
容易に所望のデータ変更を行うことができる。
【0013】また、本発明における、スキャンフリップ
フロップのそれぞれの後段が二つに分かれていて、二つ
の独立した出力回路を有する場合には、スキャンパス回
路におけるデータシフト中に、後段の組み合わせ回路へ
出力する出力回路がトランスミッションゲートによって
回路がオフされるので、データシフト中でも後段の組み
合わせ回路への出力は変化することはないから、後段の
組み合わせ回路のデータ破壊は発生せず回路は安定す
る。
【0014】
【実施例】以下、図面を参照しつゝ、本発明の一実施例
に係るスキャンパス回路について接続する。
【0015】図1は本実施例に係るスキャンパス回路の
説明図である。図2は図1に示すスキャンパス回路のス
キャンフリップフロップの回路図であり、図3は図2に
示すスキャンフリップフロップのトランスミッションゲ
ートのゲートに印加される信号の説明図である。また、
図4は本実施例に係るスキャンパス回路の動作説明図で
ある。
【0016】図1参照 図において、1は本発明に係るスキャンフリップフロッ
プであり、それぞれのフリップフロップ1の一方の出力
端子Soを次段のスキャンデータ入力端子Siに接続
し、複数のスキャンフリップフロップ1の従属接続を形
成し、スキャンパス回路を構成している。また、それぞ
れのスキャンフリップフロップ1の他方の出力端子Qは
後段の組み合わせ回路のそれぞれの入力端子に接続され
ている。それぞれのスキャンフリップフロップの1のデ
ータ入力端子Diは前段の組み合わせ回路のそれぞれの
出力端子に接続されている。2は、入力端子7から入力
されるスキャンデータと上記のスキャンパス回路の最終
段のスキャンフリップフロップの出力とを入力されるエ
クスクルーシブオア回路である。3は、上記のスキャン
フリップフロップ1のスキャンデータ入力端子Siを、
通常のデータ書き込みのときには入力端子7と接続し、
スキャンフリップフロップ1のデータ変更のときには上
記のエクスクルーシブオア回路2の出力端子に接続換え
する回路選択手段である。4はインバータである。7は
入力端子であり、8は出力端子である。
【0017】つぎに、上記のスキャンパス回路について
説明する。スキャンフリップフロップに書き込まれてい
るデータを変更するときには、制御信号SCを0から1
に変更して回路選択手段3に入力し、初段のスキャンフ
リップフロップのスキャンデータ入力端子Siを入力端
子7側からエクスクルーシブオア回路2の出力側に接続
換えし、作用の項で詳述したように、スキャンマスター
クロック信号Aと負論理のスキャンスレーブクロック信
号XBとをもって、それぞれのスキャンフリップフロッ
プのデータを順次、次段のスキャンフリップフロップに
シフトする。最終段のスキャンフリップフロップからn
番目のデータを変更する場合は、上記のシフト操作のn
回目のみ、スキャンデータを0から1に変更する。した
がって、極めて容易にデータ変更をなすことができる。
また、スキャンフリップフロップの出力回路が二つに分
かれていて、一方の出力回路(出力端子はSo)を用い
てスキャンデータをシフトしているときは、他方の出力
回路(出力端子はQ)は制御信号SCを入力されるトラ
ンスミッションゲートによって回路がオフされているの
で、後段の組み合わせ回路のデータを破壊することはな
い。スキャンパス回路のその他の動作の説明は、従来技
術の場合と同一なので省略する。
【0018】なお、上記のエクスクルーシブオア回路2
の代わりに、エクスクルーシブノア回路を用い、スキャ
ンデータをインバータを介して上記のエクスクルーシブ
ノア回路に入力してもよい。
【0019】図4参照 図4は、スキャンフリップフロップのデータを変更する
ときの各信号及び各スキャンフリップフロップのデータ
(F/F〜F/F)のタイムチャートである。図は
図1の構成のスキャンパス回路の初段から数えて3番目
のスキャンフリップフロップに書き込まれたデータを1
(H)から0(L)に変更する場合である。
【0020】つぎに、本発明に係るスキャンフリップフ
ロップ回路について説明する。 図2参照 図において、1はスキャンフリップフロップであり、11
はスキャンフリップフロップ1の前段をなすマスターラ
ッチであり、12はスキャンフリップフロップ1の後段を
なすスレーブラッチの一方の出力回路であり、13は上記
のスレーブラッチの他方の出力回路である。T及びTo
はトランスミッションゲートであり、INVはインバー
タである。Diはデータ入力端子であり、Siはスキャ
ンデータ入力端子であり、Soは一方の出力回路の出力
端子であり、Qは他方の出力回路の出力端子である。上
記のトランスミッションゲートT・Toのゲートに付記
されている符号は図3に示すとおりである(図3参
照)。図3において、CKはクロック信号であり、Aは
スキャンマスタークロック信号であり、XBは負論理の
スキャンスレーブクロック信号であり、SCは制御信号
である。
【0021】上記のスキャンフリップフロップの動作に
ついて説明する。このスキャンフリップフロップにおい
ては、スキャンパス回路におけるデータシフト中、制御
信号SCは1にされ、その結果、トランスミッションゲ
ートToがオフされ、他方の出力回路13がデータシフト
中の一方の出力回路12から遮断される。この動作によっ
て、データシフト中でも後段の組み合わせ回路のデータ
は安定に維持される。他の動作の説明は従来技術の場合
と同一なので省略する。
【0022】
【発明の効果】以上説明したとおり、本発明に係るスキ
ャンパス回路は複数のスキャンフリップフロップが従属
接続されていて、その初段のスキャンフリップフロップ
と入力端子との間にエクスクルーシブオア回路と回路選
択手段とが介在することゝされているので、上記の回路
選択手段によって初段のスキャンフリップフロップのス
キャンデータ入力端子を上記のエクスクルーシブオア回
路の出力端子に接続換えしてデータをシフトし、スキャ
ンデータを0から1に変更するのみでスキャンフリップ
フロップのデータを容易に変更することができる。ま
た、本発明に係るスキャンフリップフロップは、それぞ
れのスキャンフリップフロップの後段が二つの独立した
出力回路に分かれているので、一方の出力回路をもって
データをシフトしているときでも他方の出力回路に接続
される後段の組み合わせ回路に影響を与えることはな
い。
【0023】したがって、本発明はスキャンパス回路を
構成する複数のスキャンフリップフロップのデータ内容
を容易に変更することができ、しかも、スキャンパス回
路におけるスキャンデータシフト中に、このスキャンパ
ス回路の後段の組み合わせ回路のデータが破壊されるこ
とを防止することができるスキャンパス回路を提供する
ことができる。
【図面の簡単な説明】
【図1】本発明の1実施例に係るスキャンパス回路の説
明図である。
【図2】図1に示すスキャンパス回路のスキャンフリッ
プフロップの回路図である。
【図3】図2に示すスキャンフリップフロップのトラン
スミッションゲートのゲートに印加される信号の説明図
である。
【図4】図1に示すスキャンパス回路の動作説明図であ
る。
【図5】本発明に係るスキャンパス回路の原理図であ
る。
【図6】従来技術に係るスキャンパス回路の説明図であ
る。
【図7】図6に示すスキャンパス回路のスキャンフリッ
プフロップの回路図である。
【図8】図7に示すスキャンフリップフロップのトラン
スミッションゲートのゲートに印加される信号の説明図
である。
【符号の説明】 1 スキャンフリップフロップ(本発明) 2 エクスクルーシブオア回路 3 回路選択手段 4 インバータ 6 スキャンフリップフロップ(従来技術) 7 入力端子 8 出力端子 11 マスターラッチ(本発明) 12 スレーブラッチの一方の出力回路(本発明) 13 スレーブラッチの他方の出力回路(本発明) 61 マスターラッチ(従来技術) 62 スレーブラッチ(従来技術)

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 複数のスキャンフリップフロップ(1)
    が従属接続されてなり、前記スキャンフリップフロップ
    (1)の初段の入力端子及び出力端子と、データ入力端
    子と、データ入力端子と出力端子とに接続されたエクス
    クルーシブオア回路(2)とエクスクルーシブオア回路
    又はデータ入力端子に選択的に接続する回路選択手段
    (3)とを具備してなることを特徴とするスキャンパス
    回路。
  2. 【請求項2】 前記スキャンフリップフロップ(1)の
    それぞれの後段は二つに分かれており、二つの独立した
    出力回路(12)(13)が設けられてなることを特徴とす
    る請求項1記載のスキャンパス回路。
JP4019924A 1992-02-05 1992-02-05 スキャンパス回路 Withdrawn JPH05215820A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4019924A JPH05215820A (ja) 1992-02-05 1992-02-05 スキャンパス回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4019924A JPH05215820A (ja) 1992-02-05 1992-02-05 スキャンパス回路

Publications (1)

Publication Number Publication Date
JPH05215820A true JPH05215820A (ja) 1993-08-27

Family

ID=12012774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4019924A Withdrawn JPH05215820A (ja) 1992-02-05 1992-02-05 スキャンパス回路

Country Status (1)

Country Link
JP (1) JPH05215820A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08179015A (ja) * 1994-09-01 1996-07-12 Sgs Thomson Microelectron Ltd スキャンラッチ及びスキャンラッチを作動する方法
JP2022534821A (ja) * 2019-06-04 2022-08-04 リトル ドラゴン アイピー ホールディング エルエルシー 低消費電力フリップフロップ回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08179015A (ja) * 1994-09-01 1996-07-12 Sgs Thomson Microelectron Ltd スキャンラッチ及びスキャンラッチを作動する方法
JP2022534821A (ja) * 2019-06-04 2022-08-04 リトル ドラゴン アイピー ホールディング エルエルシー 低消費電力フリップフロップ回路

Similar Documents

Publication Publication Date Title
US5463338A (en) Dual latch clocked LSSD and method
KR100257415B1 (ko) 스캐너블 플립플롭 회로 및 이 스캐너블 플립플롭 회로에서 이용되는 방법
JP2725258B2 (ja) 集積回路装置
US4267463A (en) Digital integrated circuit
JP2632731B2 (ja) 集積回路装置
JP3197026B2 (ja) 遅延試験能力を有する走査可能なレジスタ
JPS6352074A (ja) 半導体集積回路装置
JPS63158475A (ja) スキヤンパス方式の論理集積回路
JPH0511027A (ja) スキヤン回路を内蔵した集積回路
US5623502A (en) Testing of electronic circuits which typically contain asynchronous digital circuitry
JPH05215820A (ja) スキャンパス回路
JPH08201484A (ja) 半導体集積回路装置
JPH07198790A (ja) 半導体集積論理回路及びネットリスト変換方式
JPH0334617A (ja) フリップフロップ回路
JPH06148290A (ja) バウンダリスキャンレジスタ
JPH06148291A (ja) バウンダリスキャンレジスタ
JPS6175935A (ja) スキヤンフリツプ・フロツプ方式
JPH0582905B2 (ja)
JPS6089120A (ja) フリツプフロツプ回路
JP2785506B2 (ja) スキャン用回路
JP3236235B2 (ja) トグルフリップフロップ
JP2514989B2 (ja) 順序回路
JPS6144342B2 (ja)
JPS63279614A (ja) 論理集積回路
JPH0330326B2 (ja)

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990518