JPH0330326B2 - - Google Patents
Info
- Publication number
- JPH0330326B2 JPH0330326B2 JP55064567A JP6456780A JPH0330326B2 JP H0330326 B2 JPH0330326 B2 JP H0330326B2 JP 55064567 A JP55064567 A JP 55064567A JP 6456780 A JP6456780 A JP 6456780A JP H0330326 B2 JPH0330326 B2 JP H0330326B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- mode
- lsi
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012360 testing method Methods 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims 1
- 238000007689 inspection Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
本発明はデジタル集積回路、特に大規模集積回
路(以下LSIと記す)を検査モードと実動作のモ
ードとに切換えるLSI用モード切換回路に関す
る。 LSIは、近年、この中に作り込まれる回路の規
模が大きくなる傾向にあり、このLSIの良否を検
査するための検査方法が複雑化するばかりでなく
検査に長い時間を要するようになつてきた。 このため、LSIの内部に検査用の回路を内蔵さ
せ、検査の簡略化ならびに検査時間の短縮をはか
るようにしたLSIが知られている。ところで、こ
のように検査用の回路を内蔵させたLSIには、検
査用モードの外部信号入力端子が付設されてお
り、検査時に、この外部信号入力端子から指定信
号を入力してLISを検査モードに切換えている。
一方、このLSIが実際に使用される場合(以下、
実働作モードという)には、上記の外部信号入力
端子は不要であるだけでなく、この外部信号入力
端子を常時所定の状態に保持し、誤つてLISが検
査モードになることのないようにしなければなら
ない。すなわち、実動作モード時には、検査モー
ド用の外部信号入力端子は無用な端子である。ま
た端子数がきびしく制限されるLSIでは、このよ
うな端子を省略することが望ましい。 第1図は、動作モード制御回路を内蔵した従来
のLSIの要部の端子を示す図であり、LSIの中に
は動作モード制御回路2が作り込まれている。と
ころで、このLSIのモードとして、通常の動作を
行う実動作モードのほかに、例えば7項目の検査
を行う検査モードが必要であるとする。図示する
ように3本の検査モード用の外部信号入力端子
3,4、および5を動作モード制御回路2に付設
しておき、これらの外部信号入力端子への入力レ
ベルの組み合せで8通りの動作モード指定信号を
作る。表1はこの関係を示す例である。
路(以下LSIと記す)を検査モードと実動作のモ
ードとに切換えるLSI用モード切換回路に関す
る。 LSIは、近年、この中に作り込まれる回路の規
模が大きくなる傾向にあり、このLSIの良否を検
査するための検査方法が複雑化するばかりでなく
検査に長い時間を要するようになつてきた。 このため、LSIの内部に検査用の回路を内蔵さ
せ、検査の簡略化ならびに検査時間の短縮をはか
るようにしたLSIが知られている。ところで、こ
のように検査用の回路を内蔵させたLSIには、検
査用モードの外部信号入力端子が付設されてお
り、検査時に、この外部信号入力端子から指定信
号を入力してLISを検査モードに切換えている。
一方、このLSIが実際に使用される場合(以下、
実働作モードという)には、上記の外部信号入力
端子は不要であるだけでなく、この外部信号入力
端子を常時所定の状態に保持し、誤つてLISが検
査モードになることのないようにしなければなら
ない。すなわち、実動作モード時には、検査モー
ド用の外部信号入力端子は無用な端子である。ま
た端子数がきびしく制限されるLSIでは、このよ
うな端子を省略することが望ましい。 第1図は、動作モード制御回路を内蔵した従来
のLSIの要部の端子を示す図であり、LSIの中に
は動作モード制御回路2が作り込まれている。と
ころで、このLSIのモードとして、通常の動作を
行う実動作モードのほかに、例えば7項目の検査
を行う検査モードが必要であるとする。図示する
ように3本の検査モード用の外部信号入力端子
3,4、および5を動作モード制御回路2に付設
しておき、これらの外部信号入力端子への入力レ
ベルの組み合せで8通りの動作モード指定信号を
作る。表1はこの関係を示す例である。
【表】
表に示すような関係で検査モード用の外部信号
入力端子3,4,5の入力レベルを制御し、動作
モード指定信号出力端子6,7に信号を発生さ
せ、この信号によつてLSI内の各回路部を制御し
て、LSIを目的とする動作モードに設定する。 ところで、LSIを実動作モードとする場合に
は、表1から明らかなように3個の検査モード用
の外部信号入力端子3,4、および5の入力レベ
ルを全てローレベル“L”に固定する必要があ
る。したがつて、実動作モード時にはこれらの端
子をデータ信号などの入出力端子として用いるこ
とはできない。 本発明は、検査回路を内蔵するLSIの上記の問
題点に鑑みてなされたものである。LSIの検査モ
ードと実動作モードの切換えを専用の外部信号入
力端子を付設することなく実行できるLSI用モー
ド切換回路を提供するものである。 通常、LSIに付設された端子には、実動作モー
ド時に特殊な波形のみを出力する端子がある。 特に一定周期の連続的なクロツク信号、または
ある時間だけ間欠的にクロツク信号を出力する端
子がある。 本発明はこのような端子(以下、LSI端子とい
う)を有する大規模集積回路のモード切換回路に
関するものである。以下、説明を簡単にするた
め、クロツク信号がオフされた場合、その期間で
はローレベルであるとする。回路構成を変えれ
ば、クロツク信号がオフされた時、その期間では
ハイレベルである場合についても同様に考えられ
る。 本発明では、これらLSI端子に、モード切換の
ための別の信号を外部から入力して、検査モード
に切換える。したがつて、本発明ではLSI端子に
存在する信号が実動作モードのものであるか、モ
ード切換を意図して印加されたものであるかを区
別することのできる回路、すなはち、該当端子の
信号が定められた周期性を持つかどうかを判定で
きるモード切換回路の実現を意図している。この
ためには、端子に印加されている信号をある長さ
の時間にわたって調べ、モード切換を意図した一
定の波形であるか否かを確認する必要があり、少
なくとも何度かの波形サンプリングを行い、その
結果が一定の条件を満足するかどうかを調べる回
路が必要である。このような要件を満足する回路
が本発明のLIS用モード切換回路であり、遅延回
路及びゲートで構成される。なお、半導体集積回
路の集積度の増大は近年めざましいものがあり、
このような構成のモード切換回路のチツプ上の面
積は、本体部分にくらべれば、考えなくてよい程
小さい。 以下に、図面を参照して本発明の実施例LSI用
モード切換回路の構成ならびに動作について説明
する。第1図において、出力端子8,9,10は
前記のように連続的なクロツク信号、またはある
時間だけ間欠的にクロツク信号を出力する端子で
ある。この実施例は、検査モード用外部信号入力
端子3,4,5を削除し、出力端子8,9,10
に兼用させる例である。第2図は、本発明の実施
例LSI用モード切換回路が付加されたLSIの要部
の構成と端子の関係を示す図である。本実施例の
LSIでは、LSI端子8,9,10には、実動作モ
ード時、LSI内のクロツク信号が出力されるか、
またはローレベルである。また、LSI用モード切
換回路11,12,13に、上記のLSI端子8,
9,10が接続され、さらにこれらのLSI用モー
ド切換回路の出力端a,b,cが動作モード切換
回路2に接続された構成となつている。 実動作モード時にLSI端子8,9,10に出力
される信号が、これらLSI端子に接続されている
LSI用モード切換回路11,12,13に入力さ
れた時、その出力端a,b,cがローレベル
“L”となるように切換回路を設定しておく。す
ると前掲の表1で示すように、実動作モードであ
る3個のLレベルの組み合わせが成立する。した
がつて、動作モード制御回路2はLSIの実動作モ
ードを規定する信号を出力する。 一方、検査モードを設定するには、LSI端子
8,9,10に、外部(図示せず)から7通りの
組み合せの信号を、実動作モード時に出力してい
る信号に重ねて、入力する。この外部信号の与え
方は、LIS用モード切換回路11,12,13の
出力端a,b,cのレベルが前掲の表1の検査モ
ードに対応する7通りとなるように行う。 第3図は、第2図で示した本発明の実施例LSI
用モード切換回路11,12、または13のいず
れか1つの構成例を示す図である。これは、シフ
トレジスタ14と2個のゲート回路20,22か
らなり、シフトレジスタ14は、遅延回路の一種
である立上がりエツジトリガDフリツプフロツプ
15,16,17で構成される。端子18は検査
モード時に外部から信号を入力する端子であり、
実動作モード時にはクロツク信号を出力している
か、ローレベルである。端子18は、第2図の
LSI端子8,9、または10に相当する。19
は、実動作モード時にクロツク信号をANDゲー
ト回路20の出力端子に出力するための制御信号
を印加する端子である。端子19がハイレベルの
時に、端子18にはクロツク信号が、端子19が
ローレベルの時に、端子18にはローレベルが出
力される。21はクロツクパルスの印加端子、2
2は3個のフリツプフロツプ15,16,17の
Q出力が入力されるANDゲート、そして、23
はモード切換用の信号が発生する端子で、第2図
の出力端a,bまたはcに相当する。出力端a,
b,cのレベルは前述のようにハイレベル“H”、
ローレベル“L”の組み合わせにより7通りの検
査モードを規定する。以下では、端子23がハイ
レベル“H”となる場合を説明するが、出力端
a,b,cが全て“H”であることを意味するわ
けではない。少なくとも1つが“H”であれば、
いずれかの検査モードが規定される。 第4図は、第3図で示す回路の端子21,1
9,18、および23のパルスP21,P19,P18、
およびP23のタイミングを例示する図である。 以上の構成からなる本発明の実施例モード切換
回路において、実動作モードでは、端子18に
ANDゲート20の出力が現れる。それは、19
の入力レベルがハイレベルの期間だけクロツク信
号が出力され、それ以外はローレベルとなつてい
る。このため、シフトレジスタ14を構成するD
フリツプフロツプ15,16,17をクロツクの
立上がりエツジで動作するとすれば、D入力信号
P18はゲート20を通過するため、CK入力信号
P21よりも時間よりも時間おくれが生じ(第4図、
Δt)、すなわち、CK入力信号P21がハイレベルに
なつた直後、D入力信号P18はまだローレベルで
あるため、そのQ出力レベルもローレベルとな
り、LSIは実動作モードである。 ところで、このLSIを検査モードにするために
は、端子18のレベルを、外部から別の信号を入
れて、ハイレベルに固定する(第4図、t1)。こ
れは、第3図中の抵抗より低インピーダンスでか
つ、クロツク信号の3個分より長い信号を印加す
ることによつて行う(第4図P18の破線)。このよ
うにして端子18をハイレベルにすることによつ
てDフリツプフロツプ15,16,17は1クロ
ツクずつ時間遅れをもつて順次ハイレベルにな
り、3クロツク分の時間遅れの後(第4図、t2)
にANDゲート22の全入力がハイレベルとなる。
したがつて、第4図P23の破線で示されるように
ANDゲート22の出力端子23のレベルがハイ
レベルとなる。 端子23の出力レベルは上記の動作によつて、
検査モードであるハイレベルとなり、LSIに内蔵
させた検査回路が動作する。すなわち、端子18
のレベルに基づいて端子23には、LSIを実動作
モードあるいは検査モードとするモード切換信号
が発生する。 実動作モードで端子18が、クロツク信号のオ
フされた時ハイレベルを出力する特性を持つ場合
には、図示したANDゲート20,22にかえて
ORゲートを用いるとともに、インバータを組み
合わせることにより同様のモード切換出力を発生
させることができる。 なお、図示した回路のシフトレジスタ14のビ
ツト数は、適宜増減することが可能であるが、1
ビツトあるいは2ビツト構成とした場合、実動作
モードで出力端子8,9または10にノイズが入
つた時に誤つてモードが切換えられる恐れがある
ので、3ビツト以上の構成とすることが望まし
い。 以上説明したように、本発明のLSI用モード切
換回路を内蔵するLSIでは、LSIのモード切換の
ため専用の端子を特別に付設する必要がなく、外
部端子数の増加にきびしい制限の課せられるLSI
に適用して大なる効果が奏される。 なお、以上の説明では、LSIを実動作モードと
検査モードに切換えるモード切換を例示したが、
他の制御にも利用可能であることは勿論である。
入力端子3,4,5の入力レベルを制御し、動作
モード指定信号出力端子6,7に信号を発生さ
せ、この信号によつてLSI内の各回路部を制御し
て、LSIを目的とする動作モードに設定する。 ところで、LSIを実動作モードとする場合に
は、表1から明らかなように3個の検査モード用
の外部信号入力端子3,4、および5の入力レベ
ルを全てローレベル“L”に固定する必要があ
る。したがつて、実動作モード時にはこれらの端
子をデータ信号などの入出力端子として用いるこ
とはできない。 本発明は、検査回路を内蔵するLSIの上記の問
題点に鑑みてなされたものである。LSIの検査モ
ードと実動作モードの切換えを専用の外部信号入
力端子を付設することなく実行できるLSI用モー
ド切換回路を提供するものである。 通常、LSIに付設された端子には、実動作モー
ド時に特殊な波形のみを出力する端子がある。 特に一定周期の連続的なクロツク信号、または
ある時間だけ間欠的にクロツク信号を出力する端
子がある。 本発明はこのような端子(以下、LSI端子とい
う)を有する大規模集積回路のモード切換回路に
関するものである。以下、説明を簡単にするた
め、クロツク信号がオフされた場合、その期間で
はローレベルであるとする。回路構成を変えれ
ば、クロツク信号がオフされた時、その期間では
ハイレベルである場合についても同様に考えられ
る。 本発明では、これらLSI端子に、モード切換の
ための別の信号を外部から入力して、検査モード
に切換える。したがつて、本発明ではLSI端子に
存在する信号が実動作モードのものであるか、モ
ード切換を意図して印加されたものであるかを区
別することのできる回路、すなはち、該当端子の
信号が定められた周期性を持つかどうかを判定で
きるモード切換回路の実現を意図している。この
ためには、端子に印加されている信号をある長さ
の時間にわたって調べ、モード切換を意図した一
定の波形であるか否かを確認する必要があり、少
なくとも何度かの波形サンプリングを行い、その
結果が一定の条件を満足するかどうかを調べる回
路が必要である。このような要件を満足する回路
が本発明のLIS用モード切換回路であり、遅延回
路及びゲートで構成される。なお、半導体集積回
路の集積度の増大は近年めざましいものがあり、
このような構成のモード切換回路のチツプ上の面
積は、本体部分にくらべれば、考えなくてよい程
小さい。 以下に、図面を参照して本発明の実施例LSI用
モード切換回路の構成ならびに動作について説明
する。第1図において、出力端子8,9,10は
前記のように連続的なクロツク信号、またはある
時間だけ間欠的にクロツク信号を出力する端子で
ある。この実施例は、検査モード用外部信号入力
端子3,4,5を削除し、出力端子8,9,10
に兼用させる例である。第2図は、本発明の実施
例LSI用モード切換回路が付加されたLSIの要部
の構成と端子の関係を示す図である。本実施例の
LSIでは、LSI端子8,9,10には、実動作モ
ード時、LSI内のクロツク信号が出力されるか、
またはローレベルである。また、LSI用モード切
換回路11,12,13に、上記のLSI端子8,
9,10が接続され、さらにこれらのLSI用モー
ド切換回路の出力端a,b,cが動作モード切換
回路2に接続された構成となつている。 実動作モード時にLSI端子8,9,10に出力
される信号が、これらLSI端子に接続されている
LSI用モード切換回路11,12,13に入力さ
れた時、その出力端a,b,cがローレベル
“L”となるように切換回路を設定しておく。す
ると前掲の表1で示すように、実動作モードであ
る3個のLレベルの組み合わせが成立する。した
がつて、動作モード制御回路2はLSIの実動作モ
ードを規定する信号を出力する。 一方、検査モードを設定するには、LSI端子
8,9,10に、外部(図示せず)から7通りの
組み合せの信号を、実動作モード時に出力してい
る信号に重ねて、入力する。この外部信号の与え
方は、LIS用モード切換回路11,12,13の
出力端a,b,cのレベルが前掲の表1の検査モ
ードに対応する7通りとなるように行う。 第3図は、第2図で示した本発明の実施例LSI
用モード切換回路11,12、または13のいず
れか1つの構成例を示す図である。これは、シフ
トレジスタ14と2個のゲート回路20,22か
らなり、シフトレジスタ14は、遅延回路の一種
である立上がりエツジトリガDフリツプフロツプ
15,16,17で構成される。端子18は検査
モード時に外部から信号を入力する端子であり、
実動作モード時にはクロツク信号を出力している
か、ローレベルである。端子18は、第2図の
LSI端子8,9、または10に相当する。19
は、実動作モード時にクロツク信号をANDゲー
ト回路20の出力端子に出力するための制御信号
を印加する端子である。端子19がハイレベルの
時に、端子18にはクロツク信号が、端子19が
ローレベルの時に、端子18にはローレベルが出
力される。21はクロツクパルスの印加端子、2
2は3個のフリツプフロツプ15,16,17の
Q出力が入力されるANDゲート、そして、23
はモード切換用の信号が発生する端子で、第2図
の出力端a,bまたはcに相当する。出力端a,
b,cのレベルは前述のようにハイレベル“H”、
ローレベル“L”の組み合わせにより7通りの検
査モードを規定する。以下では、端子23がハイ
レベル“H”となる場合を説明するが、出力端
a,b,cが全て“H”であることを意味するわ
けではない。少なくとも1つが“H”であれば、
いずれかの検査モードが規定される。 第4図は、第3図で示す回路の端子21,1
9,18、および23のパルスP21,P19,P18、
およびP23のタイミングを例示する図である。 以上の構成からなる本発明の実施例モード切換
回路において、実動作モードでは、端子18に
ANDゲート20の出力が現れる。それは、19
の入力レベルがハイレベルの期間だけクロツク信
号が出力され、それ以外はローレベルとなつてい
る。このため、シフトレジスタ14を構成するD
フリツプフロツプ15,16,17をクロツクの
立上がりエツジで動作するとすれば、D入力信号
P18はゲート20を通過するため、CK入力信号
P21よりも時間よりも時間おくれが生じ(第4図、
Δt)、すなわち、CK入力信号P21がハイレベルに
なつた直後、D入力信号P18はまだローレベルで
あるため、そのQ出力レベルもローレベルとな
り、LSIは実動作モードである。 ところで、このLSIを検査モードにするために
は、端子18のレベルを、外部から別の信号を入
れて、ハイレベルに固定する(第4図、t1)。こ
れは、第3図中の抵抗より低インピーダンスでか
つ、クロツク信号の3個分より長い信号を印加す
ることによつて行う(第4図P18の破線)。このよ
うにして端子18をハイレベルにすることによつ
てDフリツプフロツプ15,16,17は1クロ
ツクずつ時間遅れをもつて順次ハイレベルにな
り、3クロツク分の時間遅れの後(第4図、t2)
にANDゲート22の全入力がハイレベルとなる。
したがつて、第4図P23の破線で示されるように
ANDゲート22の出力端子23のレベルがハイ
レベルとなる。 端子23の出力レベルは上記の動作によつて、
検査モードであるハイレベルとなり、LSIに内蔵
させた検査回路が動作する。すなわち、端子18
のレベルに基づいて端子23には、LSIを実動作
モードあるいは検査モードとするモード切換信号
が発生する。 実動作モードで端子18が、クロツク信号のオ
フされた時ハイレベルを出力する特性を持つ場合
には、図示したANDゲート20,22にかえて
ORゲートを用いるとともに、インバータを組み
合わせることにより同様のモード切換出力を発生
させることができる。 なお、図示した回路のシフトレジスタ14のビ
ツト数は、適宜増減することが可能であるが、1
ビツトあるいは2ビツト構成とした場合、実動作
モードで出力端子8,9または10にノイズが入
つた時に誤つてモードが切換えられる恐れがある
ので、3ビツト以上の構成とすることが望まし
い。 以上説明したように、本発明のLSI用モード切
換回路を内蔵するLSIでは、LSIのモード切換の
ため専用の端子を特別に付設する必要がなく、外
部端子数の増加にきびしい制限の課せられるLSI
に適用して大なる効果が奏される。 なお、以上の説明では、LSIを実動作モードと
検査モードに切換えるモード切換を例示したが、
他の制御にも利用可能であることは勿論である。
第1図は動作モード制御回路を内蔵する従来の
LSIの要部の構成と端子の関係を示す概要図、第
2図は本発明実施例のLSI用モード切換回路が付
加されたLSIの要部の構成と端子の関係を示す概
要図、第3図は本発明のLSI用モード切換回路の
構成を示すブロツク図、第4図は同回路の端子の
パルスタイミング図である。 1……LSI、2……動作モード制御回路、3,
4,5……検査モード用の外部信号入力端子、
6,7……動作モード指定信号出力端子、8,
9,10……実動作モード時にクロツク信号を出
力するLSI端子、11,12,13……LSI用モ
ード切換回路、14……シフトレジスタ、15,
16,17……立上がりエツジトリガDフリツプ
フロツプ回路、18……端子、19……実動作モ
ードを規定する制御信号が印加される端子、2
0,22……ANDゲート、21……クロツクパ
ルス印加端子、23……モード切換信号が発生す
る端子。
LSIの要部の構成と端子の関係を示す概要図、第
2図は本発明実施例のLSI用モード切換回路が付
加されたLSIの要部の構成と端子の関係を示す概
要図、第3図は本発明のLSI用モード切換回路の
構成を示すブロツク図、第4図は同回路の端子の
パルスタイミング図である。 1……LSI、2……動作モード制御回路、3,
4,5……検査モード用の外部信号入力端子、
6,7……動作モード指定信号出力端子、8,
9,10……実動作モード時にクロツク信号を出
力するLSI端子、11,12,13……LSI用モ
ード切換回路、14……シフトレジスタ、15,
16,17……立上がりエツジトリガDフリツプ
フロツプ回路、18……端子、19……実動作モ
ードを規定する制御信号が印加される端子、2
0,22……ANDゲート、21……クロツクパ
ルス印加端子、23……モード切換信号が発生す
る端子。
Claims (1)
- 【特許請求の範囲】 1 実動作モードと検査モードを有する大規模集
積回路において、 実動作モード時に内部で発生するクロツク信号
と、それをオン/オフする信号とを入力し、クロ
ツク信号を、その出力端子に出力する第1ゲート
と、 前記第1ゲートの出力端子に接続され、外部と
信号の入出力可能な大規模集積回路端子と、 前記第1ゲートの出力端子に、その入力端子が
接続された所定ビツトの遅延回路と、 前記遅延回路の各ビツトの出力が入力される第
2ゲートを有し、 前記大規模集積回路端子にモード切換のための
外部信号を入力した時、第2ゲートの出力に、実
動作モードから検査モードへ切換えるための信号
を発生する回路を、 同一基板上に作り込んだことを特徴とする大規
模集積回路用モード切換回路。 2 遅延回路がシフトレジスタである特許請求の
範囲第1項記載の大規模集積回路用モード切換回
路。 3 第1ゲート回路と第2ゲート回路がAND回
路である特許請求の範囲第1項記載の大規模集積
回路用モード切換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6456780A JPS56160049A (en) | 1980-05-14 | 1980-05-14 | Mode change-over circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6456780A JPS56160049A (en) | 1980-05-14 | 1980-05-14 | Mode change-over circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS56160049A JPS56160049A (en) | 1981-12-09 |
JPH0330326B2 true JPH0330326B2 (ja) | 1991-04-30 |
Family
ID=13261930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6456780A Granted JPS56160049A (en) | 1980-05-14 | 1980-05-14 | Mode change-over circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS56160049A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58207648A (ja) * | 1982-05-28 | 1983-12-03 | Toshiba Corp | 集積回路のテストモ−ド設定回路 |
JPS58194348U (ja) * | 1982-06-15 | 1983-12-24 | シャープ株式会社 | 燃焼器の燃焼筒 |
JPS61287315A (ja) * | 1985-06-13 | 1986-12-17 | Mitsubishi Electric Corp | 半導体集積回路 |
-
1980
- 1980-05-14 JP JP6456780A patent/JPS56160049A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS56160049A (en) | 1981-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0465350B2 (ja) | ||
JP2632731B2 (ja) | 集積回路装置 | |
JPH0758609A (ja) | グリッチ抑制回路及び方法 | |
JPH0330326B2 (ja) | ||
EP0147103B1 (en) | Mos implementation of shift register latch | |
US4972518A (en) | Logic integrated circuit having input and output flip-flops to stabilize pulse durations | |
US5844921A (en) | Method and apparatus for testing a hybrid circuit having macro and non-macro circuitry | |
KR100431524B1 (ko) | 프로그래머블 지연 회로 | |
JP2927095B2 (ja) | 半導体集積回路の試験回路 | |
JPS6316276A (ja) | 半導体集積回路 | |
JPH0334617A (ja) | フリップフロップ回路 | |
JPS6222433B2 (ja) | ||
JPH05215820A (ja) | スキャンパス回路 | |
JPH0257990A (ja) | Lsiテスト回路 | |
JPH05281303A (ja) | 半導体集積回路 | |
JPH06118138A (ja) | テスト回路 | |
JPH0645909A (ja) | 双方向バッファ回路 | |
JPH0666896A (ja) | 論理集積回路 | |
JPH05265949A (ja) | 集積回路装置 | |
JPH05206279A (ja) | 論理lsi回路 | |
JPH02159586A (ja) | テストモード指定回路 | |
JPH06148290A (ja) | バウンダリスキャンレジスタ | |
JPS6072318A (ja) | 論理lsi | |
JPH01192215A (ja) | 半導体集積論理回路 | |
JPH0714396A (ja) | シフトレジスタ回路 |