JPH05206279A - 論理ｌｓｉ回路 - Google Patents
論理ｌｓｉ回路Info
- Publication number
- JPH05206279A JPH05206279A JP4010461A JP1046192A JPH05206279A JP H05206279 A JPH05206279 A JP H05206279A JP 4010461 A JP4010461 A JP 4010461A JP 1046192 A JP1046192 A JP 1046192A JP H05206279 A JPH05206279 A JP H05206279A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- observation
- logic
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】論理ＬＳＩ回路の通常の機能に全く影響を与え
ず、しかも論理ＬＳＩ回路の変更も伴なわずに、論理Ｌ
ＳＩ内部の全観測信号を観測する。 【構成】観測信号Ｂをテスト観測する場合、あらかじめ
シフトレジスタ回路２へのリセット信号１５を一度論理
レベル０にし、次に論理レベル１に戻す。この動作によ
りシフトレジスタ回路２の出力信号であるセレクト信号
群１６が、０〜ｎ本全て論理レベル０となる。この論理
状態を受けてテスト観測選択回路３は、選択条件０と認
識し、観測信号Ｂを選択してテスト観測出力信号１８と
して出力する。また、次の観測信号Ａにする時は、テス
ト制御入力信号１３を論理レベル１に固定し、シフトパ
ルスをｎ回繰返すと、フリップフロップ回路０〜ｎ個全
てに論理レベル１が設定され、選択条件の０〜ｎが全て
１と認識し、観測信号Ａをテスト観測出力信号へ出力す
る。
ず、しかも論理ＬＳＩ回路の変更も伴なわずに、論理Ｌ
ＳＩ内部の全観測信号を観測する。 【構成】観測信号Ｂをテスト観測する場合、あらかじめ
シフトレジスタ回路２へのリセット信号１５を一度論理
レベル０にし、次に論理レベル１に戻す。この動作によ
りシフトレジスタ回路２の出力信号であるセレクト信号
群１６が、０〜ｎ本全て論理レベル０となる。この論理
状態を受けてテスト観測選択回路３は、選択条件０と認
識し、観測信号Ｂを選択してテスト観測出力信号１８と
して出力する。また、次の観測信号Ａにする時は、テス
ト制御入力信号１３を論理レベル１に固定し、シフトパ
ルスをｎ回繰返すと、フリップフロップ回路０〜ｎ個全
てに論理レベル１が設定され、選択条件の０〜ｎが全て
１と認識し、観測信号Ａをテスト観測出力信号へ出力す
る。
Description
【０００１】
【産業上の利用分野】本発明は、論理ＬＳＩ回路に関
し、特にテスト回路を有する論理ＬＳＩ回路に関する。
し、特にテスト回路を有する論理ＬＳＩ回路に関する。
【０００２】
【従来の技術】従来の論理ＬＳＩ回路について図面を参
照して説明する。
照して説明する。
【０００３】図２は従来例の論理ＬＳＩ回路のブロック
図である。
図である。
【０００４】図２において、従来例の論理ＬＳＩ回路
は、選択回路１ｃを有する論理回路ｂ１ｂから構成さ
れ、通常入力ピン１１と通常出力ピン１２とを有してい
る。
は、選択回路１ｃを有する論理回路ｂ１ｂから構成さ
れ、通常入力ピン１１と通常出力ピン１２とを有してい
る。
【０００５】ここで、この従来例の論理ＬＳＩ回路のテ
スト方法について説明する。
スト方法について説明する。
【０００６】ＬＳＩ内部の論理状態を観測する場合、図
２に示すように、通常出力ピン１２の前段に選択回路１
ｃを設け、テストピン１９の論理状態によって、例え
ば、テストピン１９が論理０レベルの時は、通常の出力
内部信号を通常出力ピン１２に、テストピン１９が論理
１レベルの時は、観測信号を出力するようになってい
る。
２に示すように、通常出力ピン１２の前段に選択回路１
ｃを設け、テストピン１９の論理状態によって、例え
ば、テストピン１９が論理０レベルの時は、通常の出力
内部信号を通常出力ピン１２に、テストピン１９が論理
１レベルの時は、観測信号を出力するようになってい
る。
【０００７】この場合、通常入力ピン１１は、あくまで
も通常入力に使用する。
も通常入力に使用する。
【０００８】これは、一つの通常出力ピン１２を利用し
て、二つの機能を持たせている。つまりＬＳＩを形成し
ている入力、出力のピン数が少ないと価格も低いという
ことと、テスト専用ピンを多数設けると、外形も大きく
なり、ＬＳＩを搭載するプリント基板にも載らなくなる
ということがあり、必要最小限のピン数で小型の外形形
状となっている。
て、二つの機能を持たせている。つまりＬＳＩを形成し
ている入力、出力のピン数が少ないと価格も低いという
ことと、テスト専用ピンを多数設けると、外形も大きく
なり、ＬＳＩを搭載するプリント基板にも載らなくなる
ということがあり、必要最小限のピン数で小型の外形形
状となっている。
【０００９】
【発明が解決しようとする課題】上述した従来の論理Ｌ
ＳＩ回路のテスト方法は、テストピンの論理レベルによ
って、通常の出力内部信号が出力される場合と観測信号
が出力される場合とがあるため、本来通常出力ピンの後
段に接続されている論理回路が正常に動作するには、通
常の出力内部信号が出力されなければならないが、テス
ト時の観測信号が出力されると、後段の論理回路が誤動
作を起こす。
ＳＩ回路のテスト方法は、テストピンの論理レベルによ
って、通常の出力内部信号が出力される場合と観測信号
が出力される場合とがあるため、本来通常出力ピンの後
段に接続されている論理回路が正常に動作するには、通
常の出力内部信号が出力されなければならないが、テス
ト時の観測信号が出力されると、後段の論理回路が誤動
作を起こす。
【００１０】また、観測信号が通常出力ピン数より多い
場合、観測できない信号が出るという欠点がある。
場合、観測できない信号が出るという欠点がある。
【００１１】本発明の目的は、論理ＬＳＩ回路内に、テ
スト専用のシフトレジスタ回路２と、テスト観測選択回
路３と、テスト専用の入力、出力ピンとを有し、観測信
号Ｂをテスト観測する場合、あらかじめシフトレジスタ
回路２へのリセット信号１５を一度論理レベル０にし、
次に論理レベル１に戻し、シフトレジスタ回路２の出力
信号であるセレクト信号群１６を、０〜ｎ本全て論理レ
ベル０とし、この論理状態を受けてテスト観測選択回路
３が、選択条件０と認識し、観測信号Ｂを選択してテス
ト観測出力信号１８として出力し、また、次の観測信号
Ａにする時は、テスト制御入力信号１３を論理レベル１
に固定し、シフトパルスをｎ回繰返して、フリップフロ
ップ回路０〜ｎ個全てに論理レベル１を設定し、選択条
件の０〜ｎが全て１と認識し、観測信号Ａをテスト観測
出力信号へ出力することにより、上記の欠点を解消し、
論理ＬＳＩ回路の通常の機能に全く影響を与えず、しか
も論理ＬＳＩ回路の変更も伴なわずに、論理ＬＳＩ内部
の全観測信号を観測できる論理ＬＳＩ回路を提供するこ
とにある。
スト専用のシフトレジスタ回路２と、テスト観測選択回
路３と、テスト専用の入力、出力ピンとを有し、観測信
号Ｂをテスト観測する場合、あらかじめシフトレジスタ
回路２へのリセット信号１５を一度論理レベル０にし、
次に論理レベル１に戻し、シフトレジスタ回路２の出力
信号であるセレクト信号群１６を、０〜ｎ本全て論理レ
ベル０とし、この論理状態を受けてテスト観測選択回路
３が、選択条件０と認識し、観測信号Ｂを選択してテス
ト観測出力信号１８として出力し、また、次の観測信号
Ａにする時は、テスト制御入力信号１３を論理レベル１
に固定し、シフトパルスをｎ回繰返して、フリップフロ
ップ回路０〜ｎ個全てに論理レベル１を設定し、選択条
件の０〜ｎが全て１と認識し、観測信号Ａをテスト観測
出力信号へ出力することにより、上記の欠点を解消し、
論理ＬＳＩ回路の通常の機能に全く影響を与えず、しか
も論理ＬＳＩ回路の変更も伴なわずに、論理ＬＳＩ内部
の全観測信号を観測できる論理ＬＳＩ回路を提供するこ
とにある。
【００１２】
【課題を解決するための手段】本発明の論理ＬＳＩ回路
は、論理回路と、０〜ｎビット長のｎ段のシフトレジス
タ回路と、シフトレジスタ回路の出力を選択条件にし論
理回路の観測信号を入力し選択条件の論理レベル状態に
より観測信号の一つを選んで出力する選択回路とを有し
ている。
は、論理回路と、０〜ｎビット長のｎ段のシフトレジス
タ回路と、シフトレジスタ回路の出力を選択条件にし論
理回路の観測信号を入力し選択条件の論理レベル状態に
より観測信号の一つを選んで出力する選択回路とを有し
ている。
【００１３】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１４】図１は本発明の一実施例の論理ＬＳＩ回路
のブロック図である。
のブロック図である。
【００１５】図１において、本実施例の論理ＬＳＩ回路
は、通常入力ピン１１と通常出力ピン１２とを有する論
理回路ａ１ａと、シフトレジスタ回路２と、テスト観測
選択回路３とから構成されている。
は、通常入力ピン１１と通常出力ピン１２とを有する論
理回路ａ１ａと、シフトレジスタ回路２と、テスト観測
選択回路３とから構成されている。
【００１６】ここで、論理回路ａ１ａは、通常入力ピン
１１から入力された論理レベルの状態に合わせて論理動
作を行い、その論理動作後の論理レベルで、ある信号
は、通常出力ピン１２に伝搬する場合もあれば、まだ、
内部の他の信号の論理レベルに影響されて通常出力ピン
１２に伝搬しない信号などがあり、これらである必要な
機能を発揮する回路である。
１１から入力された論理レベルの状態に合わせて論理動
作を行い、その論理動作後の論理レベルで、ある信号
は、通常出力ピン１２に伝搬する場合もあれば、まだ、
内部の他の信号の論理レベルに影響されて通常出力ピン
１２に伝搬しない信号などがあり、これらである必要な
機能を発揮する回路である。
【００１７】シフトレジスタ回路２は、０〜ｎビット長
のｎ段のシフトレジスタであり、内部にフリップフロッ
プ回路を有している。フリップフロップ回路のリセット
信号１５には、初期状態（論理レベル０）に設定（論理
レベルを確定）するリセット信号を接続する。このｎ段
のシフトレジスタは、リセット端子に供給されるリセッ
ト信号１５で初期状態にセットされる。テスト制御入力
信号１３は、シフトパルス１４が供給される毎にシフト
レジスタの各段をシフトしていくように構成されてい
る。そして、各フリップフロップ回路の各段の出力信号
としてＯ〜ｎビット長のセレクト信号群１６を出力す
る。
のｎ段のシフトレジスタであり、内部にフリップフロッ
プ回路を有している。フリップフロップ回路のリセット
信号１５には、初期状態（論理レベル０）に設定（論理
レベルを確定）するリセット信号を接続する。このｎ段
のシフトレジスタは、リセット端子に供給されるリセッ
ト信号１５で初期状態にセットされる。テスト制御入力
信号１３は、シフトパルス１４が供給される毎にシフト
レジスタの各段をシフトしていくように構成されてい
る。そして、各フリップフロップ回路の各段の出力信号
としてＯ〜ｎビット長のセレクト信号群１６を出力す
る。
【００１８】セレクト信号群１６は、テスト観測選択回
路３に選択信号として接続されている。テスト観測選択
回路３のもう一方の入力には、論理回路ａ１ａの中の観
測信号群１７（例えば、１６ビットカウタ回路の出力信
号１６本または機能上重要な出力信号などで、特に論理
回路ａ１ａの通常出力ピン１２から出力されていない信
号）が接続されている。これらをセレクト信号群１６の
状態で観測信号群１７のうち１つを選択し、テスト観測
出力信号１８へ出力する。
路３に選択信号として接続されている。テスト観測選択
回路３のもう一方の入力には、論理回路ａ１ａの中の観
測信号群１７（例えば、１６ビットカウタ回路の出力信
号１６本または機能上重要な出力信号などで、特に論理
回路ａ１ａの通常出力ピン１２から出力されていない信
号）が接続されている。これらをセレクト信号群１６の
状態で観測信号群１７のうち１つを選択し、テスト観測
出力信号１８へ出力する。
【００１９】次に、本実施例の論理ＬＳＩ回路について
さらに詳細に説明する。
さらに詳細に説明する。
【００２０】観測信号群１７（１７0 ，１７1 ，１
７2 ，…１７m ）の内１本づつにセレクト信号群１６の
論理レベル状態が識別（論理積も同じ）されている。例
えば、セレクト信号群１６（０〜ｎビット長）が論理状
態「０」の時（全ビットが０）、観測信号群１７の内信
号１７0 がテスト観測出力ピン１８に割当てられる。次
にセレクト信号群１６が論理状態「１」の時（ビット０
が１で他のｎ迄のビットが０の時）、観測信号群１７う
ち信号１７1 （図示せず）がテスト観測出力ピン１８に
割当てられ、セレクト信号群１６が論理状態「２５５」
の時（ビット０〜７迄が全て１で他が０の時）、信号１
７255 が、信号群１６が「ｍ」の時、信号１７m がテス
ト観測出力ピン１８に割当てられる。
７2 ，…１７m ）の内１本づつにセレクト信号群１６の
論理レベル状態が識別（論理積も同じ）されている。例
えば、セレクト信号群１６（０〜ｎビット長）が論理状
態「０」の時（全ビットが０）、観測信号群１７の内信
号１７0 がテスト観測出力ピン１８に割当てられる。次
にセレクト信号群１６が論理状態「１」の時（ビット０
が１で他のｎ迄のビットが０の時）、観測信号群１７う
ち信号１７1 （図示せず）がテスト観測出力ピン１８に
割当てられ、セレクト信号群１６が論理状態「２５５」
の時（ビット０〜７迄が全て１で他が０の時）、信号１
７255 が、信号群１６が「ｍ」の時、信号１７m がテス
ト観測出力ピン１８に割当てられる。
【００２１】例えば、セレクト信号群１６が４本の場
合、言い換えれば、シフトレジスタ回路２の中にフリッ
プフロップ回路が４個あるということで、観測信号群１
７が１６本迄接続でき、かつセレクト信号群１６が８本
の場合は、観測信号群１７が２５６本迄接続できる。こ
れは、フリップフロップ回路数が２n の係数で観測信号
数を増やすことができることである。
合、言い換えれば、シフトレジスタ回路２の中にフリッ
プフロップ回路が４個あるということで、観測信号群１
７が１６本迄接続でき、かつセレクト信号群１６が８本
の場合は、観測信号群１７が２５６本迄接続できる。こ
れは、フリップフロップ回路数が２n の係数で観測信号
数を増やすことができることである。
【００２２】観測信号Ｂをテスト観測する場合、あらか
じめシフトレジスタ回路２に、リセット信号１５を一度
論理レベル０にし、次に論理レベル１に戻す。この動作
によりシフトルジスタ回路２の出力信号であるセレクト
信号群１６が０〜ｎ本全て論理レベル０となる。この論
理状態を受けてテスト観測選択回路３は、選択条件０と
認識し、観測信号Ｂを選択してテスト観測出力信号１８
として出力する。
じめシフトレジスタ回路２に、リセット信号１５を一度
論理レベル０にし、次に論理レベル１に戻す。この動作
によりシフトルジスタ回路２の出力信号であるセレクト
信号群１６が０〜ｎ本全て論理レベル０となる。この論
理状態を受けてテスト観測選択回路３は、選択条件０と
認識し、観測信号Ｂを選択してテスト観測出力信号１８
として出力する。
【００２３】この状態で、論理回路ａ１ａを論理動作さ
せると、観測信号Ｂの論理レベル状態が出力される。こ
のまま論理動作が続いていると、セレクト信号群が変化
しない限り、観測信号Ｂの論理状態が出力され続ける。
せると、観測信号Ｂの論理レベル状態が出力される。こ
のまま論理動作が続いていると、セレクト信号群が変化
しない限り、観測信号Ｂの論理状態が出力され続ける。
【００２４】また、次の観測信号Ａにする時は、テスト
制御入力信号１３を論理レベル１に固定し、シフトパル
スをｎ回繰返すと、フリップフロップ回路０〜ｎ個全て
に論理レベル１が設定され、選択条件の０〜ｎが全て１
と認識し、観測信号Ａをテスト観測出力信号へ出力す
る。この状態での論理動作の観測は前述した場合と同じ
てあるので省略する。
制御入力信号１３を論理レベル１に固定し、シフトパル
スをｎ回繰返すと、フリップフロップ回路０〜ｎ個全て
に論理レベル１が設定され、選択条件の０〜ｎが全て１
と認識し、観測信号Ａをテスト観測出力信号へ出力す
る。この状態での論理動作の観測は前述した場合と同じ
てあるので省略する。
【００２５】そして、観測信号群１７の０〜ｍ迄の途中
の信号を観測する場合は、テスト制御入力信号１３の論
理レベルを０から１と変化させて、シフトレジスタ回路
内の当該フリップフロップ回路に設定して観測する。
の信号を観測する場合は、テスト制御入力信号１３の論
理レベルを０から１と変化させて、シフトレジスタ回路
内の当該フリップフロップ回路に設定して観測する。
【００２６】以上の動作により、あらかじめ論理回路内
の観測すべき信号をテスト観測選択回路３の入力に接続
しておいて、その全信号数を包含するｎ個のフリップフ
ロップ回路をシフトレジスタ回路に持つことにより、シ
フトレジスタ回路に観測したい信号の選択条件を設定
し、論理回路内の観測信号を観測する。
の観測すべき信号をテスト観測選択回路３の入力に接続
しておいて、その全信号数を包含するｎ個のフリップフ
ロップ回路をシフトレジスタ回路に持つことにより、シ
フトレジスタ回路に観測したい信号の選択条件を設定
し、論理回路内の観測信号を観測する。
【００２７】
【発明の効果】以上説明したように、本発明の論理ＬＳ
Ｉ回路は、論理ＬＳＩ回路内に、テスト専用のシフトレ
ジスタ回路と、テスト観測選択回路と、テスト専用の入
力、出力ピンとを有することにより、論理ＬＳＩ回路の
通常の機能に全く影響を与えず、しかも論理ＬＳＩ回路
の変更も伴なわずに、論理ＬＳＩ内部の全観測信号を観
測できるという効果がある。
Ｉ回路は、論理ＬＳＩ回路内に、テスト専用のシフトレ
ジスタ回路と、テスト観測選択回路と、テスト専用の入
力、出力ピンとを有することにより、論理ＬＳＩ回路の
通常の機能に全く影響を与えず、しかも論理ＬＳＩ回路
の変更も伴なわずに、論理ＬＳＩ内部の全観測信号を観
測できるという効果がある。
【図１】本発明の一実施例の論理ＬＳＩ回路のブロック
図である。
図である。
【図２】従来例の論理ＬＳＩ回路のブロック図である。
１ａ 論理回路ａ １ｂ 論理回路ｂ １ｃ 選択回路 ２ シフトレジスタ回路 ３ テスト観測選択回路 １１ 通常入力ピン １２ 通常出力ピン １３ テスト制御入力信号 １４ テスト設定クロック １５ リセット信号 １６ セレクト信号群 １７ 観測信号群 １８ テスト観測出力信号 １９ テストピン
Claims (1)
- 【請求項１】 論理回路と、０〜ｎビット長のｎ段のシ
フトレジスタ回路と、前記シフトレジスタ回路の出力を
選択条件にし前記論理回路の観測信号を入力し前記選択
条件の論理レベル状態により前記観測信号の一つを選ん
で出力する選択回路とを有することを特徴とする論理Ｌ
ＳＩ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4010461A JPH05206279A (ja) | 1992-01-24 | 1992-01-24 | 論理ｌｓｉ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4010461A JPH05206279A (ja) | 1992-01-24 | 1992-01-24 | 論理ｌｓｉ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05206279A true JPH05206279A (ja) | 1993-08-13 |
Family
ID=11750778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4010461A Withdrawn JPH05206279A (ja) | 1992-01-24 | 1992-01-24 | 論理ｌｓｉ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05206279A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4489870B2 (ja) * | 1999-06-28 | 2010-06-23 | 三菱電機株式会社 | 内部信号観測方法 |
-
1992
- 1992-01-24 JP JP4010461A patent/JPH05206279A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4489870B2 (ja) * | 1999-06-28 | 2010-06-23 | 三菱電機株式会社 | 内部信号観測方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0560835A (ja) | テスト回路 | |
| JP2000149600A5 (ja) | ||
| EP0266873B1 (en) | Programmable logic array | |
| JPH05206279A (ja) | 論理ｌｓｉ回路 | |
| US4780627A (en) | Testing programmable logic arrays | |
| US5726998A (en) | Partial scan path test of a semiconductor logic circuit | |
| US6384660B1 (en) | Clock control circuit and method | |
| JP3493132B2 (ja) | モード設定回路 | |
| JP3185426B2 (ja) | メモリデバイス検査用データ転送回路 | |
| KR20020087103A (ko) | 메모리 발생기 제어기의 상태를 식별하기 위한 장치 및 방법 | |
| JPH08235895A (ja) | 半導体集積回路装置 | |
| JPH0330326B2 (ja) | ||
| JPH1019996A (ja) | レート発生回路 | |
| JPH0566247A (ja) | 半導体集積回路 | |
| JP3246482B2 (ja) | 出力遅延時間測定用テスト方法およびそのテスト回路 | |
| JPH10123213A (ja) | 半導体集積回路 | |
| JPH06324113A (ja) | 半導体集積回路 | |
| JPH04158277A (ja) | 集積回路 | |
| JPH05215820A (ja) | スキャンパス回路 | |
| JPS61126821A (ja) | ロジツクｌｓｉ回路 | |
| JP3088575B2 (ja) | 半導体集積回路の検査方法 | |
| JP2654604B2 (ja) | 論理回路 | |
| JP2001264389A (ja) | 半導体集積回路 | |
| JPH06148291A (ja) | バウンダリスキャンレジスタ | |
| JPH04330819A (ja) | フリップフロップ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |