JPH07146344A - 論理回路およびその試験方法 - Google Patents
論理回路およびその試験方法Info
- Publication number
- JPH07146344A JPH07146344A JP5294981A JP29498193A JPH07146344A JP H07146344 A JPH07146344 A JP H07146344A JP 5294981 A JP5294981 A JP 5294981A JP 29498193 A JP29498193 A JP 29498193A JP H07146344 A JPH07146344 A JP H07146344A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- mode
- test
- pattern
- mode switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 テスト信号５１に所定のパターンが送出され
たことを検知してテストモードへの切換を行うことによ
り、テストモードへの切換を行うための端子を不要にす
る。 【構成】 論理回路１は、モード切換部２と、論理部３
とを有する。モード切換部２は、テスト信号５１にテス
トモード設定パタン６１が送出されたこと検出するとモ
ード指示信号５４を”１”に設定し、テストモード解除
パタン６３が送出されたことを検出すると、モード指示
信号５４を”０”に設定する。テスタ４は、テストモー
ド設定パタン６１、テストパタン６２およびテストモー
ド解除パタン６３とで構成されるテスト信号５１を論理
回路１に送出することにより、論理回路１の試験を実行
する。
たことを検知してテストモードへの切換を行うことによ
り、テストモードへの切換を行うための端子を不要にす
る。 【構成】 論理回路１は、モード切換部２と、論理部３
とを有する。モード切換部２は、テスト信号５１にテス
トモード設定パタン６１が送出されたこと検出するとモ
ード指示信号５４を”１”に設定し、テストモード解除
パタン６３が送出されたことを検出すると、モード指示
信号５４を”０”に設定する。テスタ４は、テストモー
ド設定パタン６１、テストパタン６２およびテストモー
ド解除パタン６３とで構成されるテスト信号５１を論理
回路１に送出することにより、論理回路１の試験を実行
する。
Description
【０００１】
【産業上の利用分野】本発明は論理回路に関し、特にテ
ストモードを持つ論理回路に関する。
ストモードを持つ論理回路に関する。
【０００２】
【従来の技術】従来、この種の論理回路では、論理回路
にテストモードを指定するための端子が設けられてい
た。このような従来技術は特開平２−６７７４号に記載
されている。この従来技術は、多様なテストモードを有
するＬＳＩの試験方法に関し、多様なテストモードを少
数の端子で指定することを目的としている。このため、
この従来技術では、テスト用データＴＤＡＴＡを１つの
端子から直列に入力し、この直列のテスト用データＴＤ
ＡＴＡを一旦シフトレジスタに格納し、テスト用データ
ＴＤＡＴＡの入力が終了した後にシフトレジスタに保持
された値を複数のテスト回路２１〜２ｍに並列に出力す
ることにより、前述の目的を達成するとしている。
にテストモードを指定するための端子が設けられてい
た。このような従来技術は特開平２−６７７４号に記載
されている。この従来技術は、多様なテストモードを有
するＬＳＩの試験方法に関し、多様なテストモードを少
数の端子で指定することを目的としている。このため、
この従来技術では、テスト用データＴＤＡＴＡを１つの
端子から直列に入力し、この直列のテスト用データＴＤ
ＡＴＡを一旦シフトレジスタに格納し、テスト用データ
ＴＤＡＴＡの入力が終了した後にシフトレジスタに保持
された値を複数のテスト回路２１〜２ｍに並列に出力す
ることにより、前述の目的を達成するとしている。
【０００３】
【発明が解決しようとする課題】しかしながら、上述の
従来技術でも、テスト用データＴＤＡＴＡの入力端子を
設けなくてはならず、テストモードを指定するための端
子を完全に廃することはできなかった。
従来技術でも、テスト用データＴＤＡＴＡの入力端子を
設けなくてはならず、テストモードを指定するための端
子を完全に廃することはできなかった。
【０００４】
【課題を解決するための手段】上述の課題に鑑み、本発
明の論理回路は、指示されたモードで動作を行う論理部
と、テスト信号を入力しこのテスト信号にテストモード
設定パタンが送出されたことを検知したときに前記論理
部にテストモードを指示するとともに前記テスト信号に
テストモード解除パタンが送出されたことを検知したと
きに前記論理部に通常モードを指示するモード切換部と
を含む。
明の論理回路は、指示されたモードで動作を行う論理部
と、テスト信号を入力しこのテスト信号にテストモード
設定パタンが送出されたことを検知したときに前記論理
部にテストモードを指示するとともに前記テスト信号に
テストモード解除パタンが送出されたことを検知したと
きに前記論理部に通常モードを指示するモード切換部と
を含む。
【０００５】
〔第１の実施例〕次に、本発明の第１の実施例につい
て、図面を参照して説明する。
て、図面を参照して説明する。
【０００６】図１を参照すると、論理回路１の試験時に
おいて、論理回路１はテスタ４と接続される。テスタ４
は、論理回路１にテスト信号５１を送出する。論理回路
１は、テスト信号５１を入力して出力信号５２を出力す
る。テスタ４は、出力信号５２を入力する。テスタ４
は、入力した出力信号５２を解析して論理回路１が、予
定通りの機能を果たしうるか否かを判定する。
おいて、論理回路１はテスタ４と接続される。テスタ４
は、論理回路１にテスト信号５１を送出する。論理回路
１は、テスト信号５１を入力して出力信号５２を出力す
る。テスタ４は、出力信号５２を入力する。テスタ４
は、入力した出力信号５２を解析して論理回路１が、予
定通りの機能を果たしうるか否かを判定する。
【０００７】図２を参照すると、テスタ４が送出するテ
スト信号５１は、テスト信号５１１〜５１ｎの、ｎ個の
１ビット信号で構成されている。論理回路１には、テス
トモードを設定するための特別の端子は設けられていな
い。したがって、テスト信号５１１〜５１ｎは、論理回
路１の一般の端子に対して送出される。
スト信号５１は、テスト信号５１１〜５１ｎの、ｎ個の
１ビット信号で構成されている。論理回路１には、テス
トモードを設定するための特別の端子は設けられていな
い。したがって、テスト信号５１１〜５１ｎは、論理回
路１の一般の端子に対して送出される。
【０００８】一方、論理回路１は、モード切換部２と論
理部３とを含む。
理部３とを含む。
【０００９】モード切換部２は、モード切換信号５３を
入力して、モード指示信号５４を出力する。モード切換
信号５３とは、テスト信号５１１〜５１ｎから選択され
た信号である。ここでは、モード切換信号５３として、
テスト信号５１１、テスト信号５１２、テスト信号５１
４およびテスト信号５１ｎが、モード切換部２に入力さ
れている。したがって、モード切換信号５３１、モード
切換信号５３２、モード切換信号５３３およびモード切
換信号５３４は、テスト信号５１１、テスト信号５１
２、テスト信号５１４およびテスト信号５１ｎと、それ
ぞれ同一な信号である。
入力して、モード指示信号５４を出力する。モード切換
信号５３とは、テスト信号５１１〜５１ｎから選択され
た信号である。ここでは、モード切換信号５３として、
テスト信号５１１、テスト信号５１２、テスト信号５１
４およびテスト信号５１ｎが、モード切換部２に入力さ
れている。したがって、モード切換信号５３１、モード
切換信号５３２、モード切換信号５３３およびモード切
換信号５３４は、テスト信号５１１、テスト信号５１
２、テスト信号５１４およびテスト信号５１ｎと、それ
ぞれ同一な信号である。
【００１０】論理部３は、モード指示信号５４とテスト
信号５１とを入力して、出力信号５２を出力する。論理
部３は、モード指示信号５４が通常モードを指示してい
るときには、通常動作を行う。一方、モード指示信号５
４がテストモードを指示しているときには、テスト動作
を実行する。モード指示信号５４は、”０”に設定され
ているときに通常モードを指示し、”１”に設定されて
いるときにテストモードを指示する。
信号５１とを入力して、出力信号５２を出力する。論理
部３は、モード指示信号５４が通常モードを指示してい
るときには、通常動作を行う。一方、モード指示信号５
４がテストモードを指示しているときには、テスト動作
を実行する。モード指示信号５４は、”０”に設定され
ているときに通常モードを指示し、”１”に設定されて
いるときにテストモードを指示する。
【００１１】図３を参照すると、モード切換部２は、デ
コーダ２１とデコーダ２２とＲＳフリップフロップ２３
とを含む。
コーダ２１とデコーダ２２とＲＳフリップフロップ２３
とを含む。
【００１２】デコーダ２１は、モード切換信号５３を入
力して、モード切換信号５３が”１０１０”であるとき
に、テストモード設定信号５５を”１”に設定する。テ
ストモード設定信号５５は、ＲＳフリップフロップ２３
のセット端子に入力される。
力して、モード切換信号５３が”１０１０”であるとき
に、テストモード設定信号５５を”１”に設定する。テ
ストモード設定信号５５は、ＲＳフリップフロップ２３
のセット端子に入力される。
【００１３】図４を参照すると、デコーダ２１は、イン
バータ２１１とインバータ２１２とアンド回路２１３と
から構成される。
バータ２１１とインバータ２１２とアンド回路２１３と
から構成される。
【００１４】再び図３を参照すると、デコーダ２２は、
モード切換信号５３を入力して、これが”１１０１”に
一致するとき、テストモード解除信号５６を”１”に設
定する。テストモード解除信号５６は、ＲＳフリップフ
ロップ２３のリセット端子に入力される。デコーダ２２
は、デコーダ２１と同様の構成で実現できる。
モード切換信号５３を入力して、これが”１１０１”に
一致するとき、テストモード解除信号５６を”１”に設
定する。テストモード解除信号５６は、ＲＳフリップフ
ロップ２３のリセット端子に入力される。デコーダ２２
は、デコーダ２１と同様の構成で実現できる。
【００１５】ＲＳフリップフロップ２３は、通常のリセ
ットセットフリップフロップである。したがってＲＳフ
リップフロップ２３は、テストモード設定信号５５が”
１”に設定されるとモード指示信号５４”１”を１に設
定し、テストモード解除信号５６が”１”に設定される
とモード指示信号５４を”０”に設定する。
ットセットフリップフロップである。したがってＲＳフ
リップフロップ２３は、テストモード設定信号５５が”
１”に設定されるとモード指示信号５４”１”を１に設
定し、テストモード解除信号５６が”１”に設定される
とモード指示信号５４を”０”に設定する。
【００１６】次に本実施例の動作について、図を参照し
て説明する。
て説明する。
【００１７】図５（ａ）を参照すると、テスタ４から送
出されるテスト信号５１は、先頭に送出されるテストモ
ード設定パタン６１と、テストモード設定パタン６１に
引き続いて送出されるテストパタン６２と、テストパタ
ン６２が終了した後に送出されるテストモード解除パタ
ン６３とで構成されている。テストモード設定パタン６
１およびテストモード解除パタン６３は、論理回路１の
通常動作中およびテストパタン６２では、用いられない
ものが選択される。
出されるテスト信号５１は、先頭に送出されるテストモ
ード設定パタン６１と、テストモード設定パタン６１に
引き続いて送出されるテストパタン６２と、テストパタ
ン６２が終了した後に送出されるテストモード解除パタ
ン６３とで構成されている。テストモード設定パタン６
１およびテストモード解除パタン６３は、論理回路１の
通常動作中およびテストパタン６２では、用いられない
ものが選択される。
【００１８】図５（ｂ）を参照すると、テスト信号５１
としてテストモード設定パタン６１が入力された場合、
モード切換信号５３は”１０１０”となる。また、テス
ト信号５１としてテストモード解除パタン６３が入力さ
れたとき、モード切換信号５３は”１１０１”になる。
としてテストモード設定パタン６１が入力された場合、
モード切換信号５３は”１０１０”となる。また、テス
ト信号５１としてテストモード解除パタン６３が入力さ
れたとき、モード切換信号５３は”１１０１”になる。
【００１９】図６を参照すると、時刻Ｔ１において、テ
スタ４は、テスト信号５１にテストモード設定パタン６
１を送出する。これによって、モード切換信号５３が”
１０１０”に設定される。図６および図３を参照する
と、デコーダ２１は、モード切換信号５３が”１０１
０”であることを検出して、テストモード設定信号５５
を”１”に設定する。図６および図３を参照すると、テ
ストモード設定信号５５が”１”に設定されたことによ
り、ＲＳフリップフロップ２３は、モード指示信号５４
に”１”を設定する。図２を参照すると、モード指示信
号５４が”１”に設定されたことにより、論理部３はテ
ストモードの動作を実行する。
スタ４は、テスト信号５１にテストモード設定パタン６
１を送出する。これによって、モード切換信号５３が”
１０１０”に設定される。図６および図３を参照する
と、デコーダ２１は、モード切換信号５３が”１０１
０”であることを検出して、テストモード設定信号５５
を”１”に設定する。図６および図３を参照すると、テ
ストモード設定信号５５が”１”に設定されたことによ
り、ＲＳフリップフロップ２３は、モード指示信号５４
に”１”を設定する。図２を参照すると、モード指示信
号５４が”１”に設定されたことにより、論理部３はテ
ストモードの動作を実行する。
【００２０】図６を参照すると、時刻Ｔ２〜Ｔｎ−１に
おいて、テスタ４は、テスト信号５１に、テストパタン
６２を送出する。テスタ４は、論理部３が出力する出力
信号５２を入力する。
おいて、テスタ４は、テスト信号５１に、テストパタン
６２を送出する。テスタ４は、論理部３が出力する出力
信号５２を入力する。
【００２１】時刻Ｔｎにおいて、テスタ４は、テストモ
ード解除パタン６３を送出する。これによって、モード
切換信号５３が”１１０１”に設定される。図６および
図３を参照すると、デコーダ２２は、モード切換信号５
３が”１１０１”であることを検出して、テストモード
解除信号５６を”１”に設定する。テストモード解除信
号５６が”１”に設定されたことにより、ＲＳフリップ
フロップ２３は、モード指示信号５４を”０”に設定す
る。モード指示信号５４が”０”に設定されたことによ
り、論理部３は通常動作に復帰する。
ード解除パタン６３を送出する。これによって、モード
切換信号５３が”１１０１”に設定される。図６および
図３を参照すると、デコーダ２２は、モード切換信号５
３が”１１０１”であることを検出して、テストモード
解除信号５６を”１”に設定する。テストモード解除信
号５６が”１”に設定されたことにより、ＲＳフリップ
フロップ２３は、モード指示信号５４を”０”に設定す
る。モード指示信号５４が”０”に設定されたことによ
り、論理部３は通常動作に復帰する。
【００２２】以上のように、本実施例では、テスト信号
５１の一部の信号からモード切換信号５３を構成し、こ
のモード切換信号５３に所定のパターンが入力されたこ
とを検知して、モード指示信号５４を送出するようにし
た。このため、モード切換のための特別の端子は不要と
なる。 〔第２の実施例〕次に、本発明の第２の実施例について
説明する。第１の実施例では、テストモード設定パタン
６１およびテストモード解除パタン６３として、通常の
動作では使用しない信号パタンを選択しなくてはならな
い。しかし、このような信号パタンを確保するのが困難
な場合がある。本発明は、このような場合でも、モード
設定用の端子を設けることなく、モードの切換を行うこ
とを目的とする。このため、本実施例では、モード切換
信号５３の時系列的な変化を検出して、モード指示信号
５４を送出するようにしている。
５１の一部の信号からモード切換信号５３を構成し、こ
のモード切換信号５３に所定のパターンが入力されたこ
とを検知して、モード指示信号５４を送出するようにし
た。このため、モード切換のための特別の端子は不要と
なる。 〔第２の実施例〕次に、本発明の第２の実施例について
説明する。第１の実施例では、テストモード設定パタン
６１およびテストモード解除パタン６３として、通常の
動作では使用しない信号パタンを選択しなくてはならな
い。しかし、このような信号パタンを確保するのが困難
な場合がある。本発明は、このような場合でも、モード
設定用の端子を設けることなく、モードの切換を行うこ
とを目的とする。このため、本実施例では、モード切換
信号５３の時系列的な変化を検出して、モード指示信号
５４を送出するようにしている。
【００２３】図７を参照すると、本実施例では、テスタ
４から論理回路１にクロック信号ＣＫが送出されてい
る。クロック信号ＣＫは、テスタ４以外の外部から供給
しても構わない。論理回路１内部において、クロック信
号ＣＫは、モード切換部２と論理部３に入力されてい
る。クロック信号ＣＫは、第１の実施例では単に図示し
なかったものであり、第１の実施例でも設けられていた
ものである。したがって、クロック信号ＣＫはモード設
定のために、特別に設けられたものではない。
４から論理回路１にクロック信号ＣＫが送出されてい
る。クロック信号ＣＫは、テスタ４以外の外部から供給
しても構わない。論理回路１内部において、クロック信
号ＣＫは、モード切換部２と論理部３に入力されてい
る。クロック信号ＣＫは、第１の実施例では単に図示し
なかったものであり、第１の実施例でも設けられていた
ものである。したがって、クロック信号ＣＫはモード設
定のために、特別に設けられたものではない。
【００２４】図８を参照すると、モード切換部２は、設
定パタン検出部２４と解除パタン検出部２５とＲＳフリ
ップフロップ２３とを含む。
定パタン検出部２４と解除パタン検出部２５とＲＳフリ
ップフロップ２３とを含む。
【００２５】設定パタン検出部２４は、モード切換信号
５３を入力し、テストモード設定信号５５を出力する。
設定パタン検出部２４は、モード切換信号５３が”１０
１０”、”１０１１”、”１１００”の順に変化したと
きにテストモード設定信号５５を”１”に設定する。
５３を入力し、テストモード設定信号５５を出力する。
設定パタン検出部２４は、モード切換信号５３が”１０
１０”、”１０１１”、”１１００”の順に変化したと
きにテストモード設定信号５５を”１”に設定する。
【００２６】図９を参照すると、設定パタン検出部２４
は、デコーダ２４１とデコーダ２４２とデコーダ２４３
とシフトレジスタ２４４とシフトレジスタ２４５とアン
ド回路２４６とから構成される。シフトレジスタ２４４
およびシフトレジスタ２４５は、それぞれ、２段および
１段のシフトレジスタである。シフトレジスタの詳細な
構成は、例えば、オーム社発行「電子情報通信ハンドブ
ック」第２８９頁〜第２９０頁に記載されている。
は、デコーダ２４１とデコーダ２４２とデコーダ２４３
とシフトレジスタ２４４とシフトレジスタ２４５とアン
ド回路２４６とから構成される。シフトレジスタ２４４
およびシフトレジスタ２４５は、それぞれ、２段および
１段のシフトレジスタである。シフトレジスタの詳細な
構成は、例えば、オーム社発行「電子情報通信ハンドブ
ック」第２８９頁〜第２９０頁に記載されている。
【００２７】デコーダ２４１は、モード切換信号５３
が”１０１０”に設定されたときに、信号５５１を”
１”に設定する。
が”１０１０”に設定されたときに、信号５５１を”
１”に設定する。
【００２８】デコーダ２４２は、モード切換信号５３
が”１０１１”に設定されたときに、信号５５２を”
１”に設定する。
が”１０１１”に設定されたときに、信号５５２を”
１”に設定する。
【００２９】デコーダ２４３は、モード切換信号５３
が”１１００”に設定されたときに、信号５５３を”
１”に設定する。
が”１１００”に設定されたときに、信号５５３を”
１”に設定する。
【００３０】シフトレジスタ２４４は、信号５５１を２
サイクル遅らせて、モード指示信号５４４に出力する。
サイクル遅らせて、モード指示信号５４４に出力する。
【００３１】シフトレジスタ２４５は、信号５５２を１
サイクル遅らせて、モード指示信号５４５に出力する。
サイクル遅らせて、モード指示信号５４５に出力する。
【００３２】アンド回路２４６は、信号５５４、信号５
５５および信号５５３を入力して、これらが全て”１”
であるときにテストモード設定信号５５を”１”に設定
する。
５５および信号５５３を入力して、これらが全て”１”
であるときにテストモード設定信号５５を”１”に設定
する。
【００３３】解除パタン検出部２５は、モード切換信号
５３を入力し、テストモード解除信号５６を出力する。
解除パタン検出部２５は、モード切換信号５３が”１０
１０”、”１０１１”、”１１００”の順に変化したと
きにテストモード設定信号５５を”１”に設定する。解
除パタン検出部２５は、設定パタン検出部２４と同様に
構成で実現できる。
５３を入力し、テストモード解除信号５６を出力する。
解除パタン検出部２５は、モード切換信号５３が”１０
１０”、”１０１１”、”１１００”の順に変化したと
きにテストモード設定信号５５を”１”に設定する。解
除パタン検出部２５は、設定パタン検出部２４と同様に
構成で実現できる。
【００３４】次に本実施例の動作について、図面を参照
して説明する。
して説明する。
【００３５】図１０（ａ）を参照すると、テスタ４が送
出するテスト信号５１は、最初に送出されるテストモー
ド設定パタン６１と、テストモード設定パタン６１に引
き続いて送出されるテストパタン６２と、テストパタン
６２の送出が完了した後に送出されるテストモード解除
パタン６３とから構成される。
出するテスト信号５１は、最初に送出されるテストモー
ド設定パタン６１と、テストモード設定パタン６１に引
き続いて送出されるテストパタン６２と、テストパタン
６２の送出が完了した後に送出されるテストモード解除
パタン６３とから構成される。
【００３６】テストモード設定パタン６１は、連続する
３つの信号によって構成される。テストモード設定パタ
ン６１は、論理回路１の通常の動作では用いられない時
系列パタンである。図１０（ｂ）を参照すると、テスト
モード設定パタン６１が送出されると、モード切換信号
５３には、”１０１０”、”１０１１”および”１１０
０”が順に設定される。
３つの信号によって構成される。テストモード設定パタ
ン６１は、論理回路１の通常の動作では用いられない時
系列パタンである。図１０（ｂ）を参照すると、テスト
モード設定パタン６１が送出されると、モード切換信号
５３には、”１０１０”、”１０１１”および”１１０
０”が順に設定される。
【００３７】テストモード解除パタン６３は、連続する
３つの信号によって構成される。テストモード解除パタ
ン６３は、論理回路１の通常の動作では用いられない時
系列パタンである。図１０（ｂ）を参照すると、テスト
モード解除パタン６３が送出されると、モード切換信号
５３には、”１１０１”、”１１１０”および”１１１
１”が順に設定される。
３つの信号によって構成される。テストモード解除パタ
ン６３は、論理回路１の通常の動作では用いられない時
系列パタンである。図１０（ｂ）を参照すると、テスト
モード解除パタン６３が送出されると、モード切換信号
５３には、”１１０１”、”１１１０”および”１１１
１”が順に設定される。
【００３８】次に、論理部３をテストモードに設定する
ための動作を説明する。
ための動作を説明する。
【００３９】図１１（ａ）を参照すると、時刻Ｔ１にお
いて、モード切換信号５３に”１０１０”が設定され
る。図９および図１１（ａ）を参照すると、モード切換
信号５３が”１０１０”に設定されたことにより、信号
５５１に”１”が設定される。信号５５１は、シフトレ
ジスタ２４４に入力される。
いて、モード切換信号５３に”１０１０”が設定され
る。図９および図１１（ａ）を参照すると、モード切換
信号５３が”１０１０”に設定されたことにより、信号
５５１に”１”が設定される。信号５５１は、シフトレ
ジスタ２４４に入力される。
【００４０】図１１（ａ）を参照すると、時刻Ｔ２にお
いて、モード切換信号５３に”１０１１”が設定され
る。図９および図１１（ａ）を参照すると、モード切換
信号５３が”１０１１”に設定されたことにより、信号
５５２が”１”に設定される。信号５５２は、シフトレ
ジスタ２４５に入力される。
いて、モード切換信号５３に”１０１１”が設定され
る。図９および図１１（ａ）を参照すると、モード切換
信号５３が”１０１１”に設定されたことにより、信号
５５２が”１”に設定される。信号５５２は、シフトレ
ジスタ２４５に入力される。
【００４１】図１１（ａ）を参照すると、時刻Ｔ３にお
いて、モード切換信号５３に”１１００”が設定され
る。また、信号５５１が”１”に設定されてから２サイ
クル経過しているので、シフトレジスタ２４４が信号５
５４を”１”に設定する。さらに、信号５５２が”１”
に設定されてから１サイクルが経過しているので、シフ
トレジスタ２４５が信号５５５を”１”に設定する。そ
して、信号５５４、信号５５５および信号５５３が全
て”１”に設定されたことから、アンド回路２４６はテ
ストモード設定信号５５を”１”に設定する。テストモ
ード設定信号５５が”１”に設定されたことにより、Ｒ
Ｓフリップフロップ２３はモード指示信号５４を”１”
に設定する。これによって、論理部３はテストモードの
動作を開始する。
いて、モード切換信号５３に”１１００”が設定され
る。また、信号５５１が”１”に設定されてから２サイ
クル経過しているので、シフトレジスタ２４４が信号５
５４を”１”に設定する。さらに、信号５５２が”１”
に設定されてから１サイクルが経過しているので、シフ
トレジスタ２４５が信号５５５を”１”に設定する。そ
して、信号５５４、信号５５５および信号５５３が全
て”１”に設定されたことから、アンド回路２４６はテ
ストモード設定信号５５を”１”に設定する。テストモ
ード設定信号５５が”１”に設定されたことにより、Ｒ
Ｓフリップフロップ２３はモード指示信号５４を”１”
に設定する。これによって、論理部３はテストモードの
動作を開始する。
【００４２】次に、論理部３を通常モードに復帰させる
ための動作について説明する。以下の説明中、記号２５
ｍ（ｍは整数）は、解除パタン検出部２５中の構成要素
（図示せず）であって、設定パタン検出部２４の構成要
素の２４ｍに対応するものを示す。また、記号５６ｍ
（ｍは整数）は、解除パタン検出部２５中の信号（図示
せず）であって、設定パタン検出部２４中の信号５５ｍ
に対応するものを示す。
ための動作について説明する。以下の説明中、記号２５
ｍ（ｍは整数）は、解除パタン検出部２５中の構成要素
（図示せず）であって、設定パタン検出部２４の構成要
素の２４ｍに対応するものを示す。また、記号５６ｍ
（ｍは整数）は、解除パタン検出部２５中の信号（図示
せず）であって、設定パタン検出部２４中の信号５５ｍ
に対応するものを示す。
【００４３】図１１（ｂ）を参照すると、時刻Ｔ１にお
いて、モード切換信号５３に”１１０１”が設定され
る。図９および図１１（ｂ）を参照すると、モード切換
信号５３が”１１０１”に設定されたことにより、信号
５６１に”１”が設定される。信号５６１は、シフトレ
ジスタ２５４に入力される。
いて、モード切換信号５３に”１１０１”が設定され
る。図９および図１１（ｂ）を参照すると、モード切換
信号５３が”１１０１”に設定されたことにより、信号
５６１に”１”が設定される。信号５６１は、シフトレ
ジスタ２５４に入力される。
【００４４】図１１（ｂ）を参照すると、時刻Ｔ２にお
いて、モード切換信号５３に”１１１０”が設定され
る。図９および図１１（ｂ）を参照すると、モード切換
信号５３が”１１１０”に設定されたことにより、信号
５６２が”１”に設定される。信号５６２は、シフトレ
ジスタ２５５に入力される。
いて、モード切換信号５３に”１１１０”が設定され
る。図９および図１１（ｂ）を参照すると、モード切換
信号５３が”１１１０”に設定されたことにより、信号
５６２が”１”に設定される。信号５６２は、シフトレ
ジスタ２５５に入力される。
【００４５】図１１（ｂ）を参照すると、時刻Ｔ３にお
いて、モード切換信号５３に”１１１１”が設定され
る。また、信号５６１が”１”に設定されてから２サイ
クル経過しているので、シフトレジスタ２５４が信号５
６４を”１”に設定する。さらに、信号５６２が”１”
に設定されてから１サイクルが経過しているので、シフ
トレジスタ２５５が信号５６５を”１”に設定する。そ
して、信号５６４、信号５６５および信号５６３が全
て”１”に設定されたことから、アンド回路２５６はテ
ストモード解除信号５６を”１”に設定する。テストモ
ード解除信号５６が”１”に設定されたことにより、Ｒ
Ｓフリップフロップ２３はモード指示信号５４を”０”
に設定する。これによって、論理部３はテストモードを
終了し、通常モードに復帰する。
いて、モード切換信号５３に”１１１１”が設定され
る。また、信号５６１が”１”に設定されてから２サイ
クル経過しているので、シフトレジスタ２５４が信号５
６４を”１”に設定する。さらに、信号５６２が”１”
に設定されてから１サイクルが経過しているので、シフ
トレジスタ２５５が信号５６５を”１”に設定する。そ
して、信号５６４、信号５６５および信号５６３が全
て”１”に設定されたことから、アンド回路２５６はテ
ストモード解除信号５６を”１”に設定する。テストモ
ード解除信号５６が”１”に設定されたことにより、Ｒ
Ｓフリップフロップ２３はモード指示信号５４を”０”
に設定する。これによって、論理部３はテストモードを
終了し、通常モードに復帰する。
【００４６】上述の説明では、テストモード設定パタン
６１およびテストモード解除パタン６３は、３つの連続
したパタンで構成されるとしたが、本実施例の適用範囲
はこれに限定されるものではない。例えば、テストモー
ド設定パタン６１およびテストモード解除パタン６３を
構成するパタンの数に制限はない。また、パタンが連続
している必要もない。例えば、ダミーのパタンが途中に
挿入されても良い。これらに本実施例の変形は、設定パ
タン検出部２４および解除パタン検出部２５の構成を変
えることによって、容易に実現できる。
６１およびテストモード解除パタン６３は、３つの連続
したパタンで構成されるとしたが、本実施例の適用範囲
はこれに限定されるものではない。例えば、テストモー
ド設定パタン６１およびテストモード解除パタン６３を
構成するパタンの数に制限はない。また、パタンが連続
している必要もない。例えば、ダミーのパタンが途中に
挿入されても良い。これらに本実施例の変形は、設定パ
タン検出部２４および解除パタン検出部２５の構成を変
えることによって、容易に実現できる。
【００４７】以上のように、本実施例では、本実施例で
は、モード切換信号５３の時系列的な変化を検出して、
モード指示信号５４を送出するようにしている。このた
め、モード切換専用の信号パタンが確保できない場合で
も、モード切換専用の信号パタンの系列を確保できれ
ば、モード切換用の端子を設けることなく、論理部３の
モード切換を実行することができる。 〔第３の実施例〕次に本発明の第３の実施例について、
図面を参照して説明する。
は、モード切換信号５３の時系列的な変化を検出して、
モード指示信号５４を送出するようにしている。このた
め、モード切換専用の信号パタンが確保できない場合で
も、モード切換専用の信号パタンの系列を確保できれ
ば、モード切換用の端子を設けることなく、論理部３の
モード切換を実行することができる。 〔第３の実施例〕次に本発明の第３の実施例について、
図面を参照して説明する。
【００４８】本実施例の目的は、第２の実施例におい
て、更に複数のテストモードを設定可能とすることにあ
る。
て、更に複数のテストモードを設定可能とすることにあ
る。
【００４９】図１２を参照すると、本実施例のモード切
換部２は、モード指示信号５４として、モード指示信号
５４１〜５４４の４つの１ビット信号を送信する。モー
ド指示信号５４を複数ビットで構成したことにより、複
数のテストモードを指定することができる。
換部２は、モード指示信号５４として、モード指示信号
５４１〜５４４の４つの１ビット信号を送信する。モー
ド指示信号５４を複数ビットで構成したことにより、複
数のテストモードを指定することができる。
【００５０】図１３を参照すると、本実施例のモード切
換部２は、パタン検出部２６と保持部２７とから構成さ
れる。
換部２は、パタン検出部２６と保持部２７とから構成さ
れる。
【００５１】パタン検出部２６は、モード切換信号５３
を入力して、パタン検出信号５７を送出する。パタン検
出部２６は、モード切換信号５３が、”１０１０”、”
１０１１”、”１１００”、”＊＊＊＊”の順で変化し
たときに、パタン検出信号５７を”１”に設定する。こ
こで、”＊＊＊＊”は、どのような信号パタンでも良い
ことを示す。つまり、パタン検出部２６は、モード切換
信号５３が、”１０１０”、”１０１１”、”１１０
０”の順で変化したことを検知してから１サイクル後
に、パタン検出信号５７を”１”に設定する。
を入力して、パタン検出信号５７を送出する。パタン検
出部２６は、モード切換信号５３が、”１０１０”、”
１０１１”、”１１００”、”＊＊＊＊”の順で変化し
たときに、パタン検出信号５７を”１”に設定する。こ
こで、”＊＊＊＊”は、どのような信号パタンでも良い
ことを示す。つまり、パタン検出部２６は、モード切換
信号５３が、”１０１０”、”１０１１”、”１１０
０”の順で変化したことを検知してから１サイクル後
に、パタン検出信号５７を”１”に設定する。
【００５２】図１４を参照すると、パタン検出部２６
は、デコーダ２６１と、デコーダ２６２と、デコーダ２
６３と、シフトレジスタ２６４と、シフトレジスタ２６
５と、シフトレジスタ２６６と、アンド回路２６７とを
含む。
は、デコーダ２６１と、デコーダ２６２と、デコーダ２
６３と、シフトレジスタ２６４と、シフトレジスタ２６
５と、シフトレジスタ２６６と、アンド回路２６７とを
含む。
【００５３】シフトレジスタ２６４、シフトレジスタ２
６５およびシフトレジスタ２６６は、それぞれ３段、２
段、１段のシフトレジスタである。
６５およびシフトレジスタ２６６は、それぞれ３段、２
段、１段のシフトレジスタである。
【００５４】デコーダ２６１は、モード切換信号５３
が”１０１０”に設定されたとき、信号５７１を”１”
に設定する。信号５７１は、シフトレジスタ２６４に入
力され、３サイクル遅れて信号５７４として出力され
る。
が”１０１０”に設定されたとき、信号５７１を”１”
に設定する。信号５７１は、シフトレジスタ２６４に入
力され、３サイクル遅れて信号５７４として出力され
る。
【００５５】デコーダ２６２は、モード切換信号５３
が”１０１１”に設定されたとき、信号５７２を”１”
に設定する。信号５７２は、シフトレジスタ２６５に入
力され、２サイクル遅れて信号５７５として出力され
る。
が”１０１１”に設定されたとき、信号５７２を”１”
に設定する。信号５７２は、シフトレジスタ２６５に入
力され、２サイクル遅れて信号５７５として出力され
る。
【００５６】デコーダ２６３は、モード切換信号５３
が”１１００”に設定されたとき、信号５７３を”１”
に設定する。信号５７３は、シフトレジスタ２６６に入
力され、１サイクル遅れて信号５７４に出力される。
が”１１００”に設定されたとき、信号５７３を”１”
に設定する。信号５７３は、シフトレジスタ２６６に入
力され、１サイクル遅れて信号５７４に出力される。
【００５７】アンド回路２６７は、信号５７４、信号５
７５および信号５７６が全て”１”に設定されたとき、
パタン検出信号５７を”１”に設定する。
７５および信号５７６が全て”１”に設定されたとき、
パタン検出信号５７を”１”に設定する。
【００５８】図１５を参照すると、保持部２７は、ＪＫ
フリップフロップ２７１〜２７４と、インバータ２７５
〜２７８とで構成されている。ＪＫフリップフロップ２
７１は、パタン検出信号５７が”１”に立ち上がった時
点で、モード切換信号５３の状態を保持し、モード指示
信号５４１〜５４４として出力する。この出力は、パタ
ン検出信号５７が”０”になっても変化せず、パタン検
出信号５７が、再度”１”に立ち上がる時点で更新され
る。
フリップフロップ２７１〜２７４と、インバータ２７５
〜２７８とで構成されている。ＪＫフリップフロップ２
７１は、パタン検出信号５７が”１”に立ち上がった時
点で、モード切換信号５３の状態を保持し、モード指示
信号５４１〜５４４として出力する。この出力は、パタ
ン検出信号５７が”０”になっても変化せず、パタン検
出信号５７が、再度”１”に立ち上がる時点で更新され
る。
【００５９】次に本実施例の動作について、図面を参照
して説明する。
して説明する。
【００６０】図１６（ａ）を参照すると、テスタ４が送
出するテスト信号５１は、最初に送出されるモード設定
パタン６４と、モード設定パタン６４に引き続いて送出
されるモード番号指定パタン６５と、モード番号指定パ
タン６５に引き続いて送出されるテストパタン６２とで
構成される。ここで、モード設定パタン６４は、第２の
実施例のテストモード設定パタン６１と同様に、モード
切換信号５３を”１０１０”、”１０１１”、”１１０
０”と変化させる信号パタンである。
出するテスト信号５１は、最初に送出されるモード設定
パタン６４と、モード設定パタン６４に引き続いて送出
されるモード番号指定パタン６５と、モード番号指定パ
タン６５に引き続いて送出されるテストパタン６２とで
構成される。ここで、モード設定パタン６４は、第２の
実施例のテストモード設定パタン６１と同様に、モード
切換信号５３を”１０１０”、”１０１１”、”１１０
０”と変化させる信号パタンである。
【００６１】モード番号６６は、モード番号指定パタン
６５が送出された場合の、モード切換信号５３の信号パ
タンである。モード切換信号５３が４ビットであるた
め、モード番号６６も４ビットで表現される。したがっ
て、モード番号６６は、０から１５までの、１６個のモ
ードを示すことができる。図１７を参照すると、モード
番号６６が”００００”のとき通常モードを示す。ま
た、”００００”以外の時は、テストモード１〜１５の
１５通りのテストモードの１つを示す。
６５が送出された場合の、モード切換信号５３の信号パ
タンである。モード切換信号５３が４ビットであるた
め、モード番号６６も４ビットで表現される。したがっ
て、モード番号６６は、０から１５までの、１６個のモ
ードを示すことができる。図１７を参照すると、モード
番号６６が”００００”のとき通常モードを示す。ま
た、”００００”以外の時は、テストモード１〜１５の
１５通りのテストモードの１つを示す。
【００６２】次に、論理部３のモードをテストモードに
設定するための動作について説明する。
設定するための動作について説明する。
【００６３】図１８を参照すると、時刻Ｔ１〜Ｔ３にお
いて、モード切換信号５３に”１０１０”、”１０１
１”、”１１００”が順に設定される。
いて、モード切換信号５３に”１０１０”、”１０１
１”、”１１００”が順に設定される。
【００６４】時刻Ｔ４において、モード切換信号５３に
モード番号６６である”０００１”が設定される。ま
た、時刻Ｔ４は、”１０１０”、”１０１１”、”１１
００”の送出から１サイクル後である。したがって、パ
タン検出部２６は、パタン検出信号５７を”１”に設定
する。この立ち上がりの時点で、保持部２７は、モード
切換信号５３である”０００１”を保持する。保持され
た”０００１”は、モード指示信号５４に送出される。
モード指示信号５４を受信した論理部３は、テストモー
ド１の動作を開始する。
モード番号６６である”０００１”が設定される。ま
た、時刻Ｔ４は、”１０１０”、”１０１１”、”１１
００”の送出から１サイクル後である。したがって、パ
タン検出部２６は、パタン検出信号５７を”１”に設定
する。この立ち上がりの時点で、保持部２７は、モード
切換信号５３である”０００１”を保持する。保持され
た”０００１”は、モード指示信号５４に送出される。
モード指示信号５４を受信した論理部３は、テストモー
ド１の動作を開始する。
【００６５】テストモードに設定された論理部３を、通
常モードに復帰させるためには、上述の同様の操作によ
って、モード番号６６を”００００”に設定すすればよ
い。
常モードに復帰させるためには、上述の同様の操作によ
って、モード番号６６を”００００”に設定すすればよ
い。
【００６６】
【発明の効果】上述のように、本発明では、テスト信号
５１に所定のパターンが入力されたことを検知して、論
理部３のモードを切り替えるようにした。このため、論
理部３のモードを切り替えるための特別の端子を廃止す
ることができる、という効果を有する。
５１に所定のパターンが入力されたことを検知して、論
理部３のモードを切り替えるようにした。このため、論
理部３のモードを切り替えるための特別の端子を廃止す
ることができる、という効果を有する。
【図１】本発明の第１の実施例を示すブロック図。
【図２】本発明の第１の実施例を示すブロック図。
【図３】本発明の第１の実施例のモード切換部２の構造
を示すブロック図。
を示すブロック図。
【図４】本発明の第１の実施例のデコーダ２１の構造を
示すブロック図。
示すブロック図。
【図５】本発明の第１の実施例のテスト信号５１の構造
を示す図。
を示す図。
【図６】本発明の第１の実施例の動作を示すタイムチャ
ート。
ート。
【図７】本発明の第２の実施例を示すブロック図。
【図８】本発明の第２の実施例のモード切換部２の構造
を示すブロック図。
を示すブロック図。
【図９】本発明の第２の実施例の設定パタン検出部２４
の構造を示すブロック図。
の構造を示すブロック図。
【図１０】本発明の第２の実施例のテスト信号５１の構
造を示す図。
造を示す図。
【図１１】本発明の第２の実施例の動作を示すタイムチ
ャート。
ャート。
【図１２】本発明の第３の実施例を示すブロック図。
【図１３】本発明の第３の実施例のモード切換部２の構
造を示すブロック図。
造を示すブロック図。
【図１４】本発明の第３の実施例のパタン検出部２６の
構造を示すブロック図。
構造を示すブロック図。
【図１５】本発明の第３の実施例の保持部２７の構造を
示すブロック図。
示すブロック図。
【図１６】本発明の第３の実施例のテスト信号５１の構
造を示す図。
造を示す図。
【図１７】本発明の第３の実施例のモード番号６６を示
す図。
す図。
【図１８】本発明の第３の実施例の動作を示すタイムチ
ャート。
ャート。
１ 論理回路 ２ モード切換部 ２１ デコーダ ２１１〜２１２ インバータ ２１３ アンド回路 ２２ デコーダ ２３ ＲＳフリップフロップ ２４ 設定パタン検出部 ２４１〜２４３ デコーダ ２４４〜２４５ シフトレジスタ ２４６ アンド回路 ２５ 解除パタン検出部 ２６ パタン検出部 ２６１〜２６３ デコーダ ２６４〜２６６ シフトレジスタ ２６７ アンド回路 ２７ 保持部 ２７１〜２７４ ＪＫフリップフロップ ２７５〜２７８ インバータ ３ 論理部 ４ テスタ ５１ テスト信号 ５１１〜５１ｎ テスト信号 ５２ 出力信号 ５３ モード切換信号 ５３１〜５３４ モード切換信号 ５４ モード指示信号 ５４１〜５４４ モード指示信号 ５５ テストモード設定信号 ５５１〜５５５ 信号 ５６ テストモード解除信号 ５７ パタン検出信号 ５７１〜５７６ 信号 ６１ テストモード設定パタン ６２ テストパタン ６３ テストモード解除パタン ６４ モード設定パタン ６５ モード番号指定パタン ６６ モード番号 ｃｋ クロック信号
Claims (9)
- 【請求項１】指示されたモードで動作を行う論理部と、 テスト信号を入力しこのテスト信号にテストモード設定
パタンが送出されたことを検知したときに前記論理部に
テストモードを指示するとともに前記テスト信号にテス
トモード解除パタンが送出されたことを検知したときに
前記論理部に通常モードを指示するモード切換部とを含
むことを特徴とする論理回路。 - 【請求項２】前記モード切換部が、 セットされているときに前記論理部にテストモードを指
示しリセットされているときに前記論理部に通常モード
を指示するフリップフロップと、 テスト信号から選択された信号で構成されるモード切換
信号を入力しこのモード切換信号が第１のパタンと一致
したときに前記フリップフロップを設定する第１のデコ
ーダと、 前記モード設定信号を入力しこのモード切換信号が前記
第１のパタンとは異なる第２のパタンと一致したときに
前記フリップフロップをリセットする第２のデコーダと
を含むことを特徴とする請求項１記載の論理回路。 - 【請求項３】前記テスト信号にテストモード設定パタン
を送出する第１の工程と、 前記テスト信号にテストパタンを順次送出する第２の工
程と、 前記テスト信号にテストモード解除パタンを送出する第
３の工程とを含むことを特徴とする請求項１記載の論理
回路の試験方法。 - 【請求項４】指示されたモードで動作を行う論理部と、 テスト信号を入力しこのテスト信号に第１の複数のパタ
ンが所定の順序で送出されたときに前記論理部にテスト
モードを指示するとともに前記テスト信号に第２の複数
のパタンが所定の順序で送出されたときに前記論理部に
通常モードを指示するモード切換部とを含むことを特徴
とする論理回路。 - 【請求項５】前記モード切換部が、 セットされているときに前記論理部にテストモードを指
示しリセットされているときに前記論理部に通常モード
を指示するフリップフロップと、 前記テスト信号の所定から選択された信号で構成される
モード切換信号を入力しこのモード切換信号に第３の複
数のパタンが所定の順序で送出されたことを検知して前
記フリップフロップをセットする設定パタン検出部と、 前記モード切換信号に第４の複数のパタンが所定の順序
で送出されたことを検知して前記フリップフロップをリ
セットする解除パタン検出部とを含むことを特徴とする
請求項４記載の論理回路。 - 【請求項６】前記テスト信号に前記第１の複数のパタン
を送出する第１の工程と、 前記テスト信号にテストパタンを送出する第２の工程
と、 前記テスト信号に前記第２の複数のパタンを送出する第
３の工程とを含むことを特徴とする請求項４記載の論理
回路の試験方法。 - 【請求項７】指示されたモードで動作を行う論理部と、 テスト信号を入力しこのテスト信号にモード設定パタン
とモード番号指定パタンとが送出されたことを検知して
前記モード指定パタンが指定するモードを前記論理部に
指示するモード切換部とを含むことを特徴とする論理回
路。 - 【請求項８】前記論理部のモードがモード指示信号で指
示され、 前記モード切換部が、 前記テスト信号の所定から選択された信号で構成される
モード切換信号を入力し前記モード切換信号に第１のパ
タンが送出されたことを検出しこの検出から１サイクル
後にパタン検出信号を送出するパタン検出部と、 前記パタン検出信号を入力し前記パタン検出信号が送出
されたときに前記モード切換信号の値を保持してモード
指示信号として出力する保持部とを含むことを特徴とす
る論理回路。 - 【請求項９】前記テスト信号に前記第１のパタンを送出
する第１の工程と、 前記テスト信号に前記モード番号指定パタンを送出する
第２の工程と、 前記テスト信号にテストパタンを送出する第３の工程と
を含むことを特徴とする請求項７記載の論理回路の試験
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5294981A JP2713123B2 (ja) | 1993-11-25 | 1993-11-25 | 論理回路およびその試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5294981A JP2713123B2 (ja) | 1993-11-25 | 1993-11-25 | 論理回路およびその試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07146344A true JPH07146344A (ja) | 1995-06-06 |
| JP2713123B2 JP2713123B2 (ja) | 1998-02-16 |
Family
ID=17814811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5294981A Expired - Lifetime JP2713123B2 (ja) | 1993-11-25 | 1993-11-25 | 論理回路およびその試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2713123B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020120364A (ja) * | 2019-01-29 | 2020-08-06 | パナソニックＩｐマネジメント株式会社 | シリアル通信システム、シリアル通信回路、このシリアル通信回路を有するモータ駆動装置、およびこのモータ駆動装置のテストモード設定方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210054321A (ko) | 2019-11-05 | 2021-05-13 | 삼성전자주식회사 | 모드 컨트롤러 및 이를 포함하는 집적 회로 칩 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS604232A (ja) * | 1983-06-22 | 1985-01-10 | Toshiba Corp | Ｌｓｉのテストモ−ド指定方式 |
| JPH0262984A (ja) * | 1988-08-30 | 1990-03-02 | Toshiba Corp | 集積回路のテスト回路 |
-
1993
- 1993-11-25 JP JP5294981A patent/JP2713123B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS604232A (ja) * | 1983-06-22 | 1985-01-10 | Toshiba Corp | Ｌｓｉのテストモ−ド指定方式 |
| JPH0262984A (ja) * | 1988-08-30 | 1990-03-02 | Toshiba Corp | 集積回路のテスト回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020120364A (ja) * | 2019-01-29 | 2020-08-06 | パナソニックＩｐマネジメント株式会社 | シリアル通信システム、シリアル通信回路、このシリアル通信回路を有するモータ駆動装置、およびこのモータ駆動装置のテストモード設定方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2713123B2 (ja) | 1998-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1987000292A1 (en) | On chip test system for configurable gate arrays | |
| JP3057814B2 (ja) | 半導体集積回路 | |
| JP2946658B2 (ja) | フリップフロップ回路 | |
| JPS63263480A (ja) | 半導体集積論理回路 | |
| US6073260A (en) | Integrated circuit | |
| JP2713123B2 (ja) | 論理回路およびその試験方法 | |
| JP3363691B2 (ja) | 半導体論理集積回路 | |
| JPH07198790A (ja) | 半導体集積論理回路及びネットリスト変換方式 | |
| JPH01210875A (ja) | プリスケーラのテスト方法 | |
| JPS63169581A (ja) | スキヤンデザイン回路 | |
| JPH0261569A (ja) | シリアルシフトレジスタ | |
| JP2000321331A (ja) | スキャンテスト回路及びこれを用いた半導体集積回路 | |
| JP2006139485A (ja) | コンピュータ制御装置 | |
| JPH06148291A (ja) | バウンダリスキャンレジスタ | |
| JPH09320290A (ja) | シフトレジスタ | |
| JPH04361179A (ja) | 半導体集積回路装置 | |
| JPS62133371A (ja) | 半導体装置 | |
| JPH06324111A (ja) | 半導体集積回路 | |
| JPH07283844A (ja) | 波形制御回路 | |
| JPH0983307A (ja) | 論理回路及びその試験方法 | |
| JPS63292719A (ja) | カウンタ回路 | |
| JPH07260899A (ja) | 信号タイミング調整回路 | |
| JPS61265587A (ja) | Ｌｓｉ試験用回路 | |
| JP2001021619A (ja) | Ｌｓｉリセット回路およびこれを用いた電子機器 | |
| JPH09171060A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970930 |