JPS63292719A - カウンタ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ｎ個（ｎは２以上の整数）のフリップフロッ
プからなるカウンタ回路に関し、特にテスト回路を含ん
だカウンタ回路に関する。

［従来の技術］ 一般にカウンタ回路は複数のフリップフロップを直列接
続して構成される。

第６図はｎ＝３の場合の従来のカウンタ回路を示す回路
図であり、また第７図はその動作を示すタイミングチャ
ート図である。３つのフリップ７０ツブ３１．３２．３
３の各出力３０３，３０４゜３０５は、第７図に示すよ
うに、クロック入力３０２を、夫々、１／２．１／４．
１／８に分周した出力となる。従って、最終段のフリッ
プフロップ３３の出力３０５でカウンタ回路の動作を確
認するには、クロック入力３０２から少なくとも８個の
クロックパルスを入力する必要がある。

一般的に、ｎ個のフリップフロップからなるカウンタ回
路の動作確認を最終段のフリップフロップの出”力によ
って行うと、クロックパルス２ｆｉ個分の待ち時間が必
要になり、特にｎが大きくなると、動作確認の時間が非
常に長くなるという問題点があった。

そこで、動作確認の時間を短縮する技術として、第８図
に示すように、テスト回路を内蔵したカウンタ回路が提
案されている。このカウンタ回路は、２段目、３段目の
フリップフロップ４２．４３の入力にセレクタ４４．４
５を接続し、このセレクタ４４．４５をテスト入力４０
３によって切り替えることによって、通常動作時は、前
段のフリップフロップ４１．４２の出力４０６，４０７
をそれぞれ後段のフリップフロップ４２．４３の入力に
導き、テストモード時は、クロック入力４０２を直接フ
リップフロップ４２．４３の入力に導くようにしている
。

第９図（ａ）は、このカウンタ回路のテスト入力４０３
をｕ　Ｏｎとした通常の動作を示すタイミングチャート
図であり、第９図（ｂ）はテスト入力４０３を”１″と
したテストモードの動作を示すタイミングチャート図で
ある。通常の動作の場合は［第９図（ａ）］　、第７図
と同様の信号パターンを示す。一方、テストモードにお
いては、テスト入力４０３を°“１″にしてセレクタ４
４゜４５を下側に切替え、３個のフリップフロップ４１
．４２．４３に同時にクロックパルス４０２を加える。

そして、１段目、２段目のフリップフロップ４１．４２
の出力４０６，４０７をテスト出力１．２として取り出
し、これら出力４０６゜４０７を最終段の出力４０８と
ともに観測することにより、２個のクロックパルスによ
りカウンタの動作テストを完了することができる。

［発明が解決しようとする問題点］ しかしながら、この動作時間の短縮を図った従来のテス
ト回、路内蔵型のカウンタ回路においては、ｎ個のフリ
ップフロップの出力を同時に観測する必要があり、この
ため（ｎ７１）個のテスト出力が必要となるため、出力
の端子数が増加するという問題点があった。

本発明はかかる事情に鑑みてなされたものであって、テ
スト時間を短縮することができ、しかもテスト出力のた
めの端子を増設する必要がないカウンタ回路を提供する
ことを目的とする。

［問題点を解決するための手段コ 本発明に係るカウンタ回路は、各フリップフロップの間
にゲート回路を設け、このゲート回路の一方の入力に前
段のフリップフロップの出力を与え、他方の入力に初段
のフリップフロップに与えるテスト用クロック信号に対
し遅延回路を用いてパルス幅の範囲内でタイミングを異
ならせた信号を与えるようにしている。そして、ゲート
回路で両人力信号を論理演算して前記前段のフリップフ
ロップの出力の後縁タイミングで後段のパルスの後縁タ
イミングが規定された連続する２つのパルスを生成し、
後続するフリップフロップに出方するようにしている。

［作用］ 本発明によれば、ゲート回路の２つの入力のタイミング
差によって、各ゲート回路で連続する２つのパルスを生
成でき、これを後続する各フリップフロップに与えてい
るため、各段のフリップフロップの出力を２つのパルス
によって直ちに確認することができる。ゲート回路は、
一方においては、各段のフリップフロップ間でタイミン
グが異なる信号を入力し、他方においては前段のフリッ
プフロップの出力を入力し、上記２つのパルスの最後縁
のタイミング差 出力で規定している。このため、もし、故障により前段
のフリップフロップから正しい出力が得られない場合に
は、前記２つのパルスのｉ後縁パルスを規定できなくな
り、最終段のフリップフロップからは全く出力が得られ
なくなるか、又はその出力タイミングがずれたりする。

これを観測すればフリップフロップの故障を発見するこ
とができる。

［実施例］ 次に１本発明の実施例について添付の図面を参照して説
明する。第１図は、本発明の実施例に係るカウンタ回路
を示す回路図である。このカウンタ回路は、直列に接続
された３個のフリップフロップ１１，１２．１３と、こ
れらフリップフロップ１１〜１３の各前段に設けられた
３個のアンドゲート１４〜１６と、このアンドゲート１
４〜１６の各一方の入力端間に接続された遅延回路１７
．１８とで構成されている。

遅延回路１７．１８はテスト入力１０３として与えられ
るテスト用クロック信号を夫々ｔｏ　　（秒）だけ遅延
させる。アンドゲート１４はクロック入力１０２とテス
ト入力１０３との論理積をとり、初段のフリップフロッ
プ１１に出力する。また、アンドゲート１５，１６は、
夫々前段のフリップフロップ１１．１２の出力と遅延回
路１７．１８の出力との論理積をとり、後続するフリッ
プフロップ１２．１３に出力する。

次に、以上のように構成された本実施例に係るカウンタ
回路の動作について、そのタイミングチャート図である
第２図（ａ）、（ｂ）に基いて説明する。第２図（ａ）
は、第１図のテスト入力１０３を“１°°とすることに
より、通常のカウンタとして動作させた場合である。ク
ロック人力１０２からクロックパルスを入力すると、フ
リップフロップ１１〜１３はこれを各１／２．１／４゜
１／８分周するので、フリップフロップ１３の出力１１
１には、入力クロックパルスの８倍の周期の信号が出力
される。

一方、第２図（ｂ）は、テストモード蒔であり、この場
合には、クロック人力１０２を“１′°とじ、テスト入
力１０３に２個の連続したクロックパルスを入力する。

このクロックパルスは、遅延回路１７でｔｏ　（秒）、
遅延回路１８で２ｔｏ（秒）だけ、テスト入力１０３に
入力されたテスト用クロックパルスに対して遅延する。

アンドゲート１４からのテスト用クロック信号１０６を
入力したフリップフロップ１１の出力１０７の立上りタ
イミングは、遅延回路１７からの前段パルスの降下タイ
ミングよりもｔｏだけ早いので、アンドゲート１５は、
そのタイミング差ｔｏに起因したパルスを前段パルスと
して出力する（フリップフロップ１２の入力１０８参照
）。

また、アンドゲート１５の出力（フリップフロップ１２
の入力１０８）における後段パルスは、遅延回路１７か
らの後段のパルスの立上り時に立上ると共に、その降下
タイミングが前段のフリップフロップ１１の出力１０７
によって規定される。

同様にアンドゲート１６の出力（フリップフロップ１３
の入力１１０）は、前段のフリップフロップ１２の出力
１０９と遅延回路１８の出力１０５とのタイミング差ｔ
ｏに起因した前段パルスと、降下タイミングが前段のフ
リップフロップ１２の出力１０９によって規定される後
段パルスとからなる。

このように、テスト入力１０３より２個のクロックパル
スを入力することにより、すべてのフリップフロップ１
１〜１３にタイミングがずれた２個のパルスを入力する
ことができ、その結果を最後のフリップフロップの出力
で観測することができる。

カウンタ回路に故障がある場合には、正常なフリップフ
ロップ出力が得られず、ゲート回路１５゜１６の出力の
後段パルスの降下タイミングを本来のタイミングに規定
できなくなる。このため、第３図（ｂ）〜（ｄ）のタイ
ムチャートに示すように、フリップフロップ１３の出力
１１１を観測し、入力クロックパルスとの相対関係を比
鮫することにより、カウンタ回路の故障を検出すること
が可能である。

一第３図（ａ）は正常な場合、第３図（ｂ）〜（ｄ）は
フリップフロップ１１が故障した場合のタイミングチャ
ート図である。

第３図（ｂ）は、フリップフロップ１１の出力が０′°
のまま、第３図（Ｃ）はフリップフロップ１１の出力が
“１°′のまま、第３図（ｄ）は、フリップフロップ１
１のリセットが不良の場合の例である。第３図（ａ）と
第３図（ｂ）〜（ｄ）とを、出力１１１で比較すると、
フリップフロップ１１が故障していると、出力１１１が
“０”のままか、降下時間がｔｏだけ遅れることがわか
る。

なお、他のフリップフロップ、アンドゲート及び遅延回
路の故障も同様に検出することができるので、その説明
は省略する０以上、ｎ＝３の場合について説明したが、
ｎが２及び４以上の場合も同様である。

なお、遅延回路の遅延時間ｔ、ｏ　　（秒）は、ゲート
回路の遅延時間をｔＧ　（秒）、フリップフロップの遅
延時間をｔ　ｐｐ　（秒）、フリップフロップの動作可
能な最小パルス幅をｔａ　　＜秒）、入力クロックパル
ス幅をｔｗ　　（秒）とすれば、下記不等式（１）にて
規定する範囲に選ぶ必要がある。

ｔ、、、／ｎ≧ｔＤ≧ｔＧ＋ｔＦＦ＋ｔｃ・・・・・・
（１）第４図は、本発明の他の実施例を示す回路図であ
る。２１〜２３はフリップフロップ、２７．２８は遅延
回路、２４〜２６は、オアゲートである。

この実施例ではゲート回路にオアゲートを用いている。

また、この実施例では出力側のフリップフロップ２３か
ら入力側のフリップフロップ２１へと、前述の実施例と
は逆方向に遅延回路２７゜２８を接続することにより、
各フリップフロップの入カバルスを前段のフリップフロ
ップに比べて相対的に進ませるようにしている。

第５図（ａ）、（ｂ）は、この回路のタイミングチャー
ト図を示す。この回路では、テスト入力２０３、遅延回
路２７の出力２０４及び遅延回路２８の出力２０５（テ
スト用クロック信号）のタイミング差によって、オアゲ
ート２５．２６の出力（夫々フリップフロップ２２．２
３の入力２０８．２１０）に０レベル期間を挿入し、前
段パルスと後段パルスとの分離を図っている。

そして、この場合にも、後段パルスの後縁タイミングは
、前段のフリップフロップの出力の後縁タイミングによ
って規定されているので、前述した第１図の実施例と同
様に、フリップフロップ２３の出力２１１と、クロック
パルスとの相対関係とを比較することによって、カウン
タ回路の故障を発見することができる。

［発明の効果］ 以上、説明したように本発明によれば、各フリップフロ
ップ間にゲート回路を接続し、遅延回路によるタイミン
グがずれたパルスと前段のフリップフロップ出力との論
理演算結果を各フリップフロップに入力することにより
、フリップフロップの数ｎに拘らず、２個のクロックパ
ルスを入力して得られる最終段のフリップフロップの出
力タイミングを観測するのみで、カウンタ回路の動作テ
ストを行うことができる。

このため、本発明によれば、各フリップフロップ出力の
観測用端子を必要とせず、単に１個のテスト入力端子を
追加するだけでよい。即ち、従来の方法では、テスト回
路がないカウンタ回路の動作テストには、２″個のクロ
ックパルスの入力が必要であるため、動作テストに長時
間を要している。一方、２個のクロックパルスで動作テ
ストをするには、テスト出力を（ｎ−１）個追加しなけ
ればならない、しかしながら、本発明によれば、２個の
クロックパルスで動作テストをすることができ、しかも
、テスト入力用に１個の入力端子を追加するのみでよい
。これはｎが大きくなるにつれて極めて実益が高くなる
。

【図面の簡単な説明】

第１図は本発明の実施例を示す回路図、第２図（ａ）、
（ｂ）及び第３図（ａ）乃至（ｄ）は同回路の動作を示
すタイミングチャート図、第４図は本発明の他の実施例
を示す回路図、第５図（ａ）、（ｂ、）は同回路の動作
を示すタイミングチャート図、第６図はテスト回路を有
しない従来例の回路図、第７図は同回路の動作を示すタ
イミングチャート図、第８図はテスト回路を備えた従来
例の回路図、第９図（ａ）、（ｂ）は同回路の動作を示
すタイミングチャート図である。

Claims (3)

【特許請求の範囲】
1. （１）直列接続されたｎ（ｎは２以上の整数）個のフリ
   ップフロップと、 所定のクロック信号を遅延処理し、初段の前記フリップ
   フロップに与えるテスト用クロック信号に対して該クロ
   ック信号のパルス幅の範囲内でタイミングを異ならせた
   信号を生成する遅延回路と、前記各フリップフロップ間
   に介挿され、前段のフリップフロップの出力と前記タイ
   ミングを異ならせた信号とを論理演算して前記前段のフ
   リップフロップの出力の後縁タイミングで後段のパルス
   の後縁タイミングが規定された連続する２つのパルスを
   生成し、このパルスを後続する前記フリップフロップに
   出力するゲート回路と、 を有することを特徴とするカウンタ回路。
2. （２）前記遅延回路は、前記初段のフリップフロップ回
   路に与えるテスト用クロック信号を該クロック信号のパ
   ルス幅の１／ｎずつ遅延させるものであり、前記ゲート
   回路はアンド回路であることを特徴とする特許請求の範
   囲第１項に記載のカウンタ回路。
3. （３）前記遅延回路は、前記初段のフリップフロップ回
   路に与えるテスト用クロック信号を該クロック信号のパ
   ルス幅の１／ｎずつ進めた信号を生成するものであり、
   前記ゲート回路はオア回路であることを特徴とする特許
   請求の範囲第１項に記載のカウンタ回路。