DE19522839C2

DE19522839C2 - Verfahren zum Testen von Impulszählern

Info

Publication number: DE19522839C2
Application number: DE1995122839
Authority: DE
Inventors: Wolfgang Eckstein; Jens Wirth
Original assignee: Atmel Germany GmbH
Current assignee: Microchip Technology Munich GmbH
Priority date: 1995-06-23
Filing date: 1995-06-23
Publication date: 2003-12-18
Anticipated expiration: 2015-06-24
Also published as: DE19522839A1

Description

Die Erfindung betrifft ein Verfahren zum Testen von Impulszählern in integrierten Schaltkreisen (ICs) gemäß Oberbegriff des Anspruchs 1.

Diese bestehen aus einer Anzahl a von Flip-Flops, die in n (n < 1) Teilerstufen zusammengefaßt werden.

Bei asynchroner Schaltweise wird gemäß Oberbegriff des Patentanspruchs 1 nur die erste Teilerstufe direkt vom Oszillatorsignal gespeist, während die folgenden Teilerstufen durch das Ausgangssignal der jeweiligen Vorstufe gesteuert werden.

Zur Qualitätssicherung ist die Testung dieser Bauele mente unerläßlich. Dabei verhält sich der theoretische Testaufwand bzgl. der Anzahl a der Flip-Flops exponen tiell wie 2^a.

Deshalb sind insbesondere für Impulszähler mit vielen Flip-Flops Testverfahren notwendig, die mit weniger Takten auskommen. Dazu werden die Impulszähler in n Teilerstufen unterteilt und diese einzeln getestet, wodurch sich der Testaufwand auf

≈ n.2exp(a/n)

reduziert, wobei vorzugsweise a und n so gewählt werden, daß a/n eine natürliche Zahl ergibt. Ein solches Testverfahren ist aus US 5185769 bekannt. Dort wird, insbesondere für Impulszähler mit höheren Geschwindigkeiten, vorgeschlagen, Teilerstufen (subcounter) zu bilden und mittels Oder-Elementen das Testtaktsignal auf jede einzelne Teilerstufe zu geben. Damit wird die bereits oben beschriebene Verkürzung der Testzeit erreicht.

Dieses Verfahren gemäß US 5185769 geht aber von einem separaten Ausgang für jede Tellerstufe (Counter Output 24 A . . . Z) aus.

Des Weiteren ist aus der Druckschrift DE 38 01 220 A1 ein Verfahren zum Testen eines Impulszählers bekannt, bei welchem zu Testzwecken ein einziger externer zusätzlicher Anschluss erforderlich ist. Durch Gruppenbildung und entsprechende Aktivierung der einzelnen Tellerstufen können dabei Fehler erkannt werden. Ferner ist aus der Druckschrift DE 42 14 841 C2 ein Verfahren für einen Funktionstest für zwei Zählereinheiten bekannt. Hierbei verfügt die zweite Zählereinheit über einen externen separaten Pin. Des Weiteren ist aus US 49 79 193 ein Testverfahren be kannt, bei welchem die Schaltelemente über einen externen Schaltungspin ansteu erbar sind.

Aufgabe der Erfindung ist daher, ein Verfahren zum Testen von Impulszählern zu zeigen, was ohne zusätzliche Ausgänge für Testsignale einzig mit einem zusätzli chen Anschlußpin für das Testverfahren auskommt und zudem leicht in bestehende Produktionslinien zu integrieren ist.

Diese Aufgabe wurde durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst, indem über einen Multifunktionspin eine innere Schaltsteuerung angespro chen wird, derart daß

- eine innere Schaltsteuerung im Testverfahren angesprochen wird, derart daß
- nach einem oder mehreren Überläufen der i-ten (i: von 1 bis n) Teilerstufe der Oszillatortakt direkt auf die (i + 1)-te Tellerstufe (1 bis n) durchgeführt wird, so daß im Schaltungsausgang, der auch im Normalbetrieb diese Funktion hat, Testbetrieb zu einem der definierten Taktzeitpunkt ein Prüfsignal entsteht, falls der Impulszähler korrekt arbeitet.

Vorteil dieser Erfindung ist neben den erwähnten verkürzten Testen des Impulszählers auch die Verwend barkeit bisheriger Anschlüsse.

Dies ist von besonderer Bedeutung, falls dieses Testverfahren in Schaltkreise integriert werden soll, die bereits, weitgehend durch Vereinbarungen, bestehende Produktions- und Gerätetechnik sowie zu bestückende Kundenleiterplatten gebunden sind und ein Hinzufügen einer Vielzahl neuer Anschlußpins unmöglich ist.

Vorteilhafte Weiterbildungen zeigen die Patentansprüche 2 bis 5. Durch das gezielte Starten des Testvorgangs auf das "Power-On-Reset"-Signal hin können die Fehlent scheidungen aufgrund schwankender Bauelementedimensio nen vermieden oder notwendige Pufferzeiten abgebaut werden, die in einer Fließbandproduktion mit teuren Meßeinrichtungen extrem teuer sind.

Die Erfindung soll anhand eines Ausführungsbeispiels erläutert werden, wozu folgende Figuren zur Illustra tion dienen:

Fig. 1 zeigt ein Blockschaltbild eines Impulszählers auf IC-Basis mit den inneren und äußeren Bau gruppen zur Durchführung des erfindungsge mäßen Verfahrens.

Fig. 2 zeigt das Verhalten wesentlicher Punkte der Schaltung während des Testverfahrens.

Es wurde eine Impulszähleranordnung mit 27 Flip-Flops auf IC-Basis, wie sie zur Zeitmessung eingesetzt werden kann, ausgewählt, die in 3 Teilerstufen unterteilt wurde. Die Anschlußpins zur äußeren Testschaltung sind alle bereits für den Normalbetrieb des internen Schaltkreises (IC) vorgesehen, der bisher ohne vorheriges Testverfahren in Produkte eingebaut wird. Der Testaufwand reduziert sich bei diesem Beispiel um das 2²⁷/3.2⁹ = 1/3.2¹⁸ ≈ 87 Tausendfache gegenüber dem Test ohne das erfindungsgemäße Verfahren.

Es werden, wie in Fig. 1 dargestellt, zum Testen ver wandt ein Oszillatorpin OSC zur Einspeisung des Oszil latortaktsignals, ein Multifunktionspin sowie der Ausgangspin des Zählers. Der Multifunktionspin dient zur Verbindung von äußerer Testansteuerschaltung und inneren Schaltelementen.

Die äußere Testansteuerschaltung besteht aus einer Oszillatorschaltung, einem steuerbaren Schalter sowie der taktgesteuerten Ansteuerschaltung, einer Meßvor richtung für das Messen des "Power-On-Reset"-Impulses sowie des Überlaufs des ersten Zählers sowie einer Schwellwertgeberschaltung U_SW, hier vereinfacht nur mit U_SW = OV und + U_CC dargestellt, jedoch für Ausfüh rungsbeispiele mit mehr als 3 Teilerstufen entsprechend erweiterbar.

Intern müssen ein rückwirkungsfreies Logik-Element sowie eine Verbindung des "Power-On-Reset"-Signals sowie der ersten Teilerstufe über dieses Logik-Element an den Multifunktionspin, Komparatoren K bzgl. der Ansteuerspannungen U_S zum Auslösen der Schalter S, die zwischen Ausgang der vorherigen Teilerstufe und dem Oszillatortaktsignal umschalten.

Der Ablauf des Testverfahrens soll nun anhand Fig. 2 erläutert werden.

1. Die äußere Betriebsspannung U_CC wird an den IC geschaltet.
2. Daraufhin reagiert der IC bei Erreichen eines Schwellwertes mit dem "Power-On-Reset"-Signal, welches für die definierte Rücksetzung aller Flip-Flops, aber im Testbetrieb durch die Ansteuerschaltung B₁ auch für die Freigabe des Oszillatortakts zum Zeitpunkt t₁ verantwortlich ist. Dieses Starten des Testvorgangs gemäß Patentanspruch 2 erlaubt es, erstens das Erreichen des "Power-On-Reset"-Signals in der Ansteuerschaltung B₁ zu prüfen und falls dies nach x millisec. nicht erfolgt ist, den IC wegen Mängel in der Spannungsversorgungsschaltung auszusorgen, andererseits ohne Verzögerung des Testverfahrens zu starten.
3. Nun zählt die erste Teilerstufe TS₁, was am Multi funktionspin beobachtet werden kann, wobei nach 2⁸ = 256 Takten das höchstsignifikante Bit gesetzt wird und nach 512 Takten der Übertrag erfolgt. Dies löst einen Zählimpuls bereits bei der zweiten Teilerstufe aus. Bei diesem Beispiel des Testverfahrens wird ein zweiter Zähldurchlauf durchgeführt, so daß die zweite Teiler stufe bereits zwei Impulse erhalten hat, wenn, ausge löst vom zweiten Übertrag, der Multifunktionspin mittels Ansteuerschaltung B₂ auf U_SW1 = OV; Masse geschaltet wird und nun der Komparator K1 den Schalter S1 umschaltet, so daß die zweite Teilstufe direkt mit dem Oszillatorsignal verbunden ist. Nach 254 weiteren Takten wird bei Teilerstufe 2 das höchstsignifikante Bit gesetzt und, wie bei Takt-Flip-Flops üblich, zum Zeitpunkt 1534 Takte auf die abfallende Flanke, die mit dem Übertrag gleichzusetzen ist, ein Impuls an die nächste Teilerstufe gesandt. Auch dieser Zyklus wird in diesem Beispiel nochmals wiederholt.

Erst nach dem zweiten Übertrag der zweiten Teilerstufe wird der Multifunktionspin mittels Ansteuerschaltung B₂ auf den nächsthöheren Schwellwert U_SW2, in unserem Beispiel schon Betriebsspannung U_CC, geschaltet, wodurch der zweite Komparator K₂ den Schalter S₂ auslöst, so daß nun die dritte Teilerstufe mit dem Oszillatorsignal direkt getaktet wird.

Nach genau

512	(1. Überlauf der ersten Teilerstufe)
+ 512	(2. Überlauf der ersten Teilerstufe)
+ 510	(1. Überlauf der zweiten Teilerstufe abzügl. der Impulse von der Vorstufe)
+ 512	(2. Überlauf der zweiten Teilerstufe)
+ 254	(Höchstsignikantes Bit von Teilerstufe 3 wird gesetzt)
2300	Takten wird das höchstsignifikante Bit gesetzt.

Dies wird durch eine Ausgabeschaltung an den Ausgang übertragen und kann so beobachtet werden. Hat nur eine Teilerstufe einen Ausfall, so wird dieses Signal nicht gesetzt und damit kann der integrierte Schaltkreis (IC) getestet werden.

Dieses Verfahren läßt sich auch durch Ansteuerung mittels PC oder Funktionsgeneratoren realisieren, wo diese taktzyklenbezogenen Prüf- und Schaltvorgänge auch softwareseitig implementiert und dann immer abgerufen werden können.

Für die Durchführung ist ein Anschlußpin P_T für das Testverfahren notwendig. Dieser führt aber, bedingt durch seine, oben beschriebene, Beschaltung auch in Normalbetrieb ein Signal. So können auch im Normalbe trieb am Anschlußpin P_T das "Power-On-Reset"-Signal abgegriffen und zu starten eventueller anderer Applikationen, z. B. anderer Zähler, genutzt werden. Außerdem liegt am Anschlußpin P_T im Normalbetrieb das Ausgangs signal der ersten Teilerstufe TS₁, welches ebenfalls noch zu anderen Zwecken gennutzt werden kann, wobei eine geschickte Anpassung der Größe von der ersten Teilerstufe TS₁ bzgl. der anderen Anwendungen denkbar ist.

Claims

1. Verfahren zum Testen eines Impulszählers, in einem integrierten Schaltkreis (IC), wobei der integrierte Schaltkreis (IC) einen ersten Anschlußpin (P1) für die Betriebsversorgungsspannung, einen zweiten Anschlußpin (P₂) für ein Oszillatortaktsignal (OSC) und einen drit ten Anschlußpin (P₃) für den Ausgang des Impulszählers aufweist, bei dem die Anzahl (a) der den Impulszähler bildenden Flip-Flop in n (a » n < 1) Teilerstufen (TS₁: i u 1 . . . n) zusammengefaßt werden, eine erste Teilerstufe (TS₁) direkt von dem Oszillatortakt angesteuert wird, während die nachfolgenden Teilerstufen (TS₂ . . . TS_n) asynchron geschaltet sind und einem Ausgangssignal der vorherigen Teilerstufe folgen, dadurch gekennzeichnet, daß

a) über einen einzigen Anschlußpin (P_T) für das Test verfahren eine in dem integrierten Schaltkreis (IC) implementierte Schaltsteuerung, bestehend aus Komparatoren (K₁ . . . K_n-1) und Schaltelemente (S₁ . . . S_n-1) angesteuert wird, derart daß
b) nach einem oder mehreren Überläufen der i-ten (i: 1 . . . n) Teilerstufe (TS_i) das Oszillatorsignal (OSC) direkt auf die (i + 1)te Teilerstufe (TS_i+1) geschaltet wird und dies für alle Teilerstufen (i: 1 . . . n) durchgeführt wird, so daß am dritten An schlußpin (P₃), der den Ausgang der letzten Teilerstufe (TS_n) und damit dem Ausgang des Impulszählers zugeordnet ist, im Testbetrieb zu einem definierten Taktzeitpunkt ein Prüfsignal zur Bewertung erzeugt wird.

2. Verfahren zum Testen von Impulszählern gemäß Anspruch 1, dadurch gekennzeichnet, daß mit dem Anlegen der Betriebsversorgungsspannung an den ersten Anschluß pin (P₁) des integrierten Schaltkreises (IC) ein IC- internes "Power-On-Reset"-Signal an einem Anschlußpin (P_T) für das Testverfahren geschaltet wird, so daß dieses Signal in einer Prüfschaltung für den "Power-On- Reset" (31) geprüft und synchron dazu das Testverfahren gestartet werden kann, in dem das Oszillatortaktsignal (OSC) zugeschaltet wird.

3. Verfahren zum Testen von Impulszählern gemäß Anspruch 2, dadurch gekennzeichet, daß mit dem Starten des Testverfahrens eine Ansteuer schaltung aktiviert wird, die zu einem ersten definier ten Taktzeitpunkt den Anschlußpin (P_T) für das Testver fahren von der Prüfschaltung für den "Power-On-Reset" (B1) getrennte und an einen Schwellwertgeber (B2) ge schaltet wird, welcher zu definierten Taktzeitpunkten dem den jeweils notwendigen Schwellwert an den Anschlußpin (P_T) legt, so daß der jeweilige Komparator (Ki) den jeweiligen Schalter (S_i) auf das Oszillator signal (OSC) schaltet.