DE3702408C2

DE3702408C2 -

Info

Publication number: DE3702408C2
Application number: DE3702408A
Authority: DE
Inventors: Donald C. Silver Spring Md. Us Burkness
Original assignee: Individual
Current assignee: Individual
Priority date: 1986-01-30
Filing date: 1987-01-28
Publication date: 1989-12-28
Also published as: CA1242814A; GB2186094B; JPS62254079A; DE3702408A1; GB8630614D0; GB2186094A; US4680761A

Description

Die Erfindung betrifft ein Verfahren zum Prüfen einer integrierten Schaltungsanordnung mit Ein- und Ausgängen und mit logischen Schaltungsanordnungen mit jeweils mehreren logischen Schaltungen und Speichereinheiten sowie eine Vorrichtung zur Durchführung des Ver fahrens.

Bei den Gesamtkosten für alle digitalen elektronischen Bauteile, Einrichtungen und Systeme spielen die Kosten für die Prüfung, das heißt für die Prüfgeräte und das Prüfpersonal, ganz allgemein eine entscheidende Rolle. Diese Kosten können ab einer Untergrenze von etwa 20% des Verkaufspreises eines Bauteils bis zu 300% oder mehr des Preises eines Systems während der Lebensdauer desselben ausmachen. Zusätzlich zu diesen beträchtlichen Kosten ist es schwierig, Personal für die Durchführung schwieriger Prüfaufgaben zu finden, einzuweisen und zu behalten. Die vorstehend angesprochenen Probleme werden zunehmend kritischer, da digitale elektronische Systeme im Alltag immer weitere Verbreitung finden. Digitale Systeme, wie zum Beispiel Telefone, Computer und Steuernetzwerke, müssen aber mit einem Minimum an Ausfallzeiten gewartet werden. Neue Anforderungen lassen den Bedarf an praktisch fehlerfreien Systemen immer lauter werden, die ihre Funktion und Zuverlässigkeit jederzeit aufrechterhalten. Das Selbstprüfen und die automatische Reparatur werden daher zunehmend schneller zu einem wichtigen Ziel bei der Entwicklung fortgeschrittener digitaler Systeme.

Das Bedürfnis nach verbesserten Prüfverfahren ist seit vielen Jahren bekannt. Daher wurde bereits eine Anzahl von technischen Lösungsversuchen realisiert, um die aufgezeigten Probleme zu erleichtern bzw. möglichst klein zu halten, wobei die bisherigen Lösungsansätze in der Praxis mit unterschiedlichem Erfolg eingesetzt wurden. Es versteht sich, daß sich das Kosten/Nutzen-Verhältnis der verschiedenen Prüftechniken in Abhängigkeit davon ändert, wie kritisch und wichtig die jeweilige Schaltung bzw. das jeweilige System ist; bisher wurden jedoch noch keine insgesamt befriedigenden Lösungen gefunden.

Zu den einzelnen Zielen beim Prüfen komplexer digitaler Schaltungsanordnungen, Ausrüstungen und Systeme gehören:

1. der Wunsch, jedes aktive Bauteil, wie zum Beispiel Transistoren, Dioden usw., einzeln im aktiven Zustand (EIN) und im inaktiven Zustand (AUS) zu prüfen;
2. der Wunsch, das Arbeiten passiver Bauteile, wie zum Beispiel Widerstände, Kondensatoren usw., zu prüfen;
3. der Wunsch, alle Verbindungsleitungen auf Kurzschlüsse oder Unterbrechungen zu prüfen;
4. der Wunsch, Schaltkreise hinsichtlich aller ihrer logischen Zustände zu prüfen, wie zum Beispiel bei UND-, ODER-, NOR-Gattern usw., und
5. der Wunsch, komplexe Operationen bei den normalen Be triebsgeschwindigkeiten (Taktfrequenzen) zu prüfen, um Fehler aufgrund von Verzögerungen zu ermitteln (Lauf zeitfehler).

Die Wirksamkeit einer Prüfung wird normalerweise als Verhältnis der Anzahl der durchgeführten Prüfungen zur Anzahl der insgesamt möglichen Prüfungen in Prozenten angegeben. Ein Standardverfahren zur Durchführung der entsprechenden Berechnungen hat sich dafür noch nicht durchgesetzt. Derzeit ist es jedoch das Ziel, bei der Prüfung von hochintegrierten Schaltungen (LSI-Schaltungen) eine Prüfungswirksamkeit von 95% oder mehr zu erreichen (bei allen kritischen Systemen wird natürlich angestrebt, einen Optimalwert von 100% oder einen diesem Wert möglichst nahekommenden Wert zu erreichen).

Weiterhin sollen folgende Wünsche erfüllt werden:

1. Die Notwendigkeit für das Entwickeln und Betreiben spezieller Prüfgeräte soll auf ein Minimum reduziert werden;
2. es sollen eingebaute Prüfeinrichtungen vorgesehen sein, die möglichst unkompliziert sind;
3. es soll die Möglichkeit zum Erfassen von Mehrfachfehlern bestehen, einschließlich solcher Fehler, die in der vorgesehenen Testlogik selbst auftreten, und
4. das Prüfen soll ohne Demontage der Anordnung, das heißt in situ, möglich sein.

Gegenwärtig werden alle Bauteile und Anordnungen bei bzw. nach der Herstellung individuell getestet. Die Bauteile werden dann nach dem Einbau in einem Schaltkreis, einer Baugruppe oder einem System getestet. Unglücklicherweise hat es sich gezeigt, daß die Fehlerprüfung bei Zunahme der Komplexität eines Systems dramatisch absinkt. Das Fehlen der Prüfbarkeit bei betriebsmäßigem Aufbau macht aber die Demontage zur Prüfung mit speziellen Prüfgeräten erforderlich, was bei den derzeit im Einsatz befindlichen komplexeren Systemen ein sehr unerwünschtes Merkmal ist. Das Hauptziel der Elektronikindustrie besteht folglich darin, verbesserte Testprozeduren zu entwickeln.

Konventionelle Verfahren zum Prüfen einzelner digitaler Bausteine oder Anordnungen arbeiten mit der Messung elektrischer Parameter (Ausgangsspannungen, Ströme usw.) gegen bestimmte Sollwerte und mit der Funktionsanalyse der Systemlogik, wobei man die Einheit mit digitalen Prüfmustern laufen läßt. Diese digitalen Prüfmuster werden normalerweise als Eingangssignale geliefert und als Prüfmuster zum Vergleich mit den Ausgangssignalen. Diese Art der Überprüfung der logischen Funktionen ist teuer und erweist sich als umso ineffektiver, je komplizierter die Schaltkreise im Vergleich zur Anzahl der verfügbaren Eingangs- und Ausgangsleitungen sind. Dies wird von der Industrie als das derzeit wichtigste ungelöste Problem bei der Prüfung von LSI-Schaltungen und VLSI-Schaltungen angesehen.

Andererseits werden seit den Anfängen der digitalen Elektronik eingebaute Prüfeinrichtungen mit begrenztem Erfolg eingesetzt. Grundsätzlich ist das Niveau der Fehler analyse mit diesen Systemen relativ niedrig im Vergleich zu den komplizierten, zusätzlich erforderlichen Schaltkreisen, die für eine erfolgreiche Prüfung erforderlich sind.

Beispiele für vorbekannte Prüfsysteme für integrierte Schaltungen und Bauteil-Chips finden sich beispielsweise in US 37 61 695; US 42 25 957; US 42 44 048; US 42 98 980; US 44 41 075; US 44 93 077; US 44 76 431; US 45 03 537; US 45 13 418; US 45 19 078.

Zu den vorbekannten Prüfverfahren und -einrichtungen zur Prüfung von Bauteilen, Anordnungen und Systemen läßt sich generell folgendes sagen:

A. Prüfen auf Bauteilebene

Einzelne Stufe - Prüfen einer einfachen, digitalen Komponente durch Anlegen der geeigneten logischen Pegel an den Eingängen und Prüfen der Ausgangsmuster;
selbsterregte Schaltung - das Prüfen der Schaltung erfolgt durch Rückführen der Ausgangssignale einer Komponente zu den Eingängen und durch Überwachen der Ausgangs muster;
sogenannte Signaturanalyse - Anlegen von Prüfmustern an die Eingangsleitungen und Prüfung auf korrekte Aus gangsmuster;
Selbstvergleich - paralleles Anlegen von bekannten Mustern oder Zufallmustern an eine "geprüfte" Komponente und eine zu prüfende Komponente und Vergleich der beiden Ausgangsmuster;
pegelempfindliche Abtastprüfung (LSSD) - Prüfverfahren, bei dem Speicherzustände (von Flip-Flops) in ein Schieberegister eingegeben werden. Man läßt bekannte Muster dann durch den Schieberegisterteil der Speicherschaltung laufen und beobachtet die Ausgangssignale von Gattern und Registern auf den Ausgangsleitungen. Dieses Prüfverfahren kann mittels eingebauter Prüfeinrichtungen durchgeführt werden;
linear rückgekoppeltes Schieberegister - bei diesem Prüfverfahren wird mit eingebauten Prüfeinrichtungen gearbeitet, wobei ein besonderer linearer Sequenzgenerator eingesetzt wird, um die Eingangs-Prüfmuster zu erzeugen, und wobei ein eingebautes Prüfwortregister die daraufhin erhaltenen Ausgangssignale prüft.

Bei einem weiteren bekannten Prüfverfahren wird mit einem linearen Sequenzgenerator als Signalquelle und mit Signatur analyseschaltungen für die Ausgangssignale gearbeitet.

B. Prüfen auf Anordnungsebene

Die Hauptprüfverfahren auf dieser Ebene sind die Signaturanalyse, der Selbstvergleich und die vorstehend beschriebenen Kombinationen von Sequenzgenerator und Prüfwort register.

C. Prüfung auf Einrichtungs- und Systemebene Überwachen der Betriebsarten durch Anlegen von Eingangssignalen und Prüfen von Ausgangssignalen

Computersimulation und -prüfung mittels eingebauter Prüfeinrichtungen; in der Computerarchitektur werden die Fehler bis zur Ebene der auswechselbaren Baugruppen ermittelt. Die Hauptbetriebsfunktionen werden dann eingeleitet und die dabei erhaltenen Prozeßergebnisse werden geprüft und in einigen Fällen analysiert.

Eine Prüfdiagnose unterhalb der Ebene der austauschbaren Bauteile oder Baugruppen ist bei der Herstellung und Wartung normalerweise nicht erforderlich. Bei der Prüfung müssen daher die einzelnen Fehler nicht als spezielle Fehler der geprüften Einheit definiert werden, um die Prüfung effektiv zu machen. Diese Tatsache vereinfacht die Prüfprobleme bei komplexen Systemen beträchtlich.

Während die vorbekannten Prüfverfahren, welche vorstehend skizziert wurden, im allgemeinen befriedigend arbeiten, sind sie selten in der Lage, für eine komplizierte Logik einen Prüfungswert von über 95% zu erreichen, selbst wenn ein System zerlegt und mit speziellen Prüfeinrichtungen geprüft wird. Dies liegt daran, daß man zur Erzielung einer derartig hohen Prüfgenauigkeit eine große Zahl von zusätzlichen Prüfungen durchführen müßte, von denen jede nur zu einer relativ kleinen Verbesserung der Prüfgenauigkeit in Richtung auf eine zu 100% exakte Prüfung führen würde. Andererseits sind die derzeit bei eingebauten Prüfeinrichtungen verwendeten Algorithmen und Verfahren normalerweise nicht geeignet, besonders sorgfältige Einzel prüfungen oder eine große Zahl derartiger Prüfungen durchzuführen. Mit den eingebauten Prüfeinrichtungen läßt sich jedoch mit den normalen Taktfrequenzen arbeiten. Dies ist sehr erwünscht und bei vielen schnellen Bauteilen und Systemen sogar erforderlich.

Digitale logische Schaltkreisanordnungen umfassen im allgemeinen mehrere Speicherelemente (Flip-Fops, Register usw.,), die von einem Taktimpuls bis zum nächsten eine "1" oder eine "0" speichern, sowie Gatter (UND-, ODER-, NOR-, NAND- Gatter usw.), die ihre Eingangssignale von den Speicherelementen erhalten und logische Entscheidungen treffen, die beim nächsten Takt wirksam werden. Die Entwickler logischer Schaltungen bevorzugen es, ihre digitale Logik zu optimieren und zu minimieren, damit die gewünschten Funktionen mit einer möglichst geringen Zahl von Schaltkreisen realisiert werden können. Auf diese Weise wird im allgemeinen eine logische Struktur in Form sequentieller Schaltkreise erhalten, die typischerweise Rückkopplungsschleifen und Verzögerungsglieder enthalten, die die Prüfung einer solchen Anordnung erschweren. Bei einer sequentiellen Schaltung werden zusätzlich zu logischen Gattern Speicherelemente verwendet. Die Ausgangssignale der Gatter sind dabei eine Funktion der Eingangssignale derselben und des Zustands der Speicherelemente. Der Zustand der Speicherelemente ist dabei wiederum eine Funktion der vorausgegangenen Eingangselemente. Folglich hängen die Ausgangssignale einer sequentiellen Schaltung nicht nur vom Augenblickswert der Eingangssignale, sondern auch von vorausgegangenen Eingangssignalen ab. Das Schaltkreisverhalten läßt sich daher nur als zeitliche Folge von Eingangssignalen und internen Zuständen beschreiben.

Die derzeit verwendeten eingebauten Prüfsysteme orientieren sich in erster Linie an der Prüfung kombinierter Schaltungen mit logischen Gattern, deren Ausgangssignale zu jedem Zeitpunkt direkt mit dem Augenblickswert der Eingangssignale ohne Rücksicht auf die vorausgegangenen Eingangssignale verknüpft sind. Mit der sogenannten LSSD-Prüfung können sequentielle Schaltungen bzw. Folgen von Schaltkreisen nicht geprüft werden. Folglich wird der Entwickler bereits bei der Entwicklung von Schaltkreisen gezwungen, nur kombinierte Gatterstrukturen zwischen den als Speichern ausgebildeten Eingangsstufen von Schieberegistern einzusetzen. Auf diese Weise lassen sich beliebige Steuerungen realisieren; andererseits werden die Schaltungen jedoch komplizierter, so daß sich die Schwierigkeiten aufgrund interner Laufzeiten bei hohen Taktfrequenzen erhöhen.

Ein weiteres wichtiges Konzept, mit dem bei den derzeitigen Prüfsystemen gearbeitet wird, besteht in Einsatz von Sequenzgeneratoren. Diese Schaltungen, welche eine feste Anzahl von Speicherkreisen und einige Gatter zur Steuerung der Rückkopplung umfassen, werden zur Erzeugung von voraussagbaren Pseudo-Zufallsfolgen verwendet. Am weitesten verbreitet sind lineare Sequenzgeneratoren, welche eine mathematisch vorhersagbare Zykluslänge haben und auf einer Rückkopplungs-Gatterstruktur basieren, die bezüglich der Eingangssignalmuster eine 1 : 1-Signalstruktur liefert. Die Generatoren können Zyklen maximaler Länge erzeugen oder nicht, in jedem Fall sind die Signalfolgen vorhersagbar.

Ein weiterer Typ der Sequenzgeneratoren wird als "nicht- linearer" Sequenzgenerator bezeichnet. Dieser Generator liefert alle Kombinationen und Permutationen von Rückkopplungssignalen mit Gatterstrukturen, die bezüglich der Rückkopplungsmuster für die Eingangssignale eine 1 : 1-Struktur haben können oder nicht. Die Zyklusstrukturen derartiger Sequenzgeneratoren sind nicht mathematisch vorhersagbar. Ihre allgemeinen Eigenschaften können jedoch mit statistischen Mitteln bestimmt werden. Mit anderen Worten ist also die mittlere Größe der Zyklen und ihre Schrittzahl vorhersagbar, während das spezielle Muster nicht vorhersagbar ist.

Ausgehend von dem vorstehend beschriebenen Stande der Technik und den eingangs erläuterten Problemen, liegt der Erfindung die Aufgabe zugrunde, ein verbessertes Prüfverfahren anzugeben, welches die Analyse der Funktionen komplizierter digitaler Schaltungen einschließlich ihrer Verbindungs- und Anschlußleitungen auf eine solche Weise ermöglicht, daß alle defekten Bauelemente, bestückte Karten und Kartengruppen genau identifiziert werden können, sowie ein Vorrichtung zur Durchführung dieses Verfahrens zu schaffen.

Diese Aufgabe wird durch ein Verfahren mit den Verfahrensschritten gemäß Patentanspruch 1 bzw. durch eine Vorrichtung mit den Merkmalen des kennzeichnenden Teils des Patentanspruchs 13 gelöst.

Es ist ein besonderer Vorteil des neuen zyklischen arbeitenden analytischen erfindungsgemäßen Prüfverfahrens, daß eine Funktionsanalyse komplexer digitaler Schaltungen und/oder Kombinationen von Schaltungen, komplexer Bauteile (LSI- und VLSI-Bausteine) und komplexer bestückter Karten bzw. Kartengruppen durchgeführt werden kann, und zwar gegebenenfalls einschließlich der bestehenden Verbindungen, wobei eine einwandfreie Funktion der geprüften Schaltungen bzw. Schaltungsanordnungen gewährleistet ist bzw. wobei auftretende Fehler genau eingegrenzt werden, um einen Austausch oder eine Reparatur zu ermöglichen. Das erfindungsgemäße Verfahren besitzt dabei bei minimaler Komplexität der vorzugsweise eingebauten Prüfschaltkreise überwältigende Möglichkeiten zur Fehlererfassung. Bei der Prüfvorrichtung bzw. dem Prüfverfahren gemäß der Erfindung wird die sequentielle Originalschaltung in einer zu prüfenden auswechselbaren Einheit als nichtlinearer Binärsequenzgenerator verwendet, welcher einen Testzyklus erzeugen und seine eigenen Fehler aufgrund seiner eigenen fehlersicheren Zyklusstruktur ermitteln kann. Eine einfache Prüfung des Zykluszustandes des Untersystems kann dann eine GO/NO GO-Anzeige hinsichtlich des Zustands und der Funktion der geprüften Einheit liefern, so daß eine einmalige Prüfung für alle nachfolgenden Fertigungs- oder Reparaturoperationen ausreichend ist.

Prüfverfahren und Prüfvorrichtung gemäß der Erfindung werden zum Prüfen integrierter Schaltungsanordnungen bzw. zum Prüfen von Systemen integrierter Schaltungsanordnungen mit mehreren Eingängen, Ausgängen und logischen Schaltungen verwendet. Dabei umfaßt jede logische Schaltungsanordnung mehrere logische Schaltungen bzw. Gatter und Speicherelemente, welche einzeln oder im Zusammenhang geprüft werden könnten. Gemäß der Erfindung werden die zu prüfenden logischen Schaltungen gegen externe Eingangssignale isoliert, und der isolierte Schaltungsteil wird so "umgebaut" bzw. ausgebildet, daß er alle zu prüfenden Schaltkreise umfaßt und als nichtlinearer, binärer Sequenzgenerator arbeitet. Nach dem Isolieren der Schaltungsanordnung gegenüber dem Umfeld werden die Speicherelemente auf eine bekannte Startbedingung bzw. auf bekannte Ausgangszustände gesetzt, woraufhin die so vorbereitete logische Schaltungsanordnung dann für die Dauer eines Testzyklus mit einer vorgegebenen Anzahl von Schritten getaktet wird. Während des Zyklus arbeiten die Gatter- und Speicherelemente der zu prüfenden Schaltungsanordnung als nichtlinearer Binärsequenzgenerator. Ein solcher Generator hat aber eine einzigartige fehlerfreie Zyklusstruktur, so daß die Speichereinheiten nur unter der Voraussetzung eines fehlerfreien Betriebes einen bekannten Endzustand erreichen, während abweichende Speicherinhalte das Vorliegen mindestens eines Fehlers anzeigen. Die Zustände der Speichereinheiten werden im Anschluß an den Testzyklus mit den bekannten Zuständen bei fehlerfreiem Betrieb verglichen, und es wird eine Fehlerbedingung angezeigt, wenn sich die miteinander verglichenen Zustände unterscheiden.

Zum Isolieren des zu prüfenden Schaltungsteils wird in jeden Schaltkreiseingang ein Datenschalter eingefügt, welcher betätigbar ist, um die zu prüfende logische Schaltungsanordnung zu isolieren. Eine Rückkopplungsverbindung von den Ausgängen der logischen Schaltungsanordnung zu den Eingängen der Datenschalter eröffnet dabei die Möglichkeit, daß die logische Schaltungsanordnung alle zu prüfenden Schaltkreise umfaßt, während sie als nichtlinearer Binär sequenzgenerator arbeitet.

Vorzugsweise ist jeder der Datenschalter mit einer eingebauten Steuerung verbunden, welche die Datenschalter derart steuert, daß jeweils die zu prüfende logische Schaltungs anordnung gegenüber dem Umfeld isoliert wird. Außerdem steuert die Steuerung die Voreinstellung der Speicherzustände, das Takten und die Durchführung des abschließenden Vergleichs.

Ein besonderer Vorteil des erfindungsgemäßen Prüfsystems besteht darin, daß das Testsystem in die integrierte Schaltungs anordnung eingebaut werden kann und daß auf die Erzeugung spezieller Prüfeingangssignalmuster und auf eine Signaturanalyse der Ausgangssignalmuster verzichtet werden kann. Verfahren und Prüfvorrichtung gemäß der Erfindung arbeiten vielmehr insofern mit einer Art Selbstdiagnose, als die Analysezyklen von der zu prüfenden Schaltung selbst erzeugt werden, wobei diese Schaltung ihre eigenen Fehler feststellen kann.

In Ausgestaltung der Erfindung hat es sich ferner als vorteilhaft erwiesen, wenn ein Prüfzyklus durch Fernsteuerung eingeleitet und über eine Verbindungsleitung auch durch Fern überwachung überwacht werden kann.

Weitere Einzelheiten und Vorteile der Erfindung werden nachstehend anhand von Zeichnungen noch näher erläutert und/oder sind Gegenstand von Unteransprüchen. Es zeigen

Fig. 1 bis 3 perspektivische Darstellungen einer integrierten Schaltung, einer mit ICs bestückten Karte und einer Schaltungsanordnung mit mehreren bestückten Karten, wobei es sich in allen drei Fällen um "integrierte" Schaltungs anordnungen handelt, die nach dem erfindungsgemäßen Verfahren geprüft werden können;

Fig. 4 ein Flußdiagramm zur Erläuterung des erfindungsgemäßen Prüfverfahrens;

Fig. 5 ein vereinfachtes Blockschaltbild einer LSI-Schaltung mit sequentiellen Schaltkreisen und mit einem eingebauten Prüfsystem gemäß der Erfindung;

Fig. 6 und 7 Blockschaltbild von kombinierten bzw. sequentiellen Schaltkreisen, welche die logischen Schaltungsanordnungen der LSI-Schaltung gemäß Fig. 5 bilden;

Fig. 8 ein detailliertes Schaltbild eines typischen Datenschalters des erfindungsgemäß eingebauten Prüfsystems;

Fig. 9 eine schematische Darstellung zur Erläuterung der erfindungsgemäßen Umgestaltung einer zu prüfenden logischen Schaltungsanordnung zum Simulieren eines nichtlinearen Binärsequenzgenerators;

Fig. 10 ein schematisches Blockschaltbild zur Erläuterung der Voreinstellung der Speichereinheiten der zu prüfenden logischen Schal tung;

Fig. 11 eine schematische Darstellung eines Prüfzyklus und

Fig. 12 eine schematische Darstellung der Vergleichs- und Fehleranzeige-Einrichtungen einer Vorrichtung gemäß der Erfindung.

Im einzelnen zeigen Fig. 1 bis 3 elektrische Schaltkreise, nämlich eine integrierte Schaltung 2, nachstehend IC genannt, eine mit mehreren ICs 2 bestückte Karte 4 und eine Schaltung 6, beispielsweise einen Einschub, mit mehreren bestückten Karten 4. Diese elektrischen Schaltkreise 2, 4, 6 können nach dem erfindungsgemäßen Verfahren geprüft werden. Ein typischer Schaltkreis, wie er gemäß der Erfindung geprüft werden soll, ist eine hochintegrierte Schaltung (LSI-Schaltung) mit etwa 100 Flip-Flops oder Speichern, 300 logischen Gattern, 6000 aktiven Bauelementen, 25 Eingängen und Ausgängen, einschließlich Versorgungs- und Taktanschlüssen. Ein vereinfachtes Blockdiagramm einer LSI-Schaltung mit eingebautem Testsystem ist in Fig. 5 gezeigt.

Die in Fig. 2 gezeigte Leiterplatte ist typischerweise mit mehreren miteinander verbundenen Baugruppen, insbesondere LSI-Schaltungen 2, bestückt. Mehrere derartige bestückte Karten 4 können zu einer Baugruppe 6 verbunden werden, wie dies Fig. 3 zeigt. Das erfindungsgemäße Verfahren kann zum Prüfen einzelner Bausteine 2, vollständiger Karten 4 oder kompletter Anordnungen bzw. Einschübe 6 verwendet werden.

Die elektrischen Schaltkreise 2, 4, 6 sind dabei auswechselbare Einheiten. Normalerweise werden alle diese Einheiten gleichzeitig getestet. Wenn die Komplexität des Testsystems so klein wie möglich erhalten werden soll, kann die Prüfung jedoch auch nacheinander auf verschiedenen Ebenen durchgeführt werden. In diesem Falle werden beispielsweise zunächst mögliche Fehler der Schaltungen 2 geprüft, anschließend erfolgt dann die Prüfung der bestückten Karte 4, und schließlich erfolgt die Prüfung der kompletten Einheit 6. Das Prüfen der Anordnung auf verschiedenen Ebenen hat den Vorteil, daß sowohl die Fehler der einzelnen Schaltkreise als auch die Fehler kompletter Karten ermittelt werden, wobei außerdem die elektrischen Verbindungen, die Steckverbindungen und die Gatter geprüft werden, die sonst bei der Prüfung möglicherweise nicht erfaßt werden. Obwohl bei der Prüfung der einzelnen Ebenen in einigen Fällen nicht erkannt werden kann, welcher Baustein bzw. welcher Karte fehlerhaft ist, ist dieses Prüfverfahren nützlich, um sicherzustellen, daß alle zu Prüfzwecken zusätzlich vorgesehenen Datenschalteinrichtungen einwandfrei arbeiten.

Nachstehend soll nunmehr anhand von Fig. 4 das erfindungsgemäße Prüfverfahren näher beschrieben werden. Der zu prüfende Schaltkreis (die zu prüfende logische Schaltung) wird erfindungsgemäß von externen Eingängen getrennt, sobald der Prüfvorgang eingeleitet wird. Während der Prüfung werden ferner die Ausgangskreise derselben mit ihren Eingangskreisen verbunden. Die Speicherelemente der logischen Schaltung werden ferner gemäß einer vorgegebenen Startbedingung eingestellt. Anschließend daran wird die zu prüfende Schaltung mit einer vorgegebenen Anzahl von Schritten getaktet, um einen Prüfzyklus zu definieren, derart, daß die logischen Gatter und die Speicherelemente der Schaltung als nicht-linearer Binärsequenzgenerator arbeiten. Durch Computersimulation oder dergleichen kann die Einstellung der Speicherelemente nach einer vorgegebenen Anzahl von Schritten, welche der Anzahl der Schritte des Prüfzyklus entspricht, bestimmt bzw. erkannt werden, wenn die logischen Gatter und die Speicherelemente normal und fehlerfrei arbeiten. Am Ende des Prüfzyklus wird also die Einstellung bzw. der Inhalt der Speicherelemente mit den be kannten Einstellungen bzw. Inhalten verglichen. Wenn abweichende Einstellungen festgestellt werden, wird ein Fehler angezeigt, so daß der Kontrolleur weiß, daß die geprüfte Schaltung ausgewechselt werden muß.

Das erfindungsgemäße Prüfverfahren wird nachstehend in Verbindung mit einer Prüfvorrichtung zur Durchführung der Prüfung näher beschrieben.

In Fig. 5 ist eine LSI-Schaltung 2 detaillierter dargestellt. Die Schaltung 2 umfaßt mehrere Eingänge 8 und mehrere Ausgänge 10. Jede Schaltung 2 umfaßt ferner mehrere logische Schaltkreise 12, die jeweils aus einer Kombination C verschiedener Schaltungen bestehen.

Wie Fig. 6 zeigt, umfaßt einer derartige Kombination C ein oder mehrere logische Gatter 14 mit Eingängen I und Ausgängen O, jedoch keine Speicherelemente. Andererseits umfaßt eine sogenannte sequentielle Schaltung S, wie sie in Fig. 7 dargestellt ist, ein oder mehrere Kombinationen C von Schaltungen und ein oder mehrere Speicherelemente 16, die bezüglich der Kombination C in einem Rückkopplungszweig liegen und ebenfalls mindestens einen Eingang I und mindestens einen Ausgang O umfassen. Wie oben ausgeführt, ist das Ausgangssignal einer sequentiellen Schaltung S eine Funktion des Eingangssignals und des Zustands der Speicherelemente. Der Zustand der Speicherelemente ist dabei seinerseits eine Funktion der vorausgehenden Eingangssignale. Die typische LSI-Schaltung gemäß Fig. 5 ist eine sequentielle logische Schaltung, welche mehrere Flip-Flop- Speicherschaltungen 18 umfaßt, welche die Stufen eines nichtlinearen Sequenzgenerators bilden. Die Anordnung und die Art der Verbindung der logischen Schaltungen 12 und der Flip-Flops 18 wird vom Schaltungsentwickler vorgegeben.

Das erfindungsgemäße Testsystem wird normalerweise vom Schaltungsentwickler in die zu prüfende Schaltung eingebaut und macht lediglich eine prozentual sehr kleine Erweiterung der Schaltkreisarchitektur erforderlich, wodurch Kosten und Komplexität der Prüfeinrichtungen auf ein Minimum reduziert werden. Im wesentlichen umfaßt das Prüfsystem eine eingebaute Prüfsteuerung 20 (Testcontroller) und mehrere Datenschalter 22. Im einzelnen ist mit jedem Eingang 8 ein Datenschalter 22 verbunden, und sämtliche Datenschalter 22 sind mit der Steuerung 20 verbunden. Die Datenschalter 22 sind durch die Steuerung 20 derart steuerbar, daß sie die zu prüfende Schaltung von anderen logischen Schaltungen der Schaltungsanordnung und von allen externen Eingängen trennen. Diese Trennung von bzw. Isolation gegenüber der "Umgebung" ist erforderlich, um sicherzustellen, daß ein Fehler in einer austauschbaren Einheit, die gerade geprüft wird, nicht zu anderen logischen Schaltungen wandern kann. Wenn nämlich ein solcher Fehler an benachbarte Schaltungen weitergegeben werden könnte, wäre es unmöglich, diejenige Schaltung zu identifizieren, in der der Fehler tatsächlich auftritt.

Eine andere Möglichkeit besteht darin, das Testsystem gemäß der Erfindung als separate Prüfeinheit auszubilden, die dann mit den zu prüfenden Schaltungen - IC, LSI bzw. VLSI - zu verbinden wäre. Eine derartige separate Prüfeinheit umfaßt im wesentlichen eine Steuerung und mehrere Datenschalter, einschließlich der Rückkopplungsleitungen. Ein separates Prüfgerät arbeitet in ähnlicher Weise wie eine eingebaute Prüfeinheit.

Wie Fig. 8 zeigt, umfaßt jeder Datenschalter 22 zwei logische Schaltungen 24, von denen jede zwei Eingänge besitzt, wobei die Ausgänge der logischen Schaltungen mit einer ODER-(summier)Schaltung 26 verbunden sind, deren Ausgang mit der zu prüfenden logischen Schaltung verbunden ist. Eine Eingangsleitung zu einem der Datenschalter ist mit einem externen Eingang 8 verbunden. Einem anderen Eingang des Datenschalters 22 wird ein Signal zugeführt, welches die beiden den Zuständen "Prüfung" und "keine Prüfung" entsprechenden Zustände annehmen kann. Einem verbleibenden Eingang 28 des Datenschalters 22 wird schließlich ein Rück kopplungssignal vom Ausgang der zu prüfenden Schaltung zugeführt. Das Eingangssignal "Prüfung/keine Prüfung" des Datenschalters 22 trennt bzw. verbindet die zu prüfende Schaltung von bzw. mit ihren normalen Eingängen, während es gleichzeitig die Rückkopplungsschleife einschaltet.

Wie vorstehend erläutert und wie in Fig. 5 und 9 gezeigt, verbindet die Leitung 28 den Ausgang der zu prüfenden Schaltung mit dem Eingang derjenigen Datenschalter 22, deren Ausgänge mit der zu prüfenden Schaltung verbunden sind. Auf diese Weise wird die zu prüfende Schaltung, insbesondere eine logische Schaltung, derart angeschlossen, daß die Ausgangskreise in den Betrieb des nichtlinearen Binärsequenzgenerators eingeschlossen werden. Wenn die Anzahl der Ausgangsleitungen größer als die Anzahl der Eingangsleitungen ist, werden diese durch modulo 2-Addition oder ein ähnliches Verfahren zusammengefaßt, so daß jeder Ausgang einen Eingang beeinflußt. Wenn die Anzahl der Eingänge größer als die Anzahl der Ausgänge ist, dann können ein oder mehrere Ausgangssignale zur Ansteuerung von mehr als einem Eingang verwendet werden. Die Folge- oder Ablauflogik innerhalb der zu prüfenden logischen Schaltung muß nicht modifiziert werden, um die Schaltung als nicht-linearen Binärsequenzgenerator arbeiten zu lassen. Jedes Speicherregister innerhalb der logischen Schaltung kann nämlich hinsichtlich seines Schaltungskonzepts lediglich zu Prüfzwecken als ein Register in dem Sequenzgenerator betrachtet werden.

Die zyklischen Eigenschaften des Sequenzgenerators werden als Funktion der Gesamtzahl der logischen Gatter und ihrer logischen Zustände analysiert. Zu diesem Zweck wird während der Analyse eine Tabelle generiert, welche anzeigt, welche Gatter in welcher Weise angesprochen haben. Auf diese Weise kann ein komplettes Fehleranalyseproblem entwickelt werden, welches die Testfunktionen anzeigt, welche durchgeführt werden, während der nichtlineare Binärsequenzgenerator einen bestimmten Teil seines Zyklus durchläuft. Diese Analyse zeigt dann möglicherweise an, daß gewisse Teile einer bestimmten Logik aufgrund einer bestimmten logischen Funktion, die zu langsam war, um sich zu ändern, nicht vollständig geprüft wurden, wie dies beispielsweise bei einem vielstufigen Binärzähler eintreten kann, welcher Stufen umfaßt, deren Schaltzustand sich nur selten ändert.

Unter diesen Umständen ist es möglicherweise erforderlich, zusätzlich ein Prüf-Steuergatter vorzusehen, um die betreffenden logischen Strukturen in kleinere, schneller reagierende Strukturen aufzubrechen, deren Schaltzustände sich schneller ändern und die daher besser prüfbar sind.

Im Verlauf der Schaltungsentwicklung sollten folglich die Zykluseigenschaften des nichtlinearen Sequenzgenerators analysiert werden, um die Fehlererfassungsmöglichkeiten für die verschiedenen Teile des Zyklus sowie die verschiedenen Prüfzeitintervalle und Rückkopplungsverbindungen zu bestimmen. Die variablen Funktionen gestatten dabei eine optimale Auswahl für einen Testzyklus. Die Verwendung der bekannten sequentiellen Schrittschalteigenschaften bzw. Zyklusstrukturen einer solchen logischen Struktur charakterisieren die vorliegende Erfindung. Die Speicherregister dienen also dazu, jeden Fehler abzuspeichern, der zu irgendeinem Zeitpunkt während eines Prüfzyklus auftreten könnte, da das System in diesem Fall von seiner bekannten, Zyklusstruktur abweicht und für den Rest der Prüfphase in diesem Zustand verbleibt.

Wie Fig. 10 zeigt, umfaßt die Steuerung 20 Einrichtungen zur Voreinstellung, mit deren Hilfe an jedes Speicherelement 18 der zu prüfenden logischen Schaltung ein Signal anlegbar ist, welches das Speicherelement 18 auf einen definierten Startzustand setzt. Die Voreinstellung erfolgt vorzugsweise so, daß die normalen Leitungen für die Voreinstellung oder andere Initialisierungsschaltungen der Schaltungsanordnung verwendet werden. Durch die Voreinstellung der Speicherelemente wird der Sequenzge nerator in einen bestimmten, bekannten Binärzustand seines Schrittschaltzyklus gebracht. Die Einrichtungen zur Voreinstellung werden normalerweise bei der Schaltungsentwicklung in die Schaltungsanordnung integriert.

Unter Steuerung durch die Steuerschaltung 20 wird die zu prüfende Schaltung für eine vorgegebene Anzahl von Schritten, die einen Testzyklus definieren, mit ihrer normalen Taktfrequenz getaktet. Die Speicherelemente enthalten dann den "Pseudoinhalt" des nichtlinearen Sequenzgenerators. Die Gatter und die zugeordneten Eingangskreise zu den Speicherelementen arbeiten während des Testzyklus in üblicher Weise mit einigen relativ kleinen Ausnahmen, welche erforderlich sind, um "langsame" logische Strukturen aufzubrechen. Der gesamte Prüfungsablauf basiert dabei im Prinzip auf der Tatsache, daß der Binärsequenzgenerator bei den verschiedenen Fehlern aus seinem normalen Zyklus in einen völlig anderen Zyklus gerät, wie dies in Fig. 11 gezeigt ist, wobei nur eine minimale Wahrscheinlichkeit dafür besteht, daß der Generator zufällig wieder in den richtigen Zustand gelangt, so daß die Fehlerbedingung zuverlässig angezeigt wird. Wenn andererseits alle Gatter korrekt arbeiten, durchläuft der Sequenzgenerator seinen normalen Arbeitszyklus, so daß ein einwandfreier Betriebsablauf angezeigt wird.

Es ist zu beachten, daß dann, wenn eine Gatterstruktur in all ihren logischen Zuständen ohne Fehler betrieben wird, dieses anzeigt, daß alle aktiven Schaltungen, alle inaktiven Schaltungen und alle Verbindungen arbeiten müssen, da alle Gatter gemeinsam zusammenarbeiten, um den Betrieb des nichtlinearen Sequenzgenerators zu ermöglichen. Die Register und Gatter führen gemeinsam eine logische Funktion aus, die nicht korrekt laufen würde, wenn nicht jedes Gatter einwandfrei arbeiten würde.

Der Testzyklus läuft für ein angemessenes Zeitintervall, und zwar in Abhängigkeit von dem Fehlererfassungsziel sowie in Abhängigkeit von irgendeinem bequem verfügbaren Zähler, der für irgendeinen anderen Zweck vorhanden ist. Dabei wird die Länge des Zählvorgangs vorgegeben. Aus diesem Grunde ist die Einstellung bzw. der Zustand der Speicherelemente für den Fall, daß jedes einzelne Gatter während der gesamten Prüfzeit einwandfrei arbeitet, bekannt oder kann durch Computersimulation ermittelt werden. Wenn eine abweichende Stellung festgestellt wird, ist also an irgendeinem Punkt des Prüfzyklus ein Fehler aufgetreten. Im allgemeinen gilt, daß die Qualität des Prüfvorganges umso größer ist, je länger der Prüfzyklus dauert. Typische Testzyklen bestehen aus einigen tausend bis einigen zehntausend Schritten.

Gemäß Fig. 12 wird die Stellung bzw. der Zustand jedes Speicherelements 30 abgetastet bzw. ermittelt und mit Hilfe eines UND-Gatters 32 mit dem vorbekannten Zustand verglichen. In der Praxis kann das UND-Gatter möglicherweise nur einen Bruchteil der Speicheranordnungen abtasten, damit eine ausreichend hohe Genauigkeit für eine bestimmte Prüfanwendung erhalten wird.

Wenn die ermittelten Zustände der Speicherelemente den bekannten Sollzuständen entsprechen, ist klar, daß die zu prüfende logische Schaltung einwandfrei arbeitet und daß in der Schaltung keine Fehlerbedingungen vorhanden sind. Wenn anderereits die Zustände der Speicherelemente im Anschluß an einen Prüfzyklus von den vorbekannten Zuständen verschieden sind, liefert das UND-Gatter ein Fehler- Ausgangssignal zu einer Fehleranzeige 34. Die Fehleranzeige 34 enthält eine Anzeige-Lichtquelle 36, welche aufleuchtet, wenn eine Fehlerbedingung vorliegt.

Wie aus Fig. 5 deutlich wird, wird die eingebaute Prüfsteuerung normalerweise durch eine Prüfvorrichtung, wie zum Beispiel eine Prüftaste, aktiviert, welche die Steuerung zu einer Prüfsequenz freigibt. Die Prüftaste kann von Hand von dem Kontrolleur betätigt werden, welcher nach Durchführung der Prüfung auf die Fehleranzeige 34 schaut, um festzustellen, ob die geprüfte Schaltung einwandfrei arbeitet. Es kann auch ein Prüfschalter mit Fernbetätigung vorgesehen sein, welcher durch ein Signal betätigt wird, welches über eine Verbindungsleitung übertragen wird. Dementsprechend kann auch die Fehleranzeige an einer von der zu prüfenden Schaltung entfernten Stelle vorgesehen wer den.

Im Anschluß an die Prüfung einer ersten logischen Schaltung kann der nächste Schaltkreis, ein IC, eine Karte, ein Einschub, mittels ähnlicher Prüfverfahren und -einrichtungen geprüft werden. Im einzelnen wird zu diesem Zweck die nächste zu prüfende Schaltung isoliert und so geschaltet, daß ein nichtlinearer binärer Sequenzgenerator simuliert wird. Für die Speicherelemente erfolgt eine Voreinstellung in eine Startposition, der Schaltkreis wird getaktet und die Zustände der Speicherelemente werden mit den vorgegebenen Zuständen verglichen. Entsprechende Testzyklen können für alle zu prüfenden Einrichtungen durchgeführt werden. In vielen Systemen ist es möglich, alle logischen Schaltkreise so auszubilden, daß die Prüfung etwa in gleich langen Prüfintervallen durchgeführt werden kann. In diesem Falle ist es möglich, alle logischen Schaltkreise gleichzeitig zu testen und die Testergebnisse sequentiell auszulesen.

Mit einigen Modifikationen können Prüfverfahren und -ein richtung gemäß der Erfindung zur Prüfung digitaler Prozessorsysteme auf der Basis von Computerarchitekturen verwendet werden. Digitale Prozessorsysteme bieten normalerweise einige spezielle Prüfprobleme. Diese Probleme beziehen sich auf die nahezu konstante Übertragung von Datenblöcken von einer logischen Einheit zu einer anderen. Außerdem haben viele Systeme busartige Verbindungen, welche sowohl als Eingangs- wie auch als Ausgangsleitungen dienen. Zur Prüfung derartiger Systeme wird das erfindungsgemäß durchzuführende Takten derart durchgeführt, daß sich eine Zweiphasen-Testfolge ergibt, um die Bus strukturen im Eingangszustand und im Ausgangszustand zu prüfen. Dies macht es erforderlich, daß ein Testzyklus durchgeführt wird, bei dem ein Eingangs/Ausgangs-Bus zuerst zu einem Eingangskreis gemacht wird, woraufhin dann ohne Änderung der Einstellung bzw. der Zustände in den Registern ein zweiter Testzyklus durchgeführt wird, für den der Bus als Ausgangskreis geschaltet wird. Weiterhin sollte der Testzyklus eine solche Struktur erhalten, daß der Programmzähler des Computers als Teil des Testzyklus seinen vollständigen Zyklus durchläuft, um sicherzustellen, daß die zu prüfende Firmware oder Software während des Prüfvorgangs voll läuft. Schließlich müßten die Daten- und Programmspeicher mit bekannten Informationen gefüllt werden und der Einfluß des Datenspeichers auf den Inhalt bzw. den Zustand des nichtlinearen binären Sequenzgenerators am Ende des Prüfzyklus müßte vorab berechnet werden, um dann eine Anzeige zu ermöglichen, ob ein einwandfreier Betrieb erreicht wurde oder nicht.

Zur Erfüllung der vorstehend angegebenen Forderungen ist möglicherweise ein zusätzlicher Lesespeicher (ROM) für die Test-Steuerfunktionen erforderlich, welcher den Programmzähler im Verlauf eines vollständigen Zyklus unterstützen würde. Zusätzlich könnte ein kleiner linearer Binär sequenzgenerator verwendet werden, um, falls erforderlich, die vorbekannte Startinformation für den Datenspeicher zu erzeugen.

Derselbe Sequenzgenerator könnte dann auch dazu verwendet werden, die Ausgangsdaten des Datenspeichers beim vollständigen Auslesen des Speicherinhalts zu vergleichen. In diesem Fall würde ein idealer Testzyklus die Datentestfolge zweimal durchlaufen, und zwar zunächst als normale Sequenz und dann als invertierte Datenfrequenz. Auf diese Weise würden alle Stufen bzw. Zellen des Speichers sowohl für den "0"-Zustand als auch für den "1"-Zustand geprüft. Wenn die gespeicherten Daten bekannt sind, wäre dieser Schritt unnötig. Wenn für eine Anzahl von (Software-)Programmen eine Prüfung erforderlich wäre, könnte der Programm speicher verwendet werden, um sowohl die anfänglichen Speicherinhalte als auch den Endzustand des Speicherregisters zu speichern (geht/geht nicht-Einstellung = GO/NO GO-setting), wobei der Endzustand in einem speziellen Prüfregister gespeichert und für den abschließenden Vergleich sowie die darauf folgende GO/NO GO-Entscheidung verwendet würde.

Computersysteme, welche fehlertolerant sind, erreichen ihr Ziel normalerweise mittels redundanter Systeme, die im Falle eines Fehlers eingeschaltet werden können. Die GO/NO GO-Entscheidung gemäß der vorstehend erläuterten Computertestfolge würde bei einer derartigen kritischen Operations-Hardware für das hohe Testniveau sorgen, welches sowohl für die Hardware als auch für die zugeordnete kritische Firmware und/oder Software erforderlich wäre.

Bei kritischen Systemen kann es erforderlich sein, daß den Prüf-GO/NO GO-Schaltungen zusätzliche Prüfungen zugeordnet werden, um einen korrekten Betrieb zu gewährleisten. Dies kann erreicht werden, indem man die Detektorkreise zweimal ansteuert, nämlich am Beginn der Prüfung zum Eingeben eines Fehlersignals in einen 2-Bit-Binärzähler und außerdem mit dem regulären Impuls, der die erste Stufe in den richtigen Zustand bringt. Der Detektor für die ersten beiden Stufen würde auch feststellen, daß eine Aktion in der Testdetektorlogik aufgetreten ist.

Claims

1. Verfahren zum Prüfen einer integrierten Schaltungs anordnung mit Ein- und Ausgängen und mit logischen Schaltungsanordnungen mit jeweils mehreren logischen Schaltungen und Speichereinheiten, gekennzeichnet durch folgende Verfahrensschritte:

a) Isolieren einer zu prüfenden logischen Schaltungsanordnung gegenüber den anderen logischen Schaltungsanordnungen, indem alle externen Eingänge dieser Schaltungsanordnung unterbrochen werden;
b) Verbinden der einzelnen Schaltkreise der logischen Schaltungsanordnung derart miteinander, daß alle zu prüfenden Schaltkreise erfaßt werden und zusammen einen nichtlinearen Binärsequenzgenerator simulieren;
c) Einstellen der Speichereinheiten der zu prüfenden logischen Schaltungsanordnung jeweils auf einen vorgegebenen Startzustand;
d) Takten der zu prüfenden logischen Schaltungs anordnung für eine vorgegebene Anzahl von Schritten, um einen Testzyklus zu definieren, bei dessen Durchführung die logischen Schaltungen und die Speichereinheiten als nichtlinearer Binärsequenzgenerator arbeiten, wobei die Speichereinheiten bei normalen Betriebsbedingungen jeweils einen bekannten Zustand erreichen und bei Vorliegen eines Fehlers einen anderen Zustand;
e) Vergleichen der Zustände der Speicherelemente nach dem Testzyklus mit den bekannten vorgegebenen Zuständen und
f) Anzeigen eines Fehlers, wenn sich die im Verlaufe des Testzyklus erhaltenen Zustände von den bekannten Zuständen unterscheiden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Schritte a) bis f) für weitere logische Schaltungs anordnungen der integrierten Schaltungsanordnungen wiederholt werden.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß zusätzliche Schritte durchgeführt werden, nämlich eine Überprüfung der Unterbrechung der externen Eingänge, eine Voreinstellung und ein Takten sowie Vergleichs schritte.

4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Unterbrechungsschritt das Verbinden eines Datenschalters mit jedem Eingang einer logischen Schaltungsanordnung einer zu prüfenden integrierten Schaltungsanordnung und eine solche Steuerung der Datenschalter umfaßt, daß der mindestens eine Eingang der zu prüfenden logischen Schaltung während des Prüfvorganges aufgetrennt wird.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß bei Vorhandensein von mit einer als Ein/Ausgabevorrichtung dienenden Busstruktur verbundenen Eingängen der logischen Schaltungsanordnung der Testzyklus zweimal durchgeführt wird, wobei die Busstruktur während des ersten Testzyklus als Eingangskreis und während des zweiten Testzyklus als Ausgangskreis behandelt wird.

6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Testfolge durch Fernsteuerung ausgelöst wird.

7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Schritte b) bis f) mittels einer separaten Prüfvorrichtung außerhalb der integrierten Schaltungsanordnung durchgeführt werden.

8. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Schritte a) bis f) mittels eingebauter Prüfeinrichtungen der integrierten Schaltungsanordnung innerhalb derselben durchgeführt werden.

9. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß im Verlaufe zusätzlicher Prüfschritte Verbindungen zwischen Eingängen, Ausgängen und logischen Schaltungsanordnungen der integrierten Schaltungsanordnung sowie Verbindungen auf bestückten Karten und in Schaltungsanordnungen mit mehreren Karten geprüft werden.

10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß in einem weiteren Schritt die eingebauten Prüfeinrichtungs- Schaltkreise der integrierten Schaltungsanordnung geprüft werden.

11. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in einem weiteren Schritt eine Kombination von Firmware und Hardware geprüft wird.

12. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine Voreinstellung der Speichereinheiten auf mehrere bekannte Startzustände erfolgt, denen bei fehlerfreiem Betrieb jeweils eine bekannte Schlußeinstellung am Ende des Testzyklus zugeordnet ist.

13. Vorrichtung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 12, gekennzeichnet durch folgende Merkmale:

a) Mit jedem Eingang (8) der jeweils zu prüfenden logischen Schaltungsanordnung (12) sind Trenneinrichtungen (22) verbunden, durch welche diese Eingänge (8) für die Dauer des Prüfvorganges gegen externe Signale sperrbar sind, welche über die Eingänge der anderen logischen Schaltungsanordnung (12) zugeführt werden;
b) es sind Prüfsteuereinrichtungen (20) vorgesehen, welche mit jeder der Trenneinrichtungen (22) verbunden sind, um die Prüffolge der zu prüfenden logischen Schaltungsanordnung (12) zu steuern und welche folgende Elemente umfassen:
- 1) Umschalteinrichtungen, mit deren Hilfe die Verbindungen zwischen den Schaltkreisen der logischen Schaltunganordnung (12) derart umschaltbar sind, daß alle zu prüfenden Schaltkreise verbunden werden, um einen nichtlinearen binären Sequenzgenerator zu simulieren;
- 2) Voreinstelleinrichtungen zur Voreinstellung der Speichereinheiten auf einen bekannten Start zustand;
- 3) Taktgebereinrichtungen zum Takten der logischen Schaltungsanordnung für eine vorgegebene Anzahl von Schritten, um einen Testzyklus zu definieren, bei dessen Durchführung die logischen Schaltungen und die Speichereinheiten als nichtlinearer Binärsequenzgenerator arbeiten, wobei die Speichereinheiten bei normalen Betriebsbedingungen jeweils vorgegebene Zustände und bei Vorliegen eines Fehlers einen anderen Zustand erreichen;
- 4) Abtasteinrichtungen zum Erfassen der Zustände der Speichereinheiten nach einem Testzyklus und zum Vergleichen der Zustände mit den bekannten Einstellungen und
c) Anzeigeeinrichtungen (34), welche mit Vergleichseinrichtungen (32) verbunden sind, um eine Fehlerbedingung anzuzeigen, wenn die Zustände der Speichereinheiten von dem vorgegebenen Zustand verschieden sind.

14. Vorrichtung nach Anspruch 13, dadurch gekennzeichnet, daß die Trenneinrichtungen (22) mehrere Datenschalter umfassen, die mit den einzelnen Eingängen (8) verbunden sind.

15. Vorrichtung nach Anspruch 14, dadurch gekennzeichnet, daß Rückkopplungskreise vorgesehen sind, welche die Ausgänge der logischen Schaltungsanordnung (12) mit Eingängen der Datenschalter verbinden, so daß die logische Schaltungsanordnung derart umschaltbar ist, daß sie alle zu prüfenden Schaltkreise umfaßt, um einen nichtlinearen Sequenzgenerator zu simulieren, und daß die Speichereinheiten Fehler während eines Testtaktzyklus erfassen und speichern.

16. Vorrichtung nach Anspruch 13, dadurch gekennzeichnet, daß die Vergleichseinrichtungen ein UND-Gatter (32) um fassen.

17. Vorrichtung nach Anspruch 16, dadurch gekennzeichnet, daß bei solchen integrierten Schaltungsanordnungen, bei denen mit den Eingängen der logischen Schaltungsanordnungen Buseinrichtungen verbunden sind, die als Ein/Ausgabekreise dienen, jeder Testzyklus zweifach durchgeführt wird, so daß die Buseinrichtungen bei einem ersten Testzyklus als Eingangskreis und bei einem zweiten Testzyklus als Ausgangskreis behandelt werden.

18. Vorrichtung nach Anspruch 17, dadurch gekennzeichnet, daß Betätigungseinrichtungen zum Betätigen der Prüf steuereinrichtungen (20) zur Einleitung eines Testzyklus vorgesehen sind.