-
Ein Serientest für gerade hergestellte Hochgeschwindigkeitschips ist schwierig oder nur mit einem aufwändigen Aufbau in der Serienproduktionsstätte möglich, was durch das Hinzufügen von neuen Testkomponenten teuer ist.
-
Die Qualität einer Empfangseinrichtung einer integrierten Schaltung kann durch einen sogenannten Shmootest überprüft werden. Dabei wird ein Testmuster an die Empfangseinrichtung mehrfach angelegt, wobei zwischen den Durchgängen jeweils einer von zwei Parametern geändert werden, so dass das Testmuster nach und nach bei allen Kombinationen der Parameterwerte angelegt worden ist. Nach jedem Anlegen der jeweiligen Kombination wird gespeichert, ob der Test das erwartete, richtige Ergebnis ausgegeben hat. Sodann wird das Ergebnis des Tests dargestellt, indem in einem zweidimensionalen Koordinatensystem bei Parameterkombinationen mit dem Ergebnis „fehlerfrei“ eine erste Farbe eingetragen und bei Parameterkombinationen mit dem Ergebnis „fehlerhaft eine zweite Farbe eingetragen werden. So wird graphisch leicht verständlich dargestellt, bei welchen Kombinationen die zu testende integrierte Schaltung funktioniert und bei welchen nicht.
-
Zum Erzeugen der Parameterkombinationen werden die externen Parameter, typischerweise die Spannung und ein als Phase bezeichneter Zeitverzug, durch einen externen Tester variiert. Mit diesen beiden Parametern können typische Variationen von externen Komponenten und Leitungen dargestellt werden. Wenn beispielsweise zwischen einer externen Spannungsquelle und der integrierten Schaltung eine elektrische Verbindung mit einem relativ hohen Widerstand ist, ist die an der integrierten Schaltung anliegende Spannung geringer als die Spannung, die von der Spannungsquelle ausgegeben wird. Durch Reduzieren der Spannung in einem Testlauf, wird in diesem Testlauf geprüft, ob die integrierte Spannung noch funktioniert, wenn die Verbindung zwischen Spannungsquelle und dem integriertem Chip den relativ hohen Widerstand hat. Mit der Variation der Phase können die Effekte unterschiedliche Laufzeitunterschiede zwischen Takt-und Signalleitungen nachgebildet werden. Je höher die Anforderungen an die Genauigkeit dieser Tests sind, umso aufwändiger werden die externen Tester.
-
Die europäische Patentanmeldung
EP 2 148 461 A2 zeigt ein Verfahren und eine Schaltung zum Testen von digitalen Empfangsschaltungen. Eine integrierte Schaltung enthält eine zu testende Empfangseinrichtung zum Empfangen eines Eingangssignals.
-
Es ist ein Ziel dieser Offenbarung, einen Test für Hochgeschwindigkeitsschnittstellen bereitzustellen, der ohne das Hinzufügen von externen Komponenten auskommt.
-
In einer Ausführungsform wird eine integrierte Schaltung bereitgestellt, die eine zu testende Empfangseinrichtung zum Empfangen eines Eingangssignals und Abspeichern des Eingangssignals zu einem vorbestimmten Zeitpunkt und ein Filter zum Filtern des abgespeicherten Eingangssignals enthält. Zudem enthält die integrierte Schaltung einen Prozessor, typischerweise ein Mikrocontroller oder ein Mikroprozessor, der zu dem Unterziehen des gefilterten Eingangssignals mit einer Fehlerkorrektur, dem Vergleichen des fehlerkorrigierten Signals mit einem weiteren Signal und der Ausgabe einer Fehlernachricht, wenn das gefilterte Eingangssignal dem weiteren Signal nicht entspricht, eingerichtet ist. Unter Prozessor verstehen wir hier und im Folgenden ein programmbares Rechenwerk, das gemäß übertragenen Befehlen Rechenschritte vornimmt.
-
Eine Leistungsquelle der integrierten Schaltung dient zum Versorgen der zu testenden Empfangseinrichtung mit einer einstellbaren Spannung und/oder einem einstellbaren Strom und eine Verstelleinrichtung dient zum Variieren des vorbestimmen Zeitpunkts und der einstellbaren Spannung beziehungsweise des einstellbaren Stroms. Unter Leistungsquelle wird eine Schaltung verstanden, die elektrische Leistung bereitstellt, und ist bespielweise als ein Spannungswandler ausgeführt.
-
Der Prozessor der vorgeschlagenen integrierten Schaltung unterzieht vor dem Vergleichen des gefilterten Signals dieses Signal einer Fehlerkorrektur.
-
Es wird verhindert, dass die integrierte Schaltung überkritisch getestet wird. Es sei der Fall angenommen, dass unter bestimmten Parameterbedingungen ein Eingangssignal von der Empfangseinrichtung so empfangen und gespeichert wird, dass die Empfangseinrichtung nicht das gewünschte Ausgangssignal ausgibt. Dies führt aber nicht zu einem Fehlverhalten der integrierten Schaltung, weil unter diesen Parameterbedingungen ein mögliches Fehlverhalten durch mindestens ein Element im Prozessor oder dem Pfad zwischen Empfangseinrichtung und dem Prozessor verhindert wird.
-
Es gibt beispielsweise in modernen Mikrocontrollern eine Vielzahl von Fehlerkorrekturmechanismen, die einzelne Fehler korrigieren können. Im Normalbetrieb der integrierten Schaltung würde der Fehler somit ausgemerzt werden. Dieses Ausmerzen erfolgt im Test ebenfalls, so dass im Testergebnis kein Fehler ausgegeben wird. Es wird zurecht kein Fehler ausgegeben, denn im Normalbetrieb würde auch kein Fehler auftreten. Testete man dagegen die Empfangseinrichtung nur für sich, würde im Testergebnis ein Fehler angezeigt werden.
-
Im Folgenden werden Ausführungsbeispiele anhand der Figuren erläutert. Dabei zeigen
- 1 eine Darstellung einer integrierten Schaltung gemäß einer ersten Ausführungsform;
- 2 eine Darstellung einer integrierten Schaltung gemäß einer zweiten Ausführungsform;
- 3 ein Augendiagram als Ergebnisdarstellung eines Shmootest für eine integrierte Schaltung der 1 oder 2.
-
Im Rahmen dieser Beschreibung werden die Begriffe „verbunden“, „angeschlossen“ sowie „gekoppelt“ verwendet zum Beschreiben sowohl einer direkten als auch einer indirekten Verbindung, eines direkten oder indirekten Anschlusses sowie einer direkten oder indirekten Kopplung.
-
1 zeigt schematisch eine integrierte Schaltung 1 gemäß einer ersten Ausführungsform. Die Begrenzung der integrierten Schaltung 1 ist in 1 durch die gestrichelte Linie dargestellt. An Anschlüssen auf dieser Begrenzung können elektrische Verbindungen von außerhalb der integrierten Schaltung 1 zu internen Elementen der integrierten Schaltung 1 bereitgestellt werden.
-
Ein Eingangsanschluss der integrierten Schaltung 1 ist als IN, ein Ausgangsanschluss ist als OUT bezeichnet. Der Eingangsanschluss IN ist an einen ersten Eingang der Empfangseinrichtung 10 angeschlossen, an ihrem Ausgang gibt sie das Signal INrec aus. Die Empfangseinrichtung 10 enthält an einem Takteingang das Signal φ und an Versorgungseingängen eine Spannung V. Die an den Versorgungseingängen empfangene Spannung V wird zum Betrieb der Empfangseinrichtung 10 genutzt. Das Signal φ wird verwendet, um in der Empfangseinrichtung 10 festzulegen, wann das empfangene Eingangssignal IN abgespeichert wird. Das Signal φ wird auch als Phase bezeichnet.
-
In Ausführungsformen wird die Empfangseinrichtung 10 in mehreren Instanzen ausgeführt, die alle die Phase φ und die Spannung V, aber unterschiedliche Eingangssignale erhalten. Es gibt folglich mehrere Ausgabesignale INrec.
-
Das Signal INrec wird an das Filter 11 ausgegeben. Dieses Filter 11 kann beispielsweise ein Hochpassfilter, ein Tiefpassfilter oder ein Bandpassfilter sein, das bestimmte Frequenzanteile des Signals herausfiltert. Das Ausgangssignal INFIL des Filters 11 kann somit gegenüber dem Eingangssignal INrec geändert sein. Im Falle eines Tiefpassfilters werden beispielsweise hochfrequente Rauschelemente im Signal INrec herausgefiltert. Das Signal INFIL wird im Prozessor 12 verarbeitet, insbesondere einer Fehlerkorrektur unterzogen und anschließend darauf überprüft, ob es einem erwarteten Ergebnis entspricht. Das Ergebnis dieser Überprüfung wird in einem Speicher 15 abgelegt. Zu dem Ergebnis wird im Speicher auch abgelegt, bei welchen Parameterwerten Spannung und Phase das abgelegte Ergebnis erzielt wurde.
-
Der Prozessor 12 steuert für das Einstellsignal C auch die Phasenverstelleinrichtung 13 und die Spannungsverstelleinrichtung 14. Die Phasenverstelleinrichtung 13 verstellt den zeitlichen Ablauf des Signals φ, während die Spannungsverstelleinrichtung 14 die Höhe der Spannung V verstellt. Damit arbeitet die Empfangseinrichtung 10 unter unterschiedlichen Bedingungen.
-
In dem Prozessor 12 läuft ein Programm ab, das auf der rechten Seite der 1 notiert ist. Ein Testprogramm, das in dem Prozessor 12 abläuft, kann beispielsweise folgendermaßen gestaltet sein. Zunächst wird ein Erwartungswert IN0, der das erwartete Ergebnis anzeigt, gespeichert. Alsdann setzt der Prozessor 12 das Einstellsignal C so, dass eine erste Kombination von erster Phase φ1 und erster Spannung V1 ausgegeben wird. Das Einstellsignal wird an die Verstelleinrichtung in Form der Phasenverstelleinrichtung 13 und der Spannungsverstelleinrichtung 14 ausgegeben. In einer Ausführungsform ist die Phasenverstelleinrichtung eine PLL (ein Phasenregelkreis) und die Spannungsverstelleinrichtung 14 ein Low-Drop-Out Längsregler.
-
Die Spannungsverstelleinrichtung 14 empfängt von der Spannungsquelle 17 eine Versorgungsspannung V0, aus der sie ihrerseits die Versorgungsspannung V für die Empfangseinrichtung 10 bereitstellt. Die Höhe der Spannung V wird entsprechend der Vorgaben aus dem Einstellsignal C durch die Spannungsverstelleinrichtung 14 eingestellt.
-
Es wird ein Signal an dem Eingangsanschluss IN empfangen, von der Empfangseinrichtung 10 verarbeitet und zu einem Zeitpunkt, der durch die Phase φ1 vorgegeben ist, gespeichert. Das gespeicherte Signal wird als INrec ausgegeben. Nach der Filterung wird das gefilterte Signal INFIL von dem Prozessor empfangen. Das Signal INFIL wird vom Prozessor einer Fehlerkorrektur unterzogen, sodass das Signal INFIL durch die Korrektur entweder geändert oder belassen wird.
-
Der sich dadurch ergebene Wert INFILcor wird im Prozessor mit einem Erwartungswert IN0 verglichen. Entspricht der Wert INFILcor dem Erwartungswert IN0 ist das Ergebnis „fehlerfrei“; entspricht er ihm nicht, ist das Ergebnis „fehlerhaft“. In dieser Ausführungsform gibt es somit nur zwei mögliche Werte für das Ergebnis. In anderen Ausführungsformen sind der Wert INFILcor und der Erwartungswert jeweils mehrwertig, womit als Ergebnis zusätzlich zu der Information, ob ein Fehler vorliegt oder nicht, auch den Betrag der Abweichung zwischen Wert INFILcor und dem Erwartungswert enthält.
-
Dass sich Werte entsprechen, muss nicht in allen Ausführungsformen heißen, dass sie genau gleich sind. Es kann auch heißen, dass ihre Differenz innerhalb eines vorgegebenen Bereichs ist.
-
Das Ergebnis des Vergleichs wird in dem Register 15 abgespeichert. Nach diesem ersten Testdurchgang beginnt ein zweiter Durchgang. Dazu wird das Einstellsignal C verändert, sodass eine weitere Kombination von Phase und Spannung ausgegeben wird, in diesem Fall dieselbe Phase φ1 wie beim ersten Durchgang, aber eine andere Spannung V2 als beim ersten Durchgang. Diese neue Parameterkombination wird an die Verstelleinrichtung ausgegeben. Die Phasenverstelleinrichtung 13 muss im Vergleich zum ersten Durchgang nichts ändern, aber die Spannungsverstelleinrichtung 12 muss die ausgegebene Spannung V verändern.
-
In einer Ausführungsform enthält die Spannungsverstelleinrichtung einen einstellbaren Widerstandsteiler, der eine Referenzspannung für einen Längsregler bereitstellt. Durch Ändern des Teilungsverhältnisses des Widerstandsteilers wird die Referenzspannung geändert, was auch den Betrag des von dem Längsregler ausgegebenen Spannung V ändert.
-
Nun wird wieder das am Eingangsanschluss IN anliegende Eingangssignal von der Empfangseinrichtung 10 empfangen, verarbeitet, gespeichert und ausgegeben. Das ausgegebene Signal wird durch das Filter 11 geführt und von dem Prozessor 12 zunächst einer Fehlerkorrektur unterzogen und dann mit dem Erwartungswert verglichen.
-
Die Fehlerkorrektur kann auf verschiedene Art ausgeführt werden. Wenn das Eingangssignal IN beispielsweise wie oben beschrieben aus mehreren Werten besteht, kann es redundante Informationen enthalten, die eine Fehlerkorrektur einzelner Fehler in dem Datenwort erlaubt. Dies ist eine Korrektur in Richtung parallel empfangener Eingangswerte. Zusätzlich oder alternativ ist auch eine Fehlerkorrektur entlang zeitlich nacheinander empfangener Daten möglich, weil beispielsweise ein fehlerfreies Signal in zeitlicher Hinsicht einem bestimmten Verlauf entsprechen soll. Somit kann bei Abweichungen von einem bestimmten Verlauf das ursprüngliche Signal durch Fehlererkennung im Prozessor erzeugt werden.
-
Nach Vergleich des korrigierten Ergebnisses mit dem Erwartungswert wird das Ergebnis des Vergleichs im Register 15 gespeichert. Das Verfahren wird fortgeführt, bis alle gewünschten Parameterkombinationen an die Empfangseinrichtung angelegt und mit ihnen getestet worden ist.
-
Am Schluss des Verfahrens liegen die Ergebnisse im Register 15 vor, wobei im Register 15 jeweils auch gespeichert ist, bei welcher Parameterkombination das entsprechende Ergebnis gespeichert wurde. Der Registerinhalt des Registers 15 kann ein Benutzer aus der integrierten Schaltung 1 über den Ausgangsanschluss OUT auslesen, um ihn beispielsweise graphisch in einem Shmoodiagramm anzuzeigen.
-
Auch möglich ist es, dass in einem nachfolgenden Programm der Prozessor 12 Verfahrensschritte durchführt, die die Eigenschaften der integrierten Schaltung 1 ändert. Zum Beispiel können Kondensatoren in dem Filter 11 mithilfe von Trimmoptionen vergrößert oder verkleinert werden.
-
2 zeigt eine weitere Ausführungsform der vorgeschlagenen Schaltung 1. Dabei werden Elemente mit gleichen Funktionen wie in 1 werden mit gleichen Bezugszeichen bezeichnet. Im Unterschied zu 1 enthält die Ausführungsform von 2 eine zweite Empfangseinrichtung 16, die wie die erste Empfangseinrichtung 10, die aus 1 bekannt ist, mit dem Eingangsanschluss verbunden ist und von dort ein Eingangssignal erhält. Als Taktsignal erhält die zweite Empfangseinrichtung 16 ein Taktsignal φ0. Dieses Taktsignal φ0 wird von der Phasenverstelleinrichtung 13 bereitgestellt, bleibt aber im Gegensatz zu dem Taktsignal φ während des Test konstant und wird nicht von Testdurchlauf zu Testdurchlauf verändert. Zudem erhält die erste Empfangseinrichtung von der Leistungsquelle 17 die Versorgungsspannung V0, die ebenfalls konstant bleibt und sich während des Tests nicht ändert.
-
Das am Eingangsanschluss IN anliegende Eingangssignal wird parallel von den Empfangseinrichtungseinrichtungen 10 und 16 empfangen, jeweils verarbeitet, gespeichert und ausgegeben. Das von der Empfangseinrichtung 10 ausgegebene Signal wird durch das Filter 11 geführt und von dem Prozessor 12 zunächst einer Fehlerkorrektur unterzogen.
-
Das von der zweiten Empfangseinrichtung 16 ausgegebene Signal IN0 wird von dem Prozessor 12 empfangen und ebenfalls einer Fehlerkorrektur unterzogen. Das Fehlerkorrigierte Signal wird als der Erwartungswert abgespeichert, mit dem das Fehlerkorrigierte Signal, das aus INFIL erzeugt wird, verglichen wird. Dadurch wird in Ausführungsformen ermöglicht, eine Korrelation der Fehlerauswertung zu den empfangenen Daten zu bekommen. Aus dieser Korrelation kann eine Lösung generiert werden, indem beispielsweis der Filter angepasst wird oder der externen Verbindungen und Komponenten anders dimensioniert werden. Ziel ist, eine fehlerfreie oder zumindest im erlaubten Maße fehlerhafte Kommunikation zu erhalten.
-
Das Testverfahren läuft wie in der Ausführungsform von 1 ab. Der Unterschied besteht darin, dass kein Erwartungswert von dem Prozessor aus einem Speicher oder von außen eingelesen wird. Der Erwartungswert wird vielmehr aus dem Signal IN mit Hilfe der zweiten Empfangseinrichtung 16 gebildet. Mit diesem Verfahren wird überprüft, ob die Änderung der Phase und der Spannung in der Empfangseinrichtung zu einem anderen Ergebnis führt als ungestört empfangene Signale.
-
3 zeigt ein Augendiagram als Ergebnisdarstellung eines Shmootest für eine integrierte Schaltung 1 der 1 oder 2. Dabei ist in dem Koordinatensystem waagerecht die Phase und senkrecht die Spannung aufgetragen. In der Mitte befindet sich das sogenannte Auge, der Bereich 30, der fehlerfrei ist. Das Auge ist umringt von einem zweiten Bereich 31 mit vereinzelten Fehlern, darum liegt ein Bereich 32 mit vielen Fehlern und außerhalb liegen die Bereiche, in denen es nur Fehler gibt. Anhand dieses Augendiagramms kann ein Benutzer feststellen, unter welchen Bedingungen die Empfangseinrichtung noch sicher funktioniert. Das Augendiagramm kann zudem noch bei unterschiedlichen Temperaturen aufgenommen werden, womit sich ein vollständigeres Bild für die Qualität der Empfangseinrichtung ergibt.
-
Es mag erstaunen, dass es nicht nur bei zu niedrigen, sondern auch bei zu hohen Spannungen zu Fehlern kommt. Dies liegt daran, dass in dieser Ausführungsform die Versorgungsspannung auch als Referenzspannung in der Empfangseinrichtung genutzt wird.
-
In dem gezeigten Augendiagramm wurden Fehler, die in der Empfangseinrichtung 10 aufgetreten sind, aber durch das Filter 11 oder den Prozessor 12 ausgemerzt worden sind, nicht angezeigt. Dies ist auch angemessen, da diese Fehler im normalen Betrieb der integrierten Schaltung 1 auch ausgemerzt werden würden. Somit sieht der Benutzer nur die Fehler, die auch im normalen Betrieb zu Problemen führen würden.
-
Bezugszeichenliste
-
- 10
- Empfangseinrichtung
- 11
- Filter
- 12
- Prozessor
- 13
- Phasenverstelleinrichtung
- 14
- Spannungsverstelleinrichtung
- 15
- Speicher
- 16
- Empfangseinrichtung
- 17
- Leistungsquelle
- 30
- fehlerfrei
- 31
- vereinzelt Fehler
- 32
- viele Fehler
- 33
- nur Fehler
