DE102004042079B3

DE102004042079B3 - Verfahren zur Messung einer Laufzeit einer Digitalschaltung und entsprechende Vorrichtung

Info

Publication number: DE102004042079B3
Application number: DE102004042079A
Authority: DE
Inventors: Stefan Linz
Original assignee: Infineon Technologies AG
Current assignee: Intel Germany Holding GmbH
Priority date: 2004-08-31
Filing date: 2004-08-31
Publication date: 2006-04-27
Anticipated expiration: 2024-09-01
Also published as: US7260490B2; US20060048041A1

Abstract

Bei einem Verfahren und einer Vorrichtung (33) zur Messung einer Laufzeit eines Abschnitts (1) einer Digitalschaltung (30) wird mindestens ein Ausgangssignal (21) des Abschnitts (1) mit einem Takt (31) und zusätzlich gegenüber dem Takt (31) um ein Zeitintervall früher abgespeichert, wobei dem Zeitintervall verschiedene Zeitdauern zugewiesen werden. Die Laufzeit wird abhängig von einer größten dieser verschiedenen Zeitdauern bestimmt, bei welcher ein Test positiv verläuft. Dabei verläuft der Test positiv, wenn der mit dem Takt abgespeicherte Wert mit dem um das entsprechende Zeitintervall früher abgespeicherten Wert übereinstimmt.

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Messung einer Laufzeit eines Abschnitts einer Digitalschaltung und eine entsprechend ausgebildete Vorrichtung, welche insbesondere innerhalb der Digitalschaltung angeordnet sein kann.
Um ein Laufzeitverhalten einer Digitalschaltung zu untersuchen, gibt es nach dem Stand der Technik neben aufwändigen außerhalb der Digitalschaltung befindlichen Testvorrichtungen zwei Verfahren bzw. Vorrichtungen, welche in der Regel innerhalb der Digitalschaltung angeordnet sind. Das eine Verfahren bzw. die eine Vorrichtung basiert auf einem Ringoszillator aus invertierenden Zellen, welche mit derselben Technologie wie die zu bewertende Digitalschaltung aufgebaut werden, wobei durch Messungen an dem Ringoszillator eine grobe Schätzung über das Laufzeitverhalten der Digitalschaltung gegeben werden kann. Dieses Verfahren besitzt neben dem Nachteil, dass es nur eine grobe Schätzung des Laufzeitverhaltens liefert, einen weiteren Nachteil, dass es nicht das Laufzeitverhalten eines vorher festzulegenden Abschnitts der Digitalschaltung direkt misst, sondern nur indirekt eine Aussage über das Laufzeitverhalten der Digitalschaltung machen kann.
Bei dem anderen nach dem Stand der Technik bekannten Verfahren, welches auch als Analog Digital Converter (ADC) bekannt ist, wird eine Wellenform eines kritischen Signals der Digitalschaltung untersucht. Mit diesem Verfahren kann zwar das Laufzeitverhalten eines Abschnitts der Digitalschaltung direkt untersucht werden, es besitzt aber den Nachteil, dass es sehr aufwändig ist und eine nach diesem Verfahren ausgestaltete Vorrichtung einen großen Teil der Digitalschaltung einnehmen würde.

In der DE 198 45 409 A1 wird eine Methode zur Messung des Flush-Delays bei Chips im LSSD-Design beschrieben, wobei es sich bei dem Flush-Delay um eine Messgröße für die Schaltgeschwindigkeit eines Chips handelt.

Die DE 100 06 236 C2 offenbart eine Anordnung zum Generieren von Signalimpulsen mit definierten Pulslängen in einem Baustein mit BIST-Funktionalität.

In der DE 196 52 890 C2 wird ein Verfahren zum Messen einer Verzögerungszeit einer Verzögerungszeit-Erzeugungsschaltung beschrieben, welche ein eingegebenes Impulssignal um eine vorbestimmte Zeit verzögert und ein verzögertes Impulssignal ausgibt.

Es ist deshalb eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Messung einer Laufzeit einer Digitalschaltung sowie eine entsprechend ausgestaltete Vorrichtung bereitzustellen, wobei die vorab beschriebenen Probleme nicht auftreten.

Diese Aufgabe wird erfindungsgemäß durch ein Verfahren gemäß Anspruch 1 und eine Vorrichtung gemäß Anspruch 19 gelöst. Die abhängigen Ansprüche definieren bevorzugte und vorteilhafte Ausführungsformen der Erfindung.

Im Rahmen der vorliegenden Erfindung wird ein Verfahren zur Messung einer Laufzeit eines Abschnitts einer Digitalschaltung bereitgestellt, wobei mindestens ein Ausgangssignal des Abschnitts einem Speicherelement der Digitalschaltung zugeführt und mit einem Takt in diesem Speicherelement abgespeichert wird. Dabei wird das mindestens eine Ausgangssignal jeweils zusätzlich um ein Zeitintervall früher, insbesondere in einem weiteren Speicherelement der Digitalschaltung, abgespeichert, als es entsprechend des Taktes in dem Speicherelement abgespeichert wird. Diesem Zeitintervall werden dabei verschiedene Zeitdauern zugewiesen, wobei abhängig von einer größten bzw. längsten dieser verschiedenen Zeitdauern, bei welcher ein Test positiv verläuft, die Laufzeit des Abschnitts bestimmt wird. Dabei gilt ein Ergebnis des Tests als positiv, wenn der mit dem Takt in dem Speicherelement abgespeicherte Wert mit dem um das entsprechende Zeitintervall früher abgespeicherten Wert des mindestens einen Ausgangssignals übereinstimmt.

Mit dem erfindungsgemäßen Verfahren wird also überprüft, ob ein Ausgang des bzgl. seines Laufzeitverhaltens zu untersuchenden Abschnitts seinen richtigen Wert schon besitzt, bevor dieser Wert mittels eines Taktes, insbesondere einem Systemtakt der Digitalschaltung, in das Speicherelement übernommen wird. Dabei wird erfindungsgemäß auch bestimmt, um wie viel früher bzw. um welche Zeitdauer früher bezogen auf einen Zeitpunkt, zu welchem der Wert mittels des Taktes in das Speicherelement übernommen wird, der Ausgang schon den richtigen Wert aufweist, der Test also positiv verläuft. Die Laufzeit des Abschnitts lässt sich dann zum Beispiel durch eine Subtraktion einer Periode des Taktes mit der größten Zeitdauer bestimmen.

Gegenüber den nach dem Stand der Technik bekannten Verfahren besitzt das erfindungsgemäße Verfahren den Vorteil, dass es zum einen die Laufzeit eines beliebigen Abschnitts der Digitalschaltung direkt messen kann und zum anderen eine nach dem Verfahren ausgestaltete Vorrichtung nur einen geringen Platzbedarf besitzt, so dass die derart ausgestaltete Vorrichtung ohne Probleme innerhalb der Digitalschaltung angeordnet werden kann.

Vorteilhafter Weise wird das Zeitintervall bei einer Durchführung des Tests über mindestens eine Periode des Taktes hinweg konstant gehalten.

Um zu überprüfen, ob an dem Ausgang des Abschnitts immer schon das Zeitintervall vorher der richtige Wert anliegt, reicht es in der Regel nicht aus, nur für z. B. eine Taktperiode zu überprüfen, ob der das Zeitintervall vorher anliegende Wert des Ausgangs gleich demjenigen Wert ist, welcher dann mittels des Taktes in das Speicherelement übernommen wird. Deshalb wird erfindungsgemäß das Zeitintervall über mehrere Taktperioden konstant gehalten und in dieser Zeit überprüft, ob jeweils der richtige Wert schon das Zeitintervall vorher am Ausgang des Abschnitts anliegt, ob also der Test positiv verläuft.

Bei dem erfindungsgemäßen Verfahren kann außerdem jeweils ein vorletzter Wert des mindestens einen Ausgangssignals, insbesondere in einem noch weiteren Speicherelement der Digitalschaltung, abgespeichert werden. Unter dem vorletzten Wert wird dabei derjenige Wert verstanden, welcher eine Taktperiode des Taktes vorher in dem Speicherelement abgespeichert ist. Dabei verläuft der Test insbesondere nur dann positiv, wenn über eine bestimmte Anzahl von Taktperioden hinweg durchgeführte Untertests positiv verlaufen und während einer Zeit während der Test durchgeführt wird keiner dieser Untertests negativ verläuft. Dabei gilt ein Untertest als positiv, wenn der vorletzte Wert und der Wert des abgespeicherten mindestens einen Ausgangssignals unterschiedlich sind und gleichzeitig ein Speicherinhalt des Speicherelements und der Wert des abgespeicherten mindestens einen Ausgangssignals übereinstimmt. Ein Untertest gilt als negativ, wenn ein Speicherinhalt des Speicherelements und der Wert des abgespeicherten mindestens einen Ausgangssignals nicht übereinstimmen.

Ein Untertest wird also vorteilhafter Weise nur dann als positiv gewertet, wenn vorher das mindestens eine Ausgangssignal seinen Wert geändert hat. Wenn nämlich das mindestens eine Ausgangssignal seinen Wert über eine Taktperiode beibehält, also kein Unterschied zwischen dem vorletzten Wert und dem aktuellen Wert des Ausgangs bzw. des mindestens einen Ausgangssignals existiert, kann in diesem Fall sogar eine Taktperiode vorher (und nicht nur das Zeitintervall vorher) der Wert an dem Ausgang des Abschnitts abgegriffen werden, ohne dass ein Untertest oder damit ein Test ein negatives Resultat erkennen würde. Deshalb ist es sinnvoll, nur Untertests als positiv zu werten, bei welchen ein Unterschied zwischen dem vorletzten Wert und dem aktuellen Wert des Ausgangs besteht. Indem gefordert wird, dass nicht nur ein sondern eine Anzahl von Untertests positiv verlaufen müssen, ohne dass dabei ein Untertest negativ verläuft, damit der Test positiv ist, steigt eine Güte der Laufzeitbewertung mit dem erfindungsgemäßen Verfahren entsprechend dieser Anzahl an.

Insbesondere kann der Test dann als positiv bewertet werden, wenn für jeden 1-Bit-Ausgang des Abschnitts eine bestimmte erste Anzahl von Untertests positiv und während einer Testdurchführung keiner dieser Untertests negativ verläuft. Dabei gilt ein Untertest als positiv, wenn der vorletzte Wert des entsprechenden 1-Bit-Ausgangs den Wert 0 und der dem entsprechenden 1-Bit-Ausgang entsprechende Speicherinhalt des Speicherelements den Wert 1 aufweist und der Wert des früher abgespeicherten jeweiligen 1-Bit-Ausgangs ebenfalls den Wert 1 besitzt. Dabei gilt ein Untertest als negativ, wenn der früher abgespeicherte Wert des entsprechenden 1-Bit-Ausgangs nicht mit dem dem entsprechenden 1-Bit-Ausgang entsprechenden Speicherinhalt des Speicherelements übereinstimmt. Zusätzlich kann dabei für einen positiven Test gefordert werden, dass eine bestimmte zweite Anzahl von Untertests positiv und während der Testdurchführung keiner dieser Untertests negativ verläuft. Dabei gilt ein Untertest als positiv, wenn der vorletzte Wert des entsprechenden 1-Bit-Ausgangs den Wert 1 und der dem entsprechenden 1-Bit-Ausgang entsprechende Speicherinhalt des Speicherelements den Wert 0 aufweist und der Wert des früher abgespeicherten jeweiligen 1-Bit-Ausgangs ebenfalls den Wert 0 besitzt. Dabei gilt auch hierbei ein Untertest als negativ, wenn der früher abgespeicherte Wert des entsprechenden 1-Bit-Ausgangs nicht mit dem dem entsprechenden 1-Bit-Ausgang entsprechenden Speicherinhalt des Speicherelements übereinstimmt.

Erfindungsgemäß gilt der vorab beschriebene Test nur dann als positiv, wenn pro 1-Bit-Ausgang des Abschnitts eine Anzahl von Untertests positiv verlaufen ist. Dabei setzt sich diese Anzahl aus der ersten und der zweiten Anzahl zusammen. Dabei gibt die erste Anzahl an, wie viele Untertests pro 1-Bit-Ausgang positiv verlaufen müssen, wenn an diesem 1-Bit- Ausgang zuletzt eine steigende Flanke auftrat. Ähnlich gibt die zweite Anzahl an, wie viele Untertests pro 1-Bit-Ausgang positiv verlaufen müssen, wenn an diesem 1-Bit-Ausgang zuletzt eine fallende Flanke auftrat.

Wenn die erste beziehungsweise zweite Anzahl auf z. B. 64.000 eingestellt wird, ist sichergestellt, dass pro 1-Bit-Ausgang sowohl für eine steigende als auch für eine fallende Flanke 64.000-mal überprüft wurde, dass ein um das Zeitintervall vorher abgespeicherter Wert gleich dem entsprechenden Speicherinhalt des Speicherelements ist, der Test also positiv verlaufen ist. In so einem Fall ist mit einer Wahrscheinlichkeit von nahezu 100% sicher, dass das Speicherelement auch mit einer Taktperiode betrieben werden kann, welche um das Zeitintervall kürzer ist, ohne dass es dadurch zu einer Fehlfunktion der Digitalschaltung kommt.

Das erfindungsgemäße Verfahren kann dazu verwendet werden, eine Alterung der Digitalschaltung zu erfassen.

Mit einem zunehmenden Alter verändert sich ein Leistungsverhalten von Bauelementen der Digitalschaltung, was gerade bei mikroelektronischen Schaltungen meistens dazu führt, dass diese Bauelemente langsamer werden. Im schlimmsten Fall führt die Alterung der Digitalschaltung auf Grund des schlechteren Leistungsverhaltens der Bauelemente zu einer Fehlfunktion der Digitalschaltung. Indem z.B. mit dem erfindungsgemäßen Verfahren Laufzeiten von unterschiedlichen Abschnitten der Digitalschaltung periodisch überprüft werden, kann das Verfahren eine Verschlechterung dieser Laufzeiten, was in der Regel auf Grund der Alterung der Digitalschaltung eintritt, erkennen und melden. Dadurch kann ein Betreiber der Digitalschaltung rechtzeitig entsprechend informiert werden und z.B. die entsprechende Digitalschaltung austauschen.

Außerdem ist es möglich, das erfindungsgemäße Verfahren zur Optimierung einer Spannungsversorgung der Digitalschaltung zu verwenden. Dabei kann z. B. ein Spannungswert der Versorgungsspannung der Digitalschaltung solange vermindert werden, solange die größte Zeitdauer, bei welcher der untersuchte Abschnitt der Digitalschaltung noch korrekt arbeitet (der Test positiv verläuft), größer als ein vorher bestimmter Schwellenwert ist.

Die Laufzeit des Abschnitts der Digitalschaltung ist in der Regel umso kürzer, je höher der Spannungswert der Versorgungsspannung der Digitalschaltung ist. Wenn der Systemtakt der Digitalschaltung vorgegeben ist, kann mit dem erfindungsgemäßen Verfahren die Versorgungsspannung solange vermindert werden, solange das erfindungsgemäße Verfahren noch erkennt, dass der Abschnitt korrekt arbeitet bzw. der Test positiv verläuft. Wenn der Schwellenwert z. B. auf Null gesetzt ist und das erfindungsgemäße Verfahren die größte Zeitdauer größer als diesen Schwellenwert bestimmt, so bedeutet dies, dass das erfindungsgemäße Verfahren auch dann keinen Unterschied in der Funktionsweise des Abschnitts erfasst bzw. der Test positiv verläuft, wenn die Ausgänge des Abschnitts diese größte Zeitdauer vor dem eigentlichen Systemtakt abgetastet beziehungsweise gespeichert werden. Anders ausgedrückt, erkennt das erfindungsgemäße Verfahren, dass der Abschnitt auch mit der entsprechend verminderten Spannungsversorgung noch korrekt arbeitet, so dass versucht werden kann, die Spannungsversorgung noch weiter zu vermindern.

In ähnlicher Weise kann das erfindungsgemäße Verfahren dazu eingesetzt werden, eine Schwellenspannung von Transistoren der Digitalschaltung hinsichtlich einer Minimierung von Streuströmen zu verringern.

Sowohl die Verminderung des Spannungswerts der Versorgungsspannung als auch die Minimierung der Streuströme sorgt dafür, dass die Digitalschaltung weniger Leistung beziehungsweise Energie verbraucht, ohne dass die Funktionsweise der Digitalschaltung negativ beeinflusst wird während die Taktperiode bzw. eine aus der Taktperiode abzuleitende Taktfrequenz der Digitalschaltung unverändert bleibt.

Das erfindungsgemäße Verfahren kann aber auch zur Laufzeitoptimierung der Digitalschaltung eingesetzt werden. Dabei kann z. B. der Spannungswert der Versorgungsspannung der Digitalschaltung ausgehend von einem Spannungswert, bei welchem die Digitalschaltung sicher korrekt arbeitet, solange vergrößert werden, bis die größte Zeitdauer größer als ein vorbestimmter Schwellenwert ist.

Da über die größte Zeitdauer die Taktperiode bestimmt werden kann, bei welcher der Abschnitt der Digitalschaltung gerade noch korrekt arbeitet, kann über diese größte Zeitdauer auch die Taktfrequenz der Digitalschaltung bestimmt werden, bei welcher der Abschnitt gerade noch korrekt arbeitet. Wenn der vorbestimmte Schwellenwert derart gewählt wird, dass, wenn die größte Zeitdauer größer als dieser vorbestimmte Schwellenwert ist, gerade eine Zieltaktfrequenz der Digitalschaltung erreicht wird, kann mit dem erfindungsgemäßen Verfahren der Spannungswert der Versorgungsspannung gerade so hoch eingestellt werden, dass die größte Zeitdauer gerade größer als dieser vorbestimmte Schwellenwert ist, so dass die Digitalschaltung mit der Zieltaktfrequenz betrieben werden kann.

Weitergehend kann das Verfahren zur Bestimmung einer Abweichung beziehungsweise eines Unterschieds zwischen einer Berechnung der Laufzeit und einer Messung der Laufzeit eingesetzt werden.

Indem die von dem erfindungsgemäßen Verfahren ermittelte beziehungsweise gemessene größte Zeitdauer oder die daraus abgeleitete Laufzeit, z. B. durch eine Angabe im Verhältnis zu einer Taktperiode des Systemtakts der Digitalschaltung, ausgegeben wird, kann dieser Messwert mit einem Wert verglichen werden, welcher z. B. durch eine Schaltungssimulation bestimmt worden ist. Durch diesen Vergleich kann die Schaltungssimulation optimiert werden.

Außerdem kann das Verfahren zur Kalibrierung einer Vorrichtung, insbesondere einer Testvorrichtung, eingesetzt werden, welche die Laufzeit des Abschnitts der Digitalschaltung misst.

Die von dem Verfahren erfindungsgemäß gemessene Laufzeit des Abschnitts der Digitalschaltung ist eine wichtige Information zur Kalibrierung einer Testvorrichtung, mit welcher dann z. B. weitere baugleiche Digitalschaltungen überprüft werden können.

Weiterhin ist es möglich, dem Verfahren das Zeitintervall vorzugeben, um mit dem Verfahren zu überprüfen, ob der Test bei dem vorgegebenen Zeitintervall positiv verläuft, ob also der Abschnitt der Digitalschaltung auch dann fehlerfrei arbeitet, wenn die Daten am Ausgang des Abschnitts das Zeitintervall früher abgegriffen werden.

Schließlich kann auch ein Holdproblem des Abschnitts der Digitalschaltung mit dem Verfahren überprüft werden, indem die Werte des Ausgangs des Abschnitts um das Zeitintervall später gegenüber dem Takt abgespeichert werden, wobei die größte Zeitdauer bestimmt wird, auf welche das Zeitintervall gesetzt werden kann, ohne dass ein Unterschied zu den mit dem Takt abgespeicherten Werten des Ausgangs erkannt wird, der Test also positiv verläuft.

Im Rahmen der vorliegenden Erfindung wird auch eine Vorrichtung zur Messung einer Laufzeit eines Abschnitts einer Digitalschaltung bereitgestellt, wobei ein Ausgang des Abschnitts mit einem mit dem Takt getakteten ersten Speicherelement der Digitalschaltung verbunden ist. Dabei umfasst die Vorrichtung ein zweites Speicherelement und ein Steuermittel, wobei der Ausgang des Abschnitts zusätzlich mit einem Dateneingang des zweiten Speicherelements und ein Ausgang des Steuermittels mit einem Takteingang des zweiten Speicherelement verbunden sind sowie ein Ausgang des ersten Speicherelements und ein Ausgang des zweiten Speicherelements dem Steuermittel zuführbar sind. Dabei ist das Steuermittel derart ausgestaltet, dass es einen Takteingang des zweiten Speicherelements mit einem speziellen Takt beaufschlagt, welcher gegenüber dem Takt derart um das Zeitintervall verschoben ist, dass der spezielle Takt um dieses Zeitintervall vor dem Takt kommt. Das Steuermittel stellt das Zeitintervall auf verschiedene Zeitdauern ein und ermittelt eine größte beziehungsweise längste Zeitdauer, bei welcher ein von dem Steuermittel durchgeführter Test positiv verläuft. Dabei gilt ein Test als positiv, wenn das Steuermittel einen Wert des Ausgangs des ersten Speicherelements und einen Wert des Ausgangs des zweiten Speicherelements vergleicht und keinen Unterschied feststellt. Zusätzlich gibt das Steuermittel die derart ermittelte größte Zeitdauer aus.

Die Vorteile der erfindungsgemäßen Vorrichtung entsprechen im Wesentlichen denjenigen, welche bei dem entsprechenden erfindungsgemäßen Verfahren beschrieben worden sind, weshalb sie hier nicht wiederholt werden.

Bei einer Ausführungsform kann die Vorrichtung ein drittes mit dem Takt getaktetes Speicherelement umfassen, wobei der Ausgang des ersten Speicherelements mit dem Dateneingang des dritten Speicherelements verbunden und ein Ausgang des dritten Speicherelements dem Steuermittel zuführbar ist. Damit ist die Vorrichtung in der Lage, den jeweils vorletzten Wert des mindestens einen Ausgangssignals abzuspeichern.

Außerdem kann das Steuermittel eine Verzögerungsschaltung und eine Steuerung umfassen, wobei der Takt mit einem Eingang der Verzögerungsschaltung und ein Ausgang der Verzögerungsschaltung mit dem Takteingang des zweiten Speicherelements verbunden ist. Dabei sind die Steuerung und die Verzögerungsschaltung insbesondere derart ausgestaltet, dass die Steuerung die Verzögerungsschaltung derart ansteuert, dass die Verzögerungsschaltung den speziellen Takt erzeugt, indem die Verzögerungsschaltung den Takt um das Zeitintervall verzögert.

Außerdem kann die Verzögerungsschaltung eine bestimmte Anzahl von Verzögerungselementen und Multiplexern umfassen. Dabei kann mithilfe der Multiplexer zwischen dem Eingang und dem Ausgang der Verzögerungsschaltung eine Kette einer beliebigen Menge dieser Verzögerungselemente geschaltet werden. Diese Kette bewirkt, dass der spezielle Takt gegenüber dem Takt um das Zeitintervall verzögert wird, welches durch ein Aufsummieren von Verzögerungszeiten der in der Kette befindlichen Verzögerungselemente bestimmt wird.

Vorteilhafter Weise ist es möglich, dass von der Steuerung mithilfe der Verzögerungsschaltung eine Menge von Verzögerungselementen für die Kette bestimmt werden kann, wobei dies zu einer Verzögerung führt, welche der Taktperiode des Taktes entspricht. Dadurch ist es zum Beispiel möglich, die von der Vorrichtung bestimmte größte Zeitdauer in einem Verhältnis zu dieser Taktperiode auszugeben oder der Vorrichtung das Zeitintervall als dieses Verhältnis vorzugeben, wobei die Vorrichtung überprüft, ob der Abschnitt der Digitalschaltung auch dann noch korrekt arbeitet (der Test positiv verläuft), wenn der Ausgang des Abschnitts das Zeitintervall vor dem Takt abgespeichert wird.

Die Steuerung kann aus einer Steuereinheit und mehreren Auswerteeinheiten aufgebaut sein. Dabei kann pro Ausgangssignal eine Auswerteeinheit vorhanden sein und dabei jeweils ein Ausgangssignal des mindestens einen Ausgangssignals auswerten, wohingegen die Steuereinheit nur einmal vorhanden ist und alle Auswerteeinheiten steuert.

Die vorliegende Erfindung eignet sich vorzugsweise, um innerhalb einer mikroelektronischen Schaltung die Laufzeit eines oder mehrerer Abschnitte der mikroelektronischen Schaltung zu überwachen oder zu messen. Sie ist jedoch nicht auf diesen bevorzugten Anwendungsbereich beschränkt, sondern kann auch bei allgemeinen Digitalschaltungen eingesetzt werden und teilweise oder vollständig außerhalb der Digitalschaltung angeordnet sein.

Die vorliegende Erfindung wird nachfolgend näher unter Bezugnahme auf die beigefügte Zeichnung anhand eines bevorzugten Ausführungsbeispiels erläutert.
Die einzige Fig. zeigt eine erfindungsgemäße Digitalschaltung.
Die in der Fig. dargestellte Digitalschaltung 30 umfasst einen Schaltungsabschnitt 1, ein Eingangs-Flip-Flop 11, ein erstes Flip-Flop 12 und eine Vorrichtung 33 zur Messung einer Laufzeit des Schaltungsabschnitts 1. Diese Vorrichtung 33 umfasst wiederum eine Verzögerungsschaltung 2, eine Steuereinheit 3, eine Auswerteeinheit 4 sowie ein zweites 13 und ein drittes 14 Flip-Flop.
Ein Ausgang des Eingangs-Flip-Flops 11 ist mit einem Eingang des Schaltungsabschnitts 1 verbunden. Ein Ausgang 21 des Schaltungsabschnitts 1 ist mit einem Dateneingang des ersten Flip-Flops 12 und einem Dateneingang eines zweiten Flip-Flops 13 verbunden, Ein Ausgang 22 des ersten Flip-Flops 12 ist mit einem Dateneingang des dritten Flip-Flops 14 und mit einem Eingang der Auswerteeinheit 4 verbunden. Ähnlich sind auch ein Ausgang 23 des zweiten Flip-Flops 13 und ein Ausgang 24 des dritten Flip-Flops 14 mit jeweils einem weiteren Eingang der Auswerteeinheit 4 verbunden. Ein Systemtakt 31 der Digitalschaltung 30 ist jeweils mit einem Takteingang des Eingangs-Flip-Flops 11, des ersten Flip-Flops 12, des dritten Flip-Flops 14 und mit einem Eingang der Verzögerungsschaltung 2 verbunden. Ein Takteingang des zweiten Flip-Flops 13 ist hingegen mit einem Ausgang 32 der Verzögerungsschaltung 2 verbunden. Zur Steuerung ist die Steuereinheit 3 sowohl mit der Verzögerungsschaltung 2 als auch mit der Auswerteeinheit 4 verbunden.
Die Funktionsweise der Digitalschaltung 30 beziehungsweise der Vorrichtung 33 ist wie folgt:
Mit jeder aktiven Flanke des Systemtakts 31 wird ein an dem Eingang des Eingangs-Flip-Flops 11 anliegender Wert in das Eingangs-Flip-Flop 11 geladen und damit auch in den Schaltungsabschnitt 1 eingespeist. Entsprechend einer Laufzeit des Schaltungsabschnitts 1 später führt dies eventuell zu einer Änderung eines Wertes des Ausgangs 21 des Schaltungsabschnitts 1 (Falls der an dem Eingang des Eingangs-Flip-Flops 11 anliegende Wert vor der steigenden Flanke des Systemtakts 31 einem in diesem Moment an dem Ausgang des Eingangs-Flip-Flops 11 anliegenden Wert entspricht, kann dies z. B. dazu führen, dass es zu keiner Änderung des Wertes des Ausgangs 21 des Schaltungsabschnitts 1 kommt.). Wenn eine Periode des Systemtakts 31 länger als die Laufzeit des Schaltungsabschnitts 1 ist, wird der geänderte Wert des Ausgangs 21 des Schaltungsabschnitts 1 bei der nächsten steigenden Flanke des Systemtakts 31 in das erste Flip-Flop 12 geladen und liegt damit an dem Ausgang 22 an. Dies ist die normale Funktionsweise der Digitalschaltung 30, wobei die Vorrichtung 33 dabei keine Rolle spielt.
Durch die Verzögerungsschaltung 2 wird eine Phase des Systemtakts 31 verschoben. Es sei bei dem vorliegenden Ausführungsbeispiel angenommen, dass der Systemtakt 31 durch die Verzögerungsschaltung 2 derart verschoben wird, dass am Ausgang 32 ein spezieller Takt anliegt, bei welchem die aktive Flanke im Vergleich zum Systemtakt 31 um ein Zeitintervall früher kommt. Damit wird der Wert des Ausgangs 21 um das Zeitintervall früher in das zweite Flip-Flop 13 übernommen als dieser Wert in das erste Flip-Flop 12 übernommen wird. Mithilfe der Auswerteeinheit 4 wird nun überprüft, ob der im ersten Flip-Flop 12 abgespeicherte Wert dem in dem zweiten Flip-Flop 13 abgespeicherten Wert entspricht. Wenn dies der Fall ist, könnte die Taktperiode des Systemtakts 31 um das Zeitintervall verkürzt werden, ohne dass dies die Funktionsweise der Digitalschaltung 30 verändern würde.
Selbstverständlich ist es nicht ausreichend, diesen Vergleich nur einmal durchzuführen, um eine entsprechende Aussage zu machen. Da die Laufzeit des Schaltungsabschnitts 1 von vielen Faktoren abhängt, z. B. von Eingangswerten und einem Zustand des Schaltungsabschnitts 1, sollten in der Regel mehrere Tausend dieser Vergleiche bei einem bestimmten Zeitintervall zu einem positiven Ergebnis führen, bevor eine solche Aussage gemacht werden kann.
Des Weiteren ist ein solcher Vergleich nur dann sinnvoll, wenn sich der Wert des Ausgangs 21 verändert hat. Deshalb wird der Wert des Ausgangs 22 in dem dritten Flip-Flop 14 abgespeichert und über den Ausgang 24 ebenfalls der Auswerteeinheit 4 zur Verfügung gestellt. Die Auswerteeinheit 4 ist nun derart ausgestaltet, dass sie überprüft, ob der Wert des Ausgangs 22 dem Wert des Ausgangs 24 entspricht. Nur, wenn sich diese beiden Werte nicht entsprechen, also bei der letzten Taktperiode eine Änderung des Wertes des Ausgangs 21 vorgelegen hat, wird der Wert des Ausgangs 22 mit dem Wert des Ausgangs 23 verglichen und bei Gleichheit als ein positiver Untertest gewertet. Nur wenn eine Anzahl der positiven Untertests größer als 64.000 ist, ohne dass dabei auch nur ein negativer Untertest aufgetreten ist, wird ein Test als positiv gewertet und dies der Steuereinheit 3 gemeldet. Dies bedeutet für die Steuereinheit 3, dass die Systemtaktperiode um das bei den Untertests eingestellte Zeitintervall verkürzt werden könnte, ohne die Funktion der Digitalschaltung zu verändern.
Über einen Ausgang 42 der Auswerteeinheit 4 wird ein Ergebnis eines jeweiligen Untertests ausgegeben.
Die Steuereinheit 3 verändert beziehungsweise vergrößert nun mithilfe der Verzögerungsschaltung 2 das Zeitintervall schrittweise und überprüft mithilfe der Auswerteeinheit 4, ob der Test positiv verläuft. Damit nähert sich die Steuereinheit 3 an eine Zeitdauer an, bei welcher der Test gerade noch positiv verläuft. Diese Zeitdauer gibt an, um wie viel die Systemtaktperiode gerade noch verkürzt werden könnte, damit kein Fehler bei der Funktionsweise der Digitalschaltung 30 auftritt. Über einen Ausgang 43 gibt die Steuereinheit 3 diese Zeitdauer in einem Verhältnis zur Taktperiode des anliegenden Systemtakts 31 aus.
Über einen Eingang 41 kann der Verzögerungsschaltung 2 ein Zeitintervall vorgegeben werden. In diesem Fall überprüft die Steuereinheit 3 mithilfe der Auswerteeinheit 4, ob das derart vorgegebene Zeitintervall zu einem positiven Test führt, wobei ein Ergebnis dieses Tests dann über den Ausgang 43 ausgegeben wird.

Claims

Verfahren zur Messung einer Laufzeit eines Abschnitts (1) einer Digitalschaltung (30), wobei mindestens ein Ausgangssignal (21) des Abschnitts (1) einem Speicherelement (12) der Digitalschaltung (30) zugeführt und mit einem Takt (31) in dem Speicherelement (12) abgespeichert wird, dadurch gekennzeichnet, dass einem Zeitintervall verschiedene Zeitdauern zugewiesen werden, dass das mindestens eine Ausgangssignal (21) zusätzlich gegenüber dem Takt (31) um das jeweilige Zeitintervall früher abgespeichert wird, und dass abhängig von einer größten dieser verschiedenen Zeitdauern, bei welcher ein Test positiv verläuft, die Laufzeit bestimmt wird, wobei ein Test positiv verläuft, wenn der mit dem Takt (31) in dem Speicherelement (12) abgespeicherte Wert mit dem um das entsprechende Zeitintervall früher abgespeicherten Wert des mindestens einen Ausgangssignals (21) übereinstimmt.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Zeitintervall über mindestens eine Periode des Taktes (31) konstant gehalten wird und der Test über diese Periode hinweg durchgeführt wird.
Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das mindestens eine Ausgangssignal (21) jeweils mittels eines weiteren Speicherelements (13) der Digitalschaltung (30) zusätzlich gegenüber dem Takt (31) um das Zeitintervall früher abgespeichert wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein jeweils vorletzter Wert des mindestens einen Ausgangssignals (21) abgespeichert wird, welcher dem Wert des abgespeicherten mindestens einen Ausgangssignals (21) bei einer, einer aktuellen Taktperiode vorhergehenden Taktperiode entspricht, und dass der Test positiv verläuft, wenn Untertests, welche über eine bestimmte Anzahl von Taktperioden hinweg durchgeführt werden, positiv verlaufen und bei dieser bestimmten Anzahl von Taktperioden kein Untertest negativ verläuft, wobei ein Untertest positiv verläuft, wenn der vorletzte Wert und der Wert des abgespeicherten mindestens einen Ausgangssignals (21) nicht übereinstimmen und der Speicherinhalt des Speicherelements (12) und der Wert des abgespeicherten mindestens einen Ausgangssignals (21) übereinstimmen, wobei ein Untertest negativ verläuft, wenn der vorletzte Wert und der Wert des abgespeicherten mindestens einen Ausgangssignals (21) nicht übereinstimmen und der Speicherinhalt des Speicherelements (12) und der Wert des abgespeicherten mindestens einen Ausgangssignals (21) nicht übereinstimmen.
Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass der Test positiv verläuft, (i) wenn für jedes Ausgangssignal des mindestens einen Ausgangssignals (21) eine bestimmte erste Anzahl von Untertests positiv und während einer Durchführung von Untertests kein Untertest negativ verläuft, wobei ein Untertest positiv verläuft, wenn der vorletzte Wert des jeweiligen Ausgangssignals den Wert 0 und der dem entsprechenden Ausgangssignal entsprechende Speicherinhalt des Speicherelements (12) den Wert 1 aufweist und der Wert des früher abgespeicherten jeweiligen Ausgangssignals 1 ist, wobei ein Untertest negativ verläuft, wenn der dem entsprechenden Ausgangssignal entsprechende Speicherinhalt des Speicherelements (12) nicht mit dem Wert des früher abgespeicherten jeweiligen Ausgangssignals übereinstimmt, und/oder (ii) wenn für jedes Ausgangssignal des mindestens einen Ausgangssignals (21) eine bestimmte zweite Anzahl von Untertests positiv und während der Durchführung von Untertests kein Untertest negativ verläuft, wobei ein Untertest positiv verläuft, wenn der vorletzte Wert des jeweiligen Ausgangssignals den Wert 1 und der dem entsprechenden Ausgangssignal entsprechende Speicherinhalt des Speicherelements (12) den Wert 0 aufweist und der Wert des früher abgespeicherten jeweiligen Ausgangssignals 0 ist, wobei ein Untertest negativ verläuft, wenn der dem entsprechenden Ausgangssignal entsprechende Speicherinhalt des Speicherelements (12) nicht mit dem Wert des früher abgespeicherten jeweiligen Ausgangssignals übereinstimmt.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Digitalschaltung (30) eine mikroelektronische Schaltung ist.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Takt ein Systemtakt (31) der Digitalschaltung (30) ist.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass es zur Erfassung einer Alterung der Digitalschaltung (30) verwendet wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Verfahren zur Optimierung einer Spannungsversorgung der Digitalschaltung (30) verwendet wird.
Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass zur Optimierung der Spannungsversorgung ein Spannungswert einer Versorgungsspannung der Digitalschaltung (30) solange vermindert wird, solange die größte Zeitdauer größer als ein vorbestimmter Schwellenwert ist.
Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass zur Optimierung der Spannungsversorgung eine Schwellenspannung eines Transistors der Digitalschaltung (30) hinsichtlich einer Minimierung von Streuströmen des Transistors im nicht durchgeschalteten Fall optimiert wird, solange die größte Zeitdauer größer als ein vorbestimmter Schwellenwert ist.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Verfahren zur Bestimmung einer Abweichung zwischen einer Berechnung der Laufzeit und einer Messung der Laufzeit eingesetzt wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Verfahren zur Kalibrierung einer Vorrichtung zur Messung der Laufzeit des Abschnitts (1) der Digitalschaltung (30) eingesetzt wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Verfahren zur Laufzeitoptimierung der Digitalschaltung (30) eingesetzt wird.
Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass zur Optimierung des Laufzeitverhaltens ein Spannungswert einer Versorgungsspannung der Digitalschaltung (30), bei welchem die Digitalschaltung (30) korrekt arbeitet, solange vergrößert wird, bis die größte Zeitdauer größer als ein Schwellenwert ist.
Verfahren nach Anspruch 14 oder 15, dadurch gekennzeichnet, dass zur Optimierung des Laufzeitverhaltens eine Schwellenspannung eines Transistors der Digitalschaltung (30) hinsichtlich einer Schaltzeit des Transistors optimiert wird, bis die größte Zeitdauer größer als ein Schwellenwert ist.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Zeitintervall vorgegeben wird und mit dem Verfahren überprüft wird, ob der Test bei dem vorgegebenen Zeitintervall positiv verläuft.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das mindestens eine Ausgangssignal (21) jeweils zusätzlich gegenüber dem Takt (31) um das Zeitintervall später abgespeichert wird, wobei abhängig von der größten Zeitdauer die Laufzeit bestimmt wird, bei welcher noch kein Holdproblem auftritt.
Vorrichtung zur Messung einer Laufzeit eines Abschnitts (1) einer Digitalschaltung (30), wobei mindestens ein Ausgang (21) des Abschnitts (1) mit einem Dateneingang eines mit einem Takt getakteten ersten Speicherelements (12) der Digitalschaltung (30) verbunden ist, dadurch gekennzeichnet, dass die Vorrichtung (33) ein zweites Speicherelement (13) und Steuermittel (2, 3, 4) umfasst, dass die Steuermittel (2, 3, 4) derart ausgestaltet sind, dass die Steuermittel (2, 3, 4) einen Wert des mindestens einen Ausgangs (21) bei Anliegen eines speziellen Taktes (32), welcher gegenüber dem Takt (31) um ein Zeitintervall früher liegt und mit welchem die Steuermittel (2, 3, 4) das zweite Speicherelement (13) beaufschlagen, in dem zweiten Speicherelement (13) speichern, dass die Steuermittel (2, 3, 4) das Zeitintervall auf verschiedene Zeitdauern einstellen, dass die Steuermittel (2, 3, 4) die Laufzeit abhängig von einer größten dieser verschiedenen Zeitdauern bestimmen und die größte Zeitdauer ausgeben, bei welcher ein von den Steuermitteln (2, 3, 4) durchgeführter Test positiv ist, wobei der Test positiv ist, wenn die Steuermittel (2, 3, 4) einen Wert des ersten Speicherelements (12) und einen Wert des zweiten Speicherelements (13) vergleichen und keinen Unterschied feststellen.
Vorrichtung nach Anspruch 19, dadurch gekennzeichnet, dass die Steuermittel (2, 3, 4) das Zeitintervall über mindestens eine Periode des Taktes (31) konstant halten und den Test über die mindestens eine Periode hinweg durchführen.
Vorrichtung nach Anspruch 19 oder 20, dadurch gekennzeichnet, dass die Digitalschaltung (30) zusätzlich ein drittes mit dem Takt (31) getaktetes Speicherelement (14) umfasst, dass die Steuermittel (2, 3, 4) derart ausgestaltet sind, dass die Steuermittel (2, 3, 4) einen Wert des ersten Speicherelements (12) beim Anliegen des Taktes (31) in dem dritten Speicherelement (14) speichern, dass der Test positiv ist, wenn von den Steuermitteln (2, 3, 4) über eine bestimmte Anzahl von Taktperioden hinweg durchgeführte Untertests positiv sind und über eine bestimmte Anzahl von Taktperioden hinweg keiner der Untertests negativ ist, wobei einer der Untertests positiv ist, wenn die Steuermittel (2, 3, 4) einen Wert des dritten Speicherelements (14) und einen Wert des ersten Speicherelements (12) vergleichen und dabei einen Unterschied feststellen und gleichzeitig den Wert des ersten Speicherelements (12) mit einem Wert des zweiten Speicherelements (13) vergleichen und dabei keinen Unterschied feststellen, wobei einer der Untertests negativ ist, wenn die Steuermittel (2, 3, 4) den Wert des dritten Speicherelements (14) und den Wert des ersten Speicherelements (12) vergleichen und dabei einen Unterschied feststellen und gleichzeitig den Wert des ersten Speicherelements (12) mit dem Wert des zweiten Speicherelements (13) vergleichen und dabei ebenfalls einen Unterschied feststellen.
Vorrichtung nach Anspruch 21, dadurch gekennzeichnet, dass die Steuermittel (2, 3, 4) derart ausgestaltet sind, dass der Test positiv verläuft, (i) wenn für jeden Ausgang des mindestens einen Ausgangs (21) eine bestimmte erste Anzahl von, von den Steuermitteln (2, 3, 4) durchgeführten Untertests positiv und während einer Durchführung von Untertests keiner von den Steuermitteln (2, 3, 4) durchgeführten Untertests negativ ist, wobei ein Untertest positiv ist, wenn die Steuermittel (2, 3, 4) den Wert des dritten Speicherelements (14) mit 0 und den Wert des ersten Speicherelements (12) mit 1 und den Wert des zweiten Speicherelements (13) mit 1 erfassen, wobei ein Untertest negativ ist, wenn die Steuermittel (2, 3, 4) erfassen, dass der Wert des zweiten Speicherelements (13) ungleich dem Wert des ersten Speicherelements (12) ist, und/oder (ii) wenn für jeden Ausgang des mindestens einen Ausgangs (21) eine bestimmte zweite Anzahl von, von den Steuermitteln (2, 3, 4) durchgeführten Untertests positiv und während einer Durchführung von Untertests keiner von den Steuermitteln (2, 3, 4) durchgeführten Untertests negativ ist, wobei ein Untertest positiv ist, wenn die Steuermittel (2, 3, 4) den Wert des dritten Speicherelements (14) mit 1 und den Wert des ersten Speicherelements (12) mit 0 und den Wert des zweiten Speicherelements (13) mit 0 erfassen, wobei ein Untertest negativ ist, wenn die Steuermittel (2, 3, 4) erfassen, dass der Wert des zweiten Speicherelements (13) ungleich dem Wert des ersten Speicherelements (12) ist.
Vorrichtung nach einem der Ansprüche 19–22, dadurch gekennzeichnet, dass die Steuermittel eine Verzögerungsschaltung (2) und eine Steuerung (3, 4) umfassen, dass der Takt (31) einem Eingang der Verzögerungsschaltung (2) zugeführt ist, dass ein Ausgang der Verzögerungsschaltung (2) mit dem Takteingang des zweiten Speicherelements (13) verbunden ist, dass die Steuerung (3, 4) und die Verzögerungsschaltung (2) derart ausgestaltet sind, dass die Steuerung (3, 4) die Verzögerungsschaltung (2) derart ansteuert, dass die Verzögerungsschaltung (2) den speziellen Takt (32) erzeugt, indem die Verzögerungsschaltung (2) den Takt (31) um das Zeitintervall verzögert.
Vorrichtung nach Anspruch 23, dadurch gekennzeichnet, dass die Verzögerungsschaltung (2) eine bestimmte Anzahl von Verzögerungselementen und mindestens einen Multiplexer umfasst, wobei die bestimmte Anzahl von Verzögerungselementen und der mindestens eine Multiplexer derart verbunden sind, dass eine Kette aus Verzögerungselementen mittels des mindestens einen Multiplexers geschaltet werden kann, welche eine beliebige Menge der Verzögerungselemente umfasst, wobei ein Eingang eines ersten Verzögerungselements der Kette mit dem Eingang der Verzögerungsschaltung und ein Ausgang eines letzten Verzögerungselements der Kette mit dem Ausgang der Verzögerungsschaltung verbunden ist.
Vorrichtung nach Anspruch 24, dadurch gekennzeichnet, dass die Steuerung (3, 4) derart ausgestaltet ist, dass sie die Anzahl der Verzögerungselemente in der Kette derart bestimmt, dass die Kette eine Verzögerung aufweist, die einer Taktperiode des Taktes (31) entspricht.
Vorrichtung nach einem der Ansprüche 23–25, dadurch gekennzeichnet, dass die Steuerung (3, 4) eine Steuereinheit (3) und mindestens eine Auswerteeinheit (4) umfasst, dass jedem Ausgang des mindestens einen Ausgangs (21) eine Auswerteeinheit der mindestens einen Auswerteeinheit (4) zur Auswertung des jeweiligen Ausgangs zugeordnet ist, und dass die mindestens eine Auswerteeinheit (4) jeweils von der Steuereinheit (3) gesteuert wird.
Vorrichtung nach einem der Ansprüche 19–26, dadurch gekennzeichnet, dass die Vorrichtung (33) einen Eingang (41) umfasst, über welchen das Zeitintervall vorgebbar ist, und dass die Steuermittel (2, 3, 4) derart ausgestaltet sind, dass die Steuermittel (33) überprüfen, ob der Test bei dem vorgegebenen Zeitintervall positiv verläuft.
Vorrichtung nach Anspruch 27, dadurch gekennzeichnet, dass die Vorrichtung (33) derart ausgestaltet ist, dass das Zeitintervall durch Angabe eines Verhältnisses von dem Zeitintervall zu einer Periode des Takts (31) über den Eingang (41) vorgebbar ist.
Vorrichtung nach einem der Ansprüche 19–28, dadurch gekennzeichnet, dass die Vorrichtung (33) einen Ausgang (42) umfasst, und dass die Vorrichtung (33) derart ausgestaltet ist, dass die Vorrichtung (33) die größte Zeitdauer durch Angabe eines Verhältnisses von der Zeitdauer zu einer Periode des Takts (31) mittels dieses Ausgangs (42) ausgibt.
Vorrichtung nach einem der Ansprüche 19–29, dadurch gekennzeichnet, dass die Vorrichtung zur Durchführung eines Verfahrens nach einem der Ansprüche 1–18 ausgestaltet ist.
Vorrichtung nach einem der Ansprüche 19–30, dadurch gekennzeichnet, dass die Vorrichtung (33) in einer Digitalschaltung (30) enthalten ist.
Vorrichtung nach Anspruch 26 dadurch gekennzeichnet, dass die Vorrichtung (33) bis auf die Steuereinheit (3) in einer Digitalschaltung (30) enthalten ist, dass die Steuereinheit (3) außerhalb der Digitalschaltung (30) angeordnet ist.
Vorrichtung nach Anspruch 31 oder 32, dadurch gekennzeichnet, dass die Digitalschaltung (30) eine mikroelektronische Schaltung ist.
Vorrichtung nach einem der Ansprüche 31–33, dadurch gekennzeichnet, dass der Takt ein Systemtakt (31) der Digitalschaltung (30) ist.