DE2349607A1 - Verfahren zur wechselstrom-guetepruefung von integrierten schaltungen - Google Patents
Verfahren zur wechselstrom-guetepruefung von integrierten schaltungenInfo
- Publication number
- DE2349607A1 DE2349607A1 DE19732349607 DE2349607A DE2349607A1 DE 2349607 A1 DE2349607 A1 DE 2349607A1 DE 19732349607 DE19732349607 DE 19732349607 DE 2349607 A DE2349607 A DE 2349607A DE 2349607 A1 DE2349607 A1 DE 2349607A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- test
- circuit elements
- connections
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318577—AC testing, e.g. current testing, burn-in
- G01R31/31858—Delay testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
Aktenzeichen der Anmelderin: FI 972 029
Verfahren zur Wechselstrom-Güteprüfung von integrierten Schaltungen
Die Erfindung betrifft ein Verfahren zur Wechselstrom-Güteprüfung von auf einem Halbleiter-Chip integrierten Schaltkreiselementen.
Sie bezieht sich insbesondere auf die Prüfung des Wechselstromoder
dynamischen Verhaltens des Chips während des Herstellungsprozesses solcher hochintegrierter Halbleiteranordnungen.
Die Wechselstrom-Güteprüfung von hochintegrierten Schaltkreischips
mit Hilfe von Prüfschaltungen, wie beispielsweise Prüfümlaufschleifen,
einschließlich einiger der integrierten Schaltkreiselemente, ist an sich bekannt und beispielsweise in dem IBM
Technical Disclosure Bulletin, Volume 13, Nr. 5, Oktober 1970, Seite 1373, beschrieben. Bei diesem bekannten Verfahren wird
jedoch die Prüfschaltung während des letzten Metallisierungsschrittes gebildet, und darüber hinaus werden nur einzelne bestimmte
Schaltkreiselemente in ausgewählten Bereichen des Chips für eine Personalisierung zur selbstumlaufenden Prüfschleife bestimmt.
Dabei werden nicht alle Schaltkreiselemente hinsichtlich ihres Wechselstromverhaltens geprüft. Darüber hinaus stehen auch
diejenigen Schaltkreiselemente, die für die Wechselstromprüfung
409827/0579
bestimmt sind, nicht für die spätere Verwendung in den endgültigen
Schaltkreiskonfigurationen auf dem Chip zur Verfügung.
Die Wechselstromprüfung ist zur Gewährleistung der Gütestufen vieler hochintegrierter logischer Schaltkreistechnologien erforderlich,
da manche der möglichen Fehlerarten keinen Gleichstrom-Logikfehler
verursachen, sondern nur zu einer geringeren Umschaltzeit, als der erwarteten, in einem logischen Schaltkreis
führen. So wird zwar die korrekte Boole'sehe Funktion realisiert,
der Schaltkreis kann aber trotzdem in der Maschine nicht richtig arbeiten, da Zeittaktprobleme auftreten können.
Die Durchführung einer vollständigen Wechselstromprüfung der hochintegrierten Schaltkreischips mit Hilfe bekannter Techniken
ist leider ein sehr aufwendiges Verfahren, da die Prüfung für jede zu prüfende logische Schaltung personalisiert werden muß.
Für jede Schaltung müssen daher die Eingangssignalübergänge erzeugt und die Logik hinsichtlich der technologischen Verzögerungs gleichung
simuliert werden, um eine meßbare Ausgangsreaktion zu
erzeugen. Nachteilig ist daher, daß es für die Prüfgeräte hochintegrierter Schaltkreischips notwendig ist, daß diese an jedem
Anschlußstift des Schaltkreischips eine Wechselstromeinrichtung benötigen, und es außerdem erforderlich ist, genaue Zeitmessungen
in einer relativ kurzen Zeit vorzunehmen.
Es ist daher die Aufgabe der Erfindung, die vorstehend genannten Nachteile bekannter Einrichtungen zu vermeiden und insbesondere
ein Verfahren zur Wechselstrom-Güteprüfung von hochintegrierten Schaltkreischips anzugeben, mit dessen Hilfe eine genaue Prüfung
auf das Vorliegen von Wechselstrom-Fehlern, als ein Prozeßschritt, durchgeführt werden kann, wobei diese Prüfung von der Personalisation
der endgültigen Logik, die auf einem Chip realisiert werden soll, unabhängig ist.
Eine weitere Aufgabe der Erfindung besteht dann darin, den Prozeß der Metallisierung, einschließlich Hilfs- und Meßverbin-
Fi 972 029 409827/0579
düngen, optimal zu gestalten.
Für ein Verfahren zur Wechselstrom-Güteprüfung von auf einem Ilalbleiterchip integrierten Schaltkreiselementen besteht die
Erfindung darin, daß während des Herstellungsprozesses der integrierten Schaltung noch folgende Verfahrensschritte durchgeführt
werden.
a) Eine zeitweilige, mindestens die Dauer der Prüfung umfassende Herstellung von elektrischen Verbindungen
zwischen Schaltkreiselementen eines Chips zur Bildung einer Prüfschaltung,
b) Anlegen der Gleichstrom-Betriebspotentiale an die
Schaltkreiselemente,
c) Messung der Laufzeit eines elektrischen Stromes durch die Prüfschaltung, und
d) Unterbrechung mindestens einiger der zeitweilig hergestellten Verbindungen zwischen Schaltkreiselementen
in der Prüfschaltung vor der Herstellung der Verbindungen für die endgültige Schaltkreiskonfiguration.
Weitere Merkmale, vorteilhafte Ausgestaltungen und Weiterbildungen
des Gegenstandes der Erfindung sind den Unteransprüchen zu entnehmen.
Die Vorteile des Erfindungsgegenstandes werden deutlich, wenn man berücksichtigt, daß die Verfahrensschritte der Metallisierung
oder "Verdrahtung" bei hochintegrierten Schaltungen höchste Genauigkeit erfordern und zu den Gesamtherstellungskosten enorm
beitragen, so daß man bisher den Herstellungsprozeß so zugeschnitten hat, daß die Schritte für solche Metallisierungen minimal
gehalten wurden.
FI 972 029
409827/0579
-A-
Wenn daher in den Ablauf eines Halbleiterherstellungsverfahrens noch ein weiterer Metallisierungsschritt hinzugefügt wird, wie
es beim Gegenstand der Erfindung der Fall, dann nur um den Preis eines relativ hohen Vorteils, der darin besteht, daß die Genauigkeit
und Vollständigkeit der Wechselstrom-Güteprüfung mit einem außerordentlich geringen Umfang an Kosten und Zeit durchgeführt
werden kann. Es ist in diesem Zusammenhang auch von besonderer Bedeutung, daß alle Schaltungen, die sich auf einem Urchip eines
hochintegrierten Schaltkreischips befinden, in beiden Richtungen innerhalb einer vorgegebenen Umschaltzeit umschalten.
Die Vorteile auf der Kostenseite werden unter anderem auch dadurch
erreicht, daß als defekt erkannte Chips bereits aus dem Herstellungsprozeß ausgesondert werden, bevor der recht kostspielige
Prozeßschritt der endgültigen Personalisierung vorgenommen wird.
Im folgenden wird ein Ausführungsbeispiel der Erfindung anhand der beiliegenden Figur erläutert. Diese Figur zeigt in einer
schematischen Darstellung, wie alle Schaltkreiselemente eines hochintegrierten Schaltkreischips für die bevorzugte Ausführungsform des Wechselstrom-Prüfverfahrens gemäß der Erfindung miteinander
verbunden sind.
Mit Hilfe irgendeines bekannten Herstellungsprozesses für integrierte
Schaltungen werden eine Vielzahl integrierter Schaltkreiselemente 10 auf einem Halbleiterchip oder -wafer 12 gebildet.
Diese Schaltkreiselemente können beispielsweise 200 bis 1000 logische Torschaltungen in einem hochintegrierten Schaltkreischip
enthalten.
Jedes einzelne Schaltkreiselement 10 ist fähig, eine logische Inversionsfunktion durchzuführen und kann ein NAND- oder NOR-Element
sein. Jedes Element 10 ist auch in der Lage, Signale in zwei Richtungen durchzuschalten.
FI 972 029
409827/0579
Gemäß dem Ausführungsbeispiel der Erfindung wird vor dem endgültigen
Metallisierungsschritt für die Schaltkreispersonalisierung die Ausgangsverbindung 14 jedes Schaltkreiselementes mit
einer Eingangsverbindung 16 eines anderen Chips in einem vorläufigen Metallisierungsschritt hergestellt, bis alle Schaltkreiselemente
mit Hilfe der metallisierten Streifen 18 effektiv in Reihe geschaltet sind, um eine Umlaufschleife zu bilden. Diese
metallisierten Verbindungsstreifen zwischen den Schaltkreiselementen sind, wie noch zu sehen sein wird, nur für eine bestimmte
Zeitdauer vorhanden.
Eines der Schaltkreiselemente, beispielsweise 20, dient als Pufferschaltung und ist an jedem gewünschten Punkt in der
Schleife zwischen zwei Schaltkreiselementen eingeschaltet. Der Ausgang der Pufferschaltung 20 dient als Treiber für den Ein-/Ausgabeanschluß
22, der durch einen metallisierten Bereich auf dem Chip gebildet wird.
Im Gegensatz zu bereits bekannten Konzepten wird nun an die Prüf-Schleife
Leistung dadurch angelegt, daß die normalen Gleichstrom-Betriebspotentiale an alle Schaltkreiselemente angelegt werden,
wodurch die Schleife zu Schwingungen angeregt wird. Die Frequenz dieser Eigenschwingung der Schleife wird am Ein-/Ausgabeanschluß
22 mit Hilfe eines geeigneten Frequenzdetektors 24 festgestellt. Die Schwingungsfrequenz ist dann ein indirektes Maß der Schaltgeschwindigkeiten
der Schaltkreiselemente in der Schleife. Die Summe aller Schaltkreisverzögerungen in der Schleife ist gleich
l/2f, wobei f die gemessene Schwingungsfrequenz ist.
Eine andere Voraussetzung für die Schwingung ist, daß die Schleife
eine ungerade Anzahl von Schaltkreiselementen 10 enthält. Aus dem Chip kann jede beliebige Anzahl von Umlaufschleifen gebildet
werden, wobei deren Zahl nur von der Zahl der Ein-/Ausgabeanschlüsse abhängt, die mit einer gewünschten Prüfgenauigkeit untersucht werden können. Es gilt hierbei, daß, je kürzer die Schleife
ist, um so geringer auch die Wahrscheinlichkeit ist, daß ein
Fi 972 029 409827/0 57 9
langsames Schaltkreiselement von einem oder mehreren schnellen Schaltkreiselementen herausmaskiert werden wird.
Wenn eine Schleife diese Wechselstromgüteprüfung zufriedenstellend
durchlaufen hat, indem sie gezeigt hat, daß ihre Gesamtverzögerungszeit unterhalb eines vorgegebenen zulässigen Viertes liegt,
dann werden die nur vorübergehend benötigten Schaltkreis-(Hilfs-)
Verbindungen 18 wieder entfernt oder unterbrochen. Diese Unterbrechung kann vor oder während der Personalisierung oder der
endgültigen Metallisierung der Schaltkreiselemente in eine gewünschte endgültige Schaltkreiskonfiguration durchgeführt werden.
Die Unterbrechung kann mit Hilfe eines zusätzlichen Elektronenstrahls und einer Ätzoperation oder eines zusätzlichen Maskierungsschrittes
und einer Ätzoperation vorgenommen werden.
Als eine Alternative zur Beseitung der Schleifenverbindungsstreifen
kann auch ein lichtempfindlicher Eingangsanschluß beigegeben und als Eingangsanschluß für die Umlaufschleife verwendet werden.
Die Wechselstromprüfung wird dann so durchgeführt, daß der Chip belichtet wird, um diese lichtempfindlichen Anschlüsse leitfähig
zu halten, während an den Chipprüfling Leistung angelegt wird. Nach der endgültigen Personalisierung muß dann der Chip für die
normale Operation dunkel gehalten werden oder die lichtempfindlichen
Vorrichtungen müssen mit einem lichtundurchlässigen Material vor der Personalisierung überzogen werden, um sicherzustellen,
daß diese nur vorübergehend benötigte Prüfschleife offen
bleibt.
Wenn diese Wechselstrom-Güteprüfung in ein Halbleiterherstellungsverfahren
eingefügt wird und nur diejenigen Chips, die dieses Prüfverfahren zufriedenstellend durchlaufen haben, endgültig
personalisiert werden, dann ist die Güte des Endproduktes nur noch eine Funktion des Personalisierungsprozesses. Die hieraus
resultierende hohe Ausbeute erlaubt weniger kostspielige Endprüfungen und den vollständigen Verzicht auf die Wechselstrom-Prüfung des Endproduktes. Weiterhin kann die endgültige Persona-
Fi 972 029 409827/05 7 9
lisierung den Vorteil aus dieser Prüfung ziehen, da die verbesserte
Wechselstrom-Prüfmethode der Erfindung die korrekte
Operation aller Schaltkreiselemente auf dem Chip verifiziert. Der Vorteil, den der Personalisierungsprozeß erbringt, resultiert
daraus, daß nur diejenigen Chips personalisiert werden, die diese Wechselstrom-Prüfung erfolgreich durchlaufen, wodurch der
Durchsatz vergrößert wird und dadurch den Nachteil durch den Zusatzschritt der Metallentfernung der Umlaufschleife mehr als
wett macht. Darüber hinaus ist es auch nicht mehr notwendig, nur zeitweise benötigte Hilfsverbindungsstreifen, die ebenfalls
in der endgültigen Schaltkreiskonfiguration erscheinen würden, vor dem endgültigen Personalisierungsprozeß zu entfernen.
Während im vorstehend erläuterten Ausführungsbeispiel der Erfindung
eine Prüfschaltung in der Form einer Umlaufschleife betrachtet
wurde, ist es auch möglich, eine andere Form der Prüfschaltung zu wählen, wie beispielsweise eine Prüfschaltung in der
Form eines Schieberegisters. Auch hier wird dem Chip wieder Leistung
zugeführt und dann ein Signal an den Eingang des Registers angelegt und die Laufzeit des Signals als Indikation der Wechselstromgüte,
d.h. der Schaltverzögerungszeit, beobachtet.
972 029 409827/057 9
Claims (8)
- PATENTANSPRÜCHE' 1 .J Verfahren zur Wechselstrom-Güteprüfung von auf einem Halbleiterchip integrierten Schaltkreiselementen, dadurch gekennzeichnet, daß während des Herstellungsprozesses der integrierten Schaltung noch folgende Verfahrensschritte durchgeführt werden:a) eine zeitweilige, mindestens die Dauer der Prüfung umfassende Herstellung von elektrischen Verbindungen (14, 16, 18) zwischen Schaltkreiselementen (10) einesChips zur Bildung einer Prüfschaltung,b) Anlegen der Gleichstrom-Betriebspotentiale an die Schaltkreiselemente,c) Messung der Laufzeit eines elektrischen Stromes durch die Prüfschaltung undd) Unterbrechung mindestens einiger der zeitweilig hergestellten Verbindungen zwischen den Schaltkreiselementen in der Prüfschaltung vor der Herstellung der Verbindungen für die endgültige Schaltkreiskonfiguration.
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltkreiselemente in beiden Richtungen durchschaltefähig sind und die zeitweilige Herstellung der Verbindungen nach Schritt a) gemäß Anspruch 1 für eine ungerade Anzahl von Schaltkreiselementen erfolgt, die zu einer Umlaufschleife derart zusammengeschaltet sind, daß der Ausgang eines Schaltkreiselementes jeweils mit dem Eingang eines anderen Schaltkreiselementes verbunden ist.
- 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Anlegen der Betriebspotentiale an die Umlaufschleife eine Eigenschwingung dieser Schleife bewirkt und die Messung gemäß c) in Anspruch 1 sich auf eine Messung der Frequenz der Eigenschwingung der Umlaufschleife bezieht,PI972029 A09827/0579und eine Indikation der Wechselstromgüte der aneinandergeschalteten Schaltkreiselemente darstellt.
- 4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Verfahrensschritt der Unterbrechung gemäß d) in Anspruch 1 die Unterbrechung der Verbindungen zwischen allen Schaltkreiselementen vor der Zusammenschaltung dieser Elemente in der gewünschten endgültigen Schaltkreiskonfiguration beinhaltet.
- 5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt der zeitweiligen Herstellung von Verbindungen gemäß Verfahrensschritt a) in Anspruch 1 die vorübergehende Zusammenschaltung von im wesentlichen allen Schaltkreiselementen auf einem Chip in eine oder mehrere Testschaltungen beinhaltet.
- 6. Verfahren nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Schaltkreiselemente in Serie miteinander zu einer Prüfschleife zusammengefaßt werden, wobei einem Schaltkreiselement die Funktion der Signalpufferung und Auskopplung auf eine Meßvorrichtung zugeordnet ist.
- 7. Verfahren nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Zusammenschaltung der Schaltkreiselemente nach Art eines Schieberegister erfolgt.
- 8. Verfahren nach einem oder mehreren der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Prüfverbindungen durch lichtempfindliche Elemente gebildet sind, die nur während des PrüfVorganges mit Lichtstrahlung beaufschlagt werden.Fi 972 029 409827/0579L e e r s e i t e
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US31912272A | 1972-12-29 | 1972-12-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2349607A1 true DE2349607A1 (de) | 1974-07-04 |
DE2349607C2 DE2349607C2 (de) | 1983-09-29 |
Family
ID=23240943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2349607A Expired DE2349607C2 (de) | 1972-12-29 | 1973-10-03 | Verfahren zur Prüfung der Schaltgeschwindigkeit von integrierten Schaltkreiselementen |
Country Status (6)
Country | Link |
---|---|
US (1) | US3781670A (de) |
JP (1) | JPS5615139B2 (de) |
CA (1) | CA982230A (de) |
DE (1) | DE2349607C2 (de) |
FR (1) | FR2212551B1 (de) |
GB (1) | GB1425190A (de) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3851245A (en) * | 1973-12-26 | 1974-11-26 | Ibm | Method for determining whether holes in insulated layer of semiconductor substrate are fully open |
US3961254A (en) * | 1974-12-20 | 1976-06-01 | International Business Machines Corporation | Testing embedded arrays |
US3961251A (en) * | 1974-12-20 | 1976-06-01 | International Business Machines Corporation | Testing embedded arrays |
US3961252A (en) * | 1974-12-20 | 1976-06-01 | International Business Machines Corporation | Testing embedded arrays |
US4091325A (en) * | 1977-02-08 | 1978-05-23 | The United States Of America As Represented By The Secretary Of The Army | Verification technique for checking wrapped wire electronic boards |
FR2460526A1 (fr) * | 1979-06-29 | 1981-01-23 | Ibm France | Procede de mesure du temps d'acces d'adresse de memoires mettant en oeuvre la technique de recirculation des donnees, et testeur en resultant |
US4527254A (en) * | 1982-11-15 | 1985-07-02 | International Business Machines Corporation | Dynamic random access memory having separated VDD pads for improved burn-in |
US5225771A (en) * | 1988-05-16 | 1993-07-06 | Dri Technology Corp. | Making and testing an integrated circuit using high density probe points |
US4924589A (en) * | 1988-05-16 | 1990-05-15 | Leedy Glenn J | Method of making and testing an integrated circuit |
US4918377A (en) * | 1988-12-05 | 1990-04-17 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Integrated circuit reliability testing |
US5039602A (en) * | 1990-03-19 | 1991-08-13 | National Semiconductor Corporation | Method of screening A.C. performance characteristics during D.C. parametric test operation |
US5095267A (en) * | 1990-03-19 | 1992-03-10 | National Semiconductor Corporation | Method of screening A.C. performance characteristics during D.C. parametric test operation |
US5254941A (en) * | 1991-10-29 | 1993-10-19 | Sgs-Thomson Microelectronics, Inc. | Structure and method for determining isolation of integrated circuit |
US5256964A (en) * | 1992-07-31 | 1993-10-26 | International Business Machines Corporation | Tester calibration verification device |
US5796265A (en) * | 1996-02-29 | 1998-08-18 | Lsi Logic Corporation | Method for metal delay testing in semiconductor devices |
DE10024476A1 (de) * | 2000-05-18 | 2001-12-20 | Infineon Technologies Ag | Vorrichtung zum Testen einer elektrischen Schaltung |
-
1972
- 1972-12-29 US US00319122A patent/US3781670A/en not_active Expired - Lifetime
-
1973
- 1973-10-03 DE DE2349607A patent/DE2349607C2/de not_active Expired
- 1973-11-01 CA CA184,829A patent/CA982230A/en not_active Expired
- 1973-11-20 FR FR7342434A patent/FR2212551B1/fr not_active Expired
- 1973-12-10 GB GB5713973A patent/GB1425190A/en not_active Expired
- 1973-12-14 JP JP13886173A patent/JPS5615139B2/ja not_active Expired
Non-Patent Citations (1)
Title |
---|
IBM Technical Disclosure Bulletin, Vol. 13, No. 5, Oct. 1970 * |
Also Published As
Publication number | Publication date |
---|---|
FR2212551A1 (de) | 1974-07-26 |
US3781670A (en) | 1973-12-25 |
DE2349607C2 (de) | 1983-09-29 |
FR2212551B1 (de) | 1981-05-29 |
JPS5615139B2 (de) | 1981-04-08 |
GB1425190A (en) | 1976-02-18 |
JPS4999280A (de) | 1974-09-19 |
CA982230A (en) | 1976-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69030528T2 (de) | Verfahren und Anordnung zum Testen von Schaltungsplatten | |
DE2311034C2 (de) | Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips | |
DE3750674T2 (de) | Halbleiterintegrierte Schaltung mit Prüffunktion. | |
DE2413805C2 (de) | Verfahren zum Prüfen von Halbleiter-Schaltungsplättchen und Schaltungsanordnung zur Durchführung des Verfahrens | |
DE3709032C2 (de) | ||
DE3587223T2 (de) | Unabhängige Matrixtaktierung. | |
DE60005156T2 (de) | Verteilte schnittstelle zur parallelen prüfung von mehreren vorrichtungen, wobei nur ein einzelner testkanal benutzt wird | |
DE2349607A1 (de) | Verfahren zur wechselstrom-guetepruefung von integrierten schaltungen | |
DE3788586T2 (de) | Schaltung zur Prüfung des Eingangsspannungssignals für eine halbleiterintegrierte Schaltung. | |
DE4243592C2 (de) | Paralleltestschaltung für einen Halbleiter-Speicherchip | |
DE10323668A1 (de) | Intergrierter Schaltkreischip und Wafer sowie Prüfverfahren und -vorrichtung | |
DE2346617A1 (de) | Verfahren zur pruefung der laufzeitverzoegerung einer funktionalen logischen einheit | |
DE2555435A1 (de) | Monolithische hochintegrierte halbleiterschaltung | |
DE3702408C2 (de) | ||
DE19801557B4 (de) | Kontakt-Prüfschaltung in einer Halbleitereinrichtung | |
DE19540621A1 (de) | Funktionsprüfgerät für integrierte Schaltungen | |
DE10138556C1 (de) | Verfahren zum Testen von Eingangs-/Ausgangstreibern einer Schaltung und entsprechende Testvorrichtung | |
DE69031291T2 (de) | Testmethode, Testschaltung und integrierter Halbleiterschaltkreis mit Testschaltung | |
DE10347467B4 (de) | Frequenzmultiplizierer und zugehöriges Multiplizierverfahren sowie Datenausgabepuffer und Halbleiterbaustein | |
DE2504076A1 (de) | Anordnung und verfahren zur kontaktpruefung von halbleiterschaltungen | |
DE102006007439B4 (de) | Halbleitereinzelchip, System und Verfahren zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen | |
DE3686989T2 (de) | Verminderung des rauschens waehrend des pruefens von integrierten schaltungschips. | |
DE60106300T2 (de) | Eingangs-/ausgangs-durchgangstestmodus-schaltung | |
DE19903606B4 (de) | Halbleiteranordnung | |
DE10032256C2 (de) | Chip-ID-Register-Anordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |