DE60106300T2 - Eingangs-/ausgangs-durchgangstestmodus-schaltung - Google Patents

Eingangs-/ausgangs-durchgangstestmodus-schaltung Download PDF

Info

Publication number
DE60106300T2
DE60106300T2 DE60106300T DE60106300T DE60106300T2 DE 60106300 T2 DE60106300 T2 DE 60106300T2 DE 60106300 T DE60106300 T DE 60106300T DE 60106300 T DE60106300 T DE 60106300T DE 60106300 T2 DE60106300 T2 DE 60106300T2
Authority
DE
Germany
Prior art keywords
test
output
input
circuit
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60106300T
Other languages
English (en)
Other versions
DE60106300D1 (de
Inventor
S. Edward HUI
R. Dirk FRANKLIN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Corp
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Publication of DE60106300D1 publication Critical patent/DE60106300D1/de
Application granted granted Critical
Publication of DE60106300T2 publication Critical patent/DE60106300T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544Scanning methods, algorithms and patterns
    • G01R31/31855Interconnection testing, e.g. crosstalk, shortcircuits
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558Addressing or selecting of subparts of the device under test

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft im Allgemeinen integrierte Halbleiterschaltungsbauelemente und insbesondere eine Schaltung innerhalb eines integrierten Schaltungsbauelements zum Prüfen der Durchgängigkeit der Eingangs- und Ausgangsstifte des Bauelements.
  • STAND DER TECHNIK
  • In den letzten Jahren hat die Dichte von integrierten Halbleiterschaltungsbauelementen sowohl hinsichtlich einer Steigerung der Speichergrößen und der Logikkomplexität als auch einer Verringerung der Bauelementgehäusegrößen beträchtlich zugenommen. Dies hat dazu geführt, dass integrierte Schaltungsbauelemente kleinere Rastermaße und höhere Anschlussleitungszahlen aufweisen. Ein resultierendes Problem aus diesem Trend zu Bauelementen mit hoher Dichte hin besteht darin, dass es schwieriger ist, sicherzustellen, dass alle Stifte (Eingang und Ausgang) des Bauelements einen festen Kontakt im Sockel oder in der Leiterplatte vorsehen, in welchem/welcher das Bauelement programmiert und geprüft werden soll. Wenn die Bauelementstifte keinen festen Kontakt im Prüfsockel oder in der Prüfleiterplatte vorsehen, dann könnte das anschließende Prüfen und Programmieren des Bauelements fehlerhafte Prüfergebnisse liefern, die später zum Ausfall des Bauelements führen könnten.
  • Das US-Patent Nr. 5 983 377, Knotts, offenbart ein System und eine Schaltung zur Stiftfehlerprüfung. Das System umfasst ein externes Prüfgerät und eine Schaltung, die zur Prüfung ausgelegt ist. Das externe Prüfgerät wird mit Stiften der Schaltung gekoppelt und ist dazu ausgelegt, Prüfdaten in die Schaltung einzugeben. Das externe Prüfgerät ist auch dazu ausgelegt, Durchgängigkeitsdaten von der Schaltung zu empfangen und Stiftfehler aus einem Vergleich der Prüfdaten mit den Durchgängigkeitsdaten festzustellen. Die Schaltung umfasst eine Vielzahl von Abtastzellen, die kettenartig gekoppelt sind. Wenn Eingangsstifte geprüft werden, legt das externe Prüfgerät ein Prüfmuster an die Eingangsstifte an, speichert ein Durchgängigkeitsmuster in den Abtastzellen, die elektromechanisch mit den Eingangsstiften gekoppelt sind, tastet das Durchgängigkeitsmuster seriell aus der Schaltung ab, und vergleicht das Durchgängigkeitsmuster mit dem Prüfmuster. Wenn die Ausgangsstifte geprüft werden, tastet das externe Prüfgerät ein Prüfmuster seriell in die Abtastzellen ein, die mit den Ausgangsstiften gekoppelt sind, und vergleicht das an den Ausgangsstiften erzeugte Durchgängigkeitsmuster mit dem Prüfmuster. Es wäre bevorzugt, sowohl die Eingangs- als auch die Ausgangsstifte gleichzeitig prüfen zu können. Es wäre auch bevorzugt, wahlweise das IC-Bauelement so konfigurieren zu können, dass es sich in einer Prüfbetriebsart sowie in seiner normalen Betriebsart befindet, ohne den Bedarf für eine spezialisierte externe Prüfschaltungsanordnung.
  • Das US-Patent Nr. 4 825 414, Kawata et al., offenbart ein integriertes Halbleiterschaltungsbauelement mit einer normalen Betriebsart und einer Prüfbetriebsart zum Prüfen von internen Speicherblöcken des Bauelements. Kawata et al. erörtert jedoch nicht das Prüfen der Durchgängigkeit der Eingangs- und Ausgangsstifte des Bauelements.
  • Die europäische Patentanmeldung EP 0 852 354 A1 und die japanische Patentanmeldung 10-177501 A beschreiben eine Schaltungsstruktur, die eine Boundary-Scan-Sequenz vorsieht, wie im IEEE Standard P1149.1-1990 definiert. Sie umfasst Kontaktstellenschalter, die in einer Abtastkette verbunden sind. Diese Kontaktstellenschalter empfangen serielle Prüfsignale von einem Prüfzugriffsanschluss (TAP) und leiten diese weiter. Zusätzlich dazu, dass jeder Kontaktstellenschalter ein Puffer ist, weist er auch eine Erfassungs-Verschiebungs-Aktualisierungs- (CSU) Abtastzelle und eine Steuerschaltung (CRI) auf, die die Boundary-Scan-Funktion ausführen. Prüfsignale werden durch digitale Abtastzellen (DSC), die mit dem TAP über ein Paar von Abtastwegen verbunden sind, gesandt oder empfangen, um das Verschieben zu und von den DSCs zu ermöglichen. Dieses raffinierte Prüfsystem mit seiner Abtastkette einer zweckorientierten Schaltung ist unnötig komplex für eine einfache Bauelement-Sockel- oder Bauelement-Platinen-Durchgangsprüfung.
  • Es ist die Aufgabe der vorliegenden Erfindung, ein integriertes Schaltungsbauelement mit einer Eingangs-/Ausgangs-Durchgangsprüfbetriebsartschaltung bereitzustellen, die verwendet werden kann, um eine Bauelement-Buchsen- oder Bauelement-Platinen-Durchgängigkeit zum Prüfen und Programmieren sicherzustellen.
  • Die Erfindung ist in Anspruch 1 definiert. Spezielle Ausführungsbeispiele der Erfindung sind in den abhängigen Ansprüchen dargelegt.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die obige Aufgabe wurde durch eine Durchgangsprüfbetriebsartschaltung in einem integrierten Schaltungsbauelement mit einem Mittel zum Umschalten zwischen einer Durchgangsprüfbetriebsart und einer normalen Betriebsart erzielt, wobei die Prüfbetriebsart dadurch gekennzeichnet ist, dass ein oder mehrere Eingangsstifte mit einem oder mehreren Ausgangsstiften in direkter elektrischer Verbindung stehen, um zu ermöglichen, dass die Stifte des Chipgehäuses und des Chipsockels oder der Leiterplatte auf Durchgängigkeit geprüft werden. In der normalen Betriebsart wird der Betrieb des Chips durch die Prüfbetriebsartschaltung nicht beeinflusst.
  • In einem Ausführungsbeispiel der Erfindung werden die normalen Eingangs- und Ausgangspuffer mit einem Multiplexer dazwischen verwendet. Der Multiplexer verbindet den Eingangspuffer mit dem Ausgangspuffer, wenn die Prüfbetriebsart aktiviert ist. Signale, die von einem Eingangstift durch den Eingangspuffer laufen, laufen dann gerade weiter zum Ausgangspuffer und zu einem Ausgangsstift. In der normalen Betriebsart wird diese direkte Verbindung nicht hergestellt und der Ausgangspuffer empfängt Signale vielmehr von den anderen Teilen des Bauelements als direkt vom Eingangspuffer.
  • Die Prüfbetriebsartschaltung der vorliegenden Erfindung ermöglicht, dass alle Stifte auf einen festen Kontakt im Programmiersockel oder in der Programmierleiterplatte zweckmäßig geprüft werden, bevor der Programmierzyklus eingeleitet wird. Die Prüfsignale können an die Eingangsstifte angelegt werden und dann können die an den Ausgangsstiften erzeugten Signale geprüft werden, um festzustellen, ob ein korrekter Kontakt hergestellt wurde. Die Prüfbetriebsartschaltung ist innerhalb des Bauelements enthalten, so dass keine spezielle externe Schaltung erforderlich ist, um das Bauelement zum Prüfen zu konfigurieren. Die Prüfbetriebsartschaltung kann auf dem Chip durch einen Softwarebefehl oder ein ähnliches Mittel aktiviert werden.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein Blockdiagramm eines Ausführungsbeispiels der Prüfbetriebsartschaltung der vorliegenden Erfindung.
  • 2 ist ein Schaltungsebenen-Blockdiagramm einer weiteren Prüfbetriebsartschaltung zur Erläuterung.
  • 35 sind Blockdiagramme anderer alternativer Ausführungsbeispiele der Prüfbetriebsartschaltung der vorliegenden Erfindung.
  • BESTE ART ZUR AUSFÜHRUNG DER ERFINDUNG
  • Mit Bezug auf 1 ist ein Ausführungsbeispiel der Prüfbetriebsartschaltung der vorliegenden Erfindung gezeigt. In dem integrierten Schaltungsbauelement sind die Eingangsstifte und Ausgangsstifte mit Kontaktstellen verbunden, die auf einer Oberfläche des Bauelements angeordnet sind. In der Schaltung 20 von 1 befindet sich mindestens eine Eingangskontaktstelle 22 und mindestens eine Ausgangskontaktstelle 32. Die Eingangskontaktstellen sind mit einem normalen Eingangspuffer 24 verbunden, während die Ausgangskontaktstelle 32 mit dem Ausgang des normalen Ausgangspuffers 34 verbunden ist. Ein Multiplexer 28 ist zwischen den normalen Eingangspuffer 24 und den normalen Ausgangspuffer 34 geschaltet. Der Multiplexer 28 empfängt ein erstes Dateneingangssignal 25 vom Ausgang des normalen Eingangspuffers 24 und empfängt ein zweites Dateneingangssignal 27 von einer anderen Logik innerhalb des integrierten Schaltungsbauelements. Das Ausgangssignal 23 des normalen Eingangspuffers 24 kann auch zu anderen Logiksignalen 39 innerhalb des integrierten Schaltungsbauelements weiterlaufen. Der Ausgang 29 des Multiplexers 28 ist mit dem Eingang des normalen Ausgangspuffers 34 verbunden. Ein Prüffreigabesignal 31 ist als Datenansteuerleitung für den Multiplexer implementiert. Das Prüffreigabesignal 31 kann auf dem Chip durch Eingeben von Softwarebefehlen oder durch ein anderes äquivalentes Mittel aktiviert werden.
  • Wenn sich das Prüffreigabesignal in einem ersten Zustand befindet, wählt der Multiplexer 28 den Dateneingang 25, der mit dem Ausgang des normalen Eingangspuffers 24 verbunden ist, aus. Dies stellt eine direkte elektrische Verbindung zwischen dem normalen Eingangspuffer 24 und dem normalen Ausgangspuffer 34 bereit und stellt folglich eine direkte elektrische Verbindung zwischen dem Eingangsstift 22 und dem Ausgangsstift 32 bereit. Unter dieser Bedingung würde das IC-Bauelement in der Durchgangsprüfbetriebsart arbeiten. In der Prüfbetriebsart können Signale an den Eingangsstift angelegt werden, was ermöglicht, dass die Signale an den Ausgangsstiften 32 ausgewertet werden, um festzustellen, ob eine Durchgängigkeit der Stifte mit dem Bauelementsockel oder der Leiterplatte besteht. Wenn das am Stift empfangene Ausgangssignal 33 anders ist als das erwartete Ausgangssignal, dann würde dies darauf hindeuten, dass zwischen den Stiften und dem Sockel oder der Leiterplatte ein mechanisches Kontaktproblem vorhanden sein kann.
  • Wenn sich das Prüffreigabesignal 31 in einem zweiten Zustand befindet, ist der ausgewählte Eingang des Multiplexers der Eingang 27, der Signale von der anderen Logikschaltung 39 im IC-Bauelement empfangen hat. Der andere Dateneingang 25 wird nicht ausgewählt, so dass folglich der Betrieb des Chips vom normalen Eingangspuffer 24 zur anderen chipinternen Logik 39 und dann von der anderen Logik 39 zurück durch den Multiplexer 28 zum normalen Ausgangspuffer 34 und dann zum Ausgangsstift 32 verläuft. Mit anderen Worten, das Bauelement arbeitet in der normalen Betriebsart und es besteht keine direkte Verbindung zwischen dem Eingangsstift 22 und dem Ausgangsstift 32.
  • Mit Bezug auf 2 ist eine weitere Prüfbetriebsartschaltung für Erläuterungszwecke gezeigt. Die Schaltung 40 dieses Ausführungsbeispiels umfasst ein Paar von festgelegten Prüfbetriebsartpuffern, einschließlich eines Prüfbetriebsart-Eingangspuffers 44 und eines Prüfbetriebsart-Ausgangspuffers 46. Die Prüfbetriebsartpuffer 44, 46 sind zum normalen Eingangspuffer 24 und zum normalen Ausgangspuffer 34 parallel geschaltet. Wie in 2 gezeigt, empfängt der normale Eingangspuffer 24 ein Signal 21 vom Eingangsstift 22 und das Ausgangssignal des Puffers 23 wird zu anderen Logikschaltungen 39 im Bauelement geliefert. Von der anderen Logikschaltung 39 wird das resultierende Signal 27 in den normalen Ausgangspuffer 34 eingegeben und das Ausgangssignal 33 des Ausgangspuffers 34 wird am Ausgangsstift 32 bereitgestellt. Jeder der Prüfbetriebsartpuffer 44 und 46 umfasst ein Prüffreigabesignal 41, das auf dem Chip durch einen Softwarebefehl oder durch ein anderes äquivalentes Mittel erzeugt wird. Wenn sich das Prüffreigabesignal 41 in einem ersten Zustand befindet, werden die Prüfbetriebsartpuffer 44, 46 aktiviert, wobei eine direkte Prüfverbindung zwischen dem Eingangsstift 22 und dem Ausgangsstift 32 vorgesehen wird. Wenn sich das Prüffreigabesignal 41 in einem zweiten Zustand befindet, werden die Prüfbetriebsartpuffer 44, 46 deaktiviert und das integrierte Schaltungsbauelement arbeitet in der normalen Betriebsart.
  • Mit Bezug auf die Prüfbetriebsartpuffer 44, 46 können diese Puffer auf eine Anzahl von verschiedenen Weisen ausgelegt werden. In dem in 2 gezeigten Beispiel ist der Prüfbetriebsart-Ausgangspuffer eine Pufferschaltung mit drei Ausgangszuständen. Das Eingangssignal 43 tritt in den Prüfbetriebsart-Eingangspuffer als Eingangssignal in ein NICHT-ODER-Gatter 70 ein. Das zweite Eingangssignal in das NICHT-ODER-Gatter 70 ist das Prüffreigabesignal 41. Das Ausgangssignal 45 des NICHT-ODER-Gatters 70 wird durch einen Inverter 71 invertiert und das Ausgangssignal 47 des Inverters 71 läuft zum Prüfbetriebsart-Ausgangspuffer 46 weiter. Das Ausgangssignal 47 des Prüfbetriebsart-Eingangspuffers 44 wird als erstes Eingangssignal zu einem NICHT-UND-Gatter 72 geliefert. Das Prüffreigabesignal 41 wird auch als Eingangssignal zum Prüfbetriebsart-Ausgangspuffer 46 geliefert. Ein NICHT-ODER-Gatter 75 empfängt ein erstes Eingangssignal 49 vom Ausgang 47 des Prüfbetriebsart-Eingangspuffers 44 und empfing ein zweites Eingangssignal 55, das das Prüffreigabesignal ist, nachdem es vom Inverter 74 invertiert wurde. Das invertierte Prüffreigabesignal 53 wird durch den Inverter 73 wieder invertiert und das Ausgangssignal 57 des Inverters wird als Eingangssignal zum NICHT-UND-Gatter 72 geliefert. Das Ausgangssignal 61 des NICHT-UND-Gatters 72 wird zum Gate eines P-Kanal-FET 76 geliefert, während das Ausgangssignal 59 des NICHT-ODER-Gatters 75 zum Gate eines N-Kanal-FET 77 geliefert wird. Das Ausgangssignal 63 des P-Kanal-FET 76 und des N-Kanal-FET 77 wird zur Ausgangskontaktstelle 32 geliefert.
  • Viele Varianten der in 1 und 2 gezeigten Prüfbetriebsartschaltungen können entworfen werden. Mit Bezug auf 3 wird nur ein Prüfbetriebsart-Ausgangspuffer 46 implementiert, anstatt sowohl einen Prüfbetriebsart-Eingangspuffer als auch einen Prüfbetriebsart-Ausgangspuffer zu verwenden. Im Ausführungsbeispiel von 3 ist der Prüfbetriebsart- Ausgangspuffer 46 zum normalen Ausgangspuffer 34 parallel und arbeitet ansonsten, wie vorstehend mit Bezug auf 2 beschrieben wurde. 4 zeigt einen Fall, in dem mehr Ausgangsstifte als Eingangsstifte auf dem Chip vorhanden sind. In diesem Fall können einige der Eingangsstifte Paare mit mehr als einem Ausgangsstift bilden. Im Ausführungsbeispiel 60 von 4 sind eine Vielzahl von Ausgangspuffern 34, 134, 234 mit einer Vielzahl von Ausgangsstiften 32, 132, 232 verbunden. wahlweise kann ein Multiplexer 28 zwischen dem Eingangspuffer 24 und der Vielzahl von Ausgangspuffern angeordnet werden, um selektiv Signale von einem Eingangsstift zu einem der angeschlossenen Ausgangspuffer zu prüfen. Die Schaltung 80 von 5 zeigt eine Variation der Schaltung 60 von 4, wobei eine Vielzahl von Eingangsstiften miteinander verbunden sind und zu einem einzelnen Ausgangsstift geführt sind. In diesem Fall wählt der Multiplexer 227 aus, welches Signal von den Eingangsstiften zum Ausgangspuffer läuft.
  • Die vorstehend beschriebenen Prüfbetriebsartschaltungen sind beispielhaft und es gibt viele Wege zum Konstruieren der in der vorliegenden Erfindung beanspruchten Prüfbetriebsartschaltungen. Der Hauptzweck der Prüfbetriebsartschaltung besteht darin, eine Möglichkeit bereitzustellen, dass die Eingangsstifte und Ausgangsstifte in Eingangs/Ausgangs-Paaren ausgebildet sind, um die Durchgängigkeit der Stifte im Bauelementsockel oder in der Leiterplatte zu prüfen, ohne den normalen Betrieb eines Chips zu beeinflussen.

Claims (8)

  1. Integriertes Schaltungsbauelement mit einer Durchgangsprüfbetriebsart-Schaltung, einschließlich: mindestens eines Eingangsstifts (22) und mindestens eines Ausgangsstifts (32); eines Satzes von normalen Puffern (24, 34), einschließlich eines Eingangspuffers (24), der mit dem mindestens einen Eingangsstift (22) elektrisch gekoppelt ist, und eines Ausgangspuffers (34), der mit dem mindestens einen Ausgangsstift (32) elektrisch gekoppelt ist; und eines Multiplexers (28) mit einem Ansteuereingang (31) zum Empfangen eines Prüfsignals (TEST_EN) zum Umschalten zwischen einer Prüfbetriebsart und einer normalen Betriebsart, einem ersten Dateneingang (25), der über den normalen Eingangspuffer direkt mit dem mindestens einen Eingangsstift verbunden ist, und einem zweiten Dateneingang (27), der nicht direkt mit dem mindestens einen Eingangsstift verbunden ist, wobei die Prüfbetriebsart dadurch gekennzeichnet ist, dass der mindestens eine Eingangsstift (22) über die normalen Puffer (24, 34) direkt mit dem mindestens einen Ausgangsstift (32) verbunden ist, wobei die normale Betriebsart dadurch gekennzeichnet ist, dass der mindestens eine Eingangsstift (22) nicht direkt mit dem mindestens einen Ausgangsstift (32) verbunden ist.
  2. Schaltungsbauelement nach Anspruch 1, wobei der Multiplexer (28) einen Ausgang (29) aufweist, der über den normalen Ausgangspuffer (34) direkt mit dem mindestens einen Ausgangsstift (32) verbunden ist.
  3. Schaltungsbauelement nach Anspruch 1, wobei sich die Schaltung in der Prüfbetriebsart befindet, wenn sich das Prüffreigabesignal (TEST_EN) in einem ersten Zustand (1) befindet, und sich die Schaltung in der normalen Betriebsart befindet, wenn sich das Prüffreigabesignal (TEST_EN) in einem zweiten Zustand (0) befindet.
  4. Schaltung nach Anspruch 3, wobei der erste und der zweite Zustand (0, 1) des Prüffreigabesignals (TEST_EN) durch ein Softwarebefehlsmittel festgelegt werden.
  5. Schaltungsbauelement nach Anspruch 1, welches ferner umfasst eine Vielzahl von Ausgangsstiften (32, 132, 232); eine Vielzahl von Prüfbetriebsart-Ausgangspuffern (134,..., 234), die jeweils mit dem normalen Ausgangspuffer (34) parallel geschaltet sind und jeweils mit einem entsprechenden der Vielzahl von Ausgangsstiften (32, 132, 232) verbunden sind, wobei jeder Prüfbetriebsart-Ausgangspuffer (134,..., 234) einen Prüffreigabestift zum Empfangen eines Prüffreigabesignals (TEST_EN) umfasst.
  6. Schaltungsbauelement nach Anspruch 5, wobei sich die Schaltung in der Prüfbetriebsart befindet, wenn sich das Prüffreigabesignal (TEST_EN) in einem ersten Zustand befindet, und sich die Schaltung in der normalen Betriebsart befindet, wenn sich das Prüffreigabesignal (TEST_EN) in einem zweiten Zustand befindet.
  7. Schaltungsbauelement nach Anspruch 1, welches ferner umfasst eine Vielzahl von Eingangspuffern (24,..., 224) mit Ausgängen, die mit einem Satz von Dateneingängen (211) eines Multiplexers (227) gekoppelt sind, wobei der Multiplexer einen Ausgang (213) aufweist, der mit dem Ausgangspuffer (34) verbunden ist, und einen Ansteuereingang zum Empfangen eines Satzes von Prüffreigabesignalen (TEST_ENi) aufweist.
  8. Schaltungsbauelement nach Anspruch 7, wobei sich die Schaltung in der Prüfbetriebsart befindet, wenn sich mindestens eines der Prüffreigabesignale (TEST_ENi) in einem ersten Zustand befindet, und sich die Schaltung in der normalen Betriebsart befindet, wenn sich alle Prüffreigabesignale (TEST_ENi) in einem zweiten Zustand befinden.
DE60106300T 2001-01-16 2001-11-28 Eingangs-/ausgangs-durchgangstestmodus-schaltung Expired - Fee Related DE60106300T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US764169 2001-01-16
US09/764,169 US6694463B2 (en) 2001-01-16 2001-01-16 Input/output continuity test mode circuit
PCT/US2001/044694 WO2002057802A1 (en) 2001-01-16 2001-11-28 Input/output continuity test mode circuit

Publications (2)

Publication Number Publication Date
DE60106300D1 DE60106300D1 (de) 2004-11-11
DE60106300T2 true DE60106300T2 (de) 2005-03-24

Family

ID=25069875

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60106300T Expired - Fee Related DE60106300T2 (de) 2001-01-16 2001-11-28 Eingangs-/ausgangs-durchgangstestmodus-schaltung

Country Status (10)

Country Link
US (1) US6694463B2 (de)
EP (1) EP1358498B1 (de)
JP (1) JP2004518130A (de)
KR (1) KR20030075160A (de)
CN (1) CN1254690C (de)
CA (1) CA2432889A1 (de)
DE (1) DE60106300T2 (de)
NO (1) NO20033051D0 (de)
TW (1) TW523596B (de)
WO (1) WO2002057802A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8572446B2 (en) * 2000-06-30 2013-10-29 Texas Instruments Incorporated Output circuitry with tri-state buffer and comparator circuitry
US6717429B2 (en) * 2000-06-30 2004-04-06 Texas Instruments Incorporated IC having comparator inputs connected to core circuitry and output pad
TW530525B (en) * 2001-07-27 2003-05-01 Via Tech Inc Method of disposing buffer and its chip
US20030131275A1 (en) * 2002-01-09 2003-07-10 Jong-Hong Bae Microcontroller and system having a clock generator
US7032146B2 (en) * 2002-10-29 2006-04-18 International Business Machines Corporation Boundary scan apparatus and interconnect test method
DE10254390B4 (de) * 2002-11-21 2016-05-12 Dr. Johannes Heidenhain Gmbh Schaltungsanordnung sowie mit dieser Schaltungsanordnung ausgestattetes Winkel- bzw. Längenmessgerät
US6944265B2 (en) * 2002-11-25 2005-09-13 Ge Medical Systems Global Technology Company, Llc Image pasting using geometry measurement and a flat-panel detector
KR100746228B1 (ko) 2006-01-25 2007-08-03 삼성전자주식회사 반도체 메모리 모듈 및 반도체 메모리 장치
KR101593603B1 (ko) 2009-01-29 2016-02-15 삼성전자주식회사 반도체 장치의 온도 감지 회로
KR101145312B1 (ko) * 2010-07-06 2012-05-14 에스케이하이닉스 주식회사 반도체 집적회로
JP6171264B2 (ja) * 2012-03-30 2017-08-02 株式会社デンソー 撮像装置
CN103490957B (zh) * 2013-09-24 2016-09-14 深圳市数智国兴信息科技有限公司 一卡通平台系统及其应用方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2659095B2 (ja) 1987-06-30 1997-09-30 富士通株式会社 ゲートアレイ及びメモリを有する半導体集積回路装置
US6304987B1 (en) * 1995-06-07 2001-10-16 Texas Instruments Incorporated Integrated test circuit
JPH0682325B2 (ja) * 1990-05-29 1994-10-19 株式会社東芝 情報処理装置のテスト容易化回路
JPH04159752A (ja) 1990-10-23 1992-06-02 Nec Corp 半導体集積回路及びその装置
JP3059024B2 (ja) * 1993-06-15 2000-07-04 沖電気工業株式会社 半導体記憶回路
US5553070A (en) * 1994-09-13 1996-09-03 Riley; Robert E. Data link module for time division multiplexing control systems
US5699554A (en) * 1994-10-27 1997-12-16 Texas Instruments Incorporated Apparatus for selective operation without optional circuitry
US5561614A (en) * 1995-01-30 1996-10-01 Motorola Inc. Method and apparatus for testing pin isolation for an integrated circuit in a low power mode of operation
US5656953A (en) * 1995-05-31 1997-08-12 Texas Instruments Incorporated Low overhead memory designs for IC terminals
US5589777A (en) * 1995-06-21 1996-12-31 Hewlett-Packard Company Circuit and method for testing a disk drive head assembly without probing
US5744967A (en) * 1995-08-24 1998-04-28 Sorensen; Brent A. Apparatus for detecting intermittent and continuous faults in multiple conductor wiring and terminations for electronic systems
KR0172347B1 (ko) 1995-12-23 1999-03-30 김광호 반도체 메모리장치의 병렬테스트 회로
US5713445A (en) 1996-07-22 1998-02-03 Eaton Corporation Transmission inertia brake with self energizing
EP0852354B1 (de) * 1996-11-25 2003-09-03 Texas Instruments Incorporated Integrierte Schaltung
US6060897A (en) * 1997-02-11 2000-05-09 National Semiconductor Corporation Testability method for modularized integrated circuits
US5983377A (en) 1997-11-17 1999-11-09 Ncr Corporation System and circuit for ASIC pin fault testing
US6223313B1 (en) * 1997-12-05 2001-04-24 Lightspeed Semiconductor Corporation Method and apparatus for controlling and observing data in a logic block-based asic
US6119249A (en) 1998-03-27 2000-09-12 Cypress Semiconductor Corp. Memory devices operable in both a normal and a test mode and methods for testing same
US6550031B1 (en) * 1999-10-06 2003-04-15 Advanced Micro Devices Inc. Transparently gathering a chips multiple internal states via scan path and a trigger

Also Published As

Publication number Publication date
US6694463B2 (en) 2004-02-17
TW523596B (en) 2003-03-11
CA2432889A1 (en) 2002-07-25
KR20030075160A (ko) 2003-09-22
WO2002057802A1 (en) 2002-07-25
NO20033051L (no) 2003-07-03
US20020095631A1 (en) 2002-07-18
EP1358498B1 (de) 2004-10-06
DE60106300D1 (de) 2004-11-11
NO20033051D0 (no) 2003-07-03
CN1486431A (zh) 2004-03-31
JP2004518130A (ja) 2004-06-17
EP1358498A1 (de) 2003-11-05
CN1254690C (zh) 2006-05-03

Similar Documents

Publication Publication Date Title
DE3130714C2 (de)
DE3709032C2 (de)
DE60218498T2 (de) Elektronisches gerät
DE4243910C2 (de) Aufgeteiltes Boundary-Scan-Testen zum Vermindern des durch Testen hervorgerufenen Schadens
DE69628034T2 (de) Hochimpedanzmodus für jtag
DE60106300T2 (de) Eingangs-/ausgangs-durchgangstestmodus-schaltung
DE69832015T2 (de) Halbleiterspeicher mit einer verbesserten Prüfschaltung
DE2349607A1 (de) Verfahren zur wechselstrom-guetepruefung von integrierten schaltungen
DE69933349T2 (de) Prüfbares ic mit analogen und digitalen schaltungen
DE102006007439B4 (de) Halbleitereinzelchip, System und Verfahren zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen
DE19808664C2 (de) Integrierte Schaltung und Verfahren zu ihrer Prüfung
DE2823554A1 (de) Hochintegrierte schaltung
EP1430320B1 (de) Elektronischer baustein und verfahren zu dessen qualifizierungsmessung
DE60003213T2 (de) Vorrichtung und verfahren zur programierbaren parametrischen kippprüfung einer cmos digital-leitung
EP0974848B1 (de) Integrierte Schaltung mit einer Selbsttesteinrichtung
DE69724575T2 (de) Integrierte Schaltung
DE4030790A1 (de) Abtastregister und testschaltkreis, der dieses benutzt
DE69925392T2 (de) Abtastprüfung von Vorrichtungen
EP1221097B1 (de) Schaltungszelle zur testmuster-generierung und testmuster-kompression
WO2006061011A1 (de) Test von eingebetteten schaltungen mit hilfe von testinseln
DE60223043T2 (de) Elektronischer schaltkreis und testverfahren
DE4233271C2 (de) Integrierte Halbleiterschaltungsanordnung mit einer Fehlererfassungsfunktion
DE10322726A1 (de) Verfahren und Vorrichtung zum Verbessern einer Testfähigkeit von I/O-Treiber/Empfängern
DE60320057T2 (de) System und Verfahren zur Schaltungsprüfung
DE4107172A1 (de) Schaltungsanordnung zum testen integrierter schaltungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee