KR20030075160A - 입출력 도통 테스트 모드 회로 - Google Patents

입출력 도통 테스트 모드 회로 Download PDF

Info

Publication number
KR20030075160A
KR20030075160A KR10-2003-7009496A KR20037009496A KR20030075160A KR 20030075160 A KR20030075160 A KR 20030075160A KR 20037009496 A KR20037009496 A KR 20037009496A KR 20030075160 A KR20030075160 A KR 20030075160A
Authority
KR
South Korea
Prior art keywords
test
test mode
output
circuit
input
Prior art date
Application number
KR10-2003-7009496A
Other languages
English (en)
Inventor
후이에드워드에스
프랭클린딕알
Original Assignee
아트멜 코포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아트멜 코포레이숀 filed Critical 아트멜 코포레이숀
Publication of KR20030075160A publication Critical patent/KR20030075160A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G01R31/31855—Interconnection testing, e.g. crosstalk, shortcircuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558—Addressing or selecting of subparts of the device under test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

집적 회로 소자내에 있는 도통 테스트 모드 회로(20)는 도통 테스트 모드와 정상 동작 모드 사이를 스위칭하기 위한 수단(28)을 구비한다. 테스트 모드는 하나 이상의 입력핀(22)이 하나 이상의 출력핀(32)에 직접 전기 접속되어 핀과, 테스트 패키징, 칩 소켓 및 회로 기판간의 도통 테스트가 가능한 것이 특징이다. 정상 동작 모드에서, 칩의 동작은 테스트 모드 회로의 영향을 받지 않는다. 도통 테스트 모드 회로는 집적 회로 소자의 정확한 테스트와 프로그래밍을 보장하기 위하여 소자-소켓 및/또는 소자-기판 회로를 테스트한다.

Description

입출력 도통 테스트 모드 회로{INPUT/OUTPUT CONTINUITY TEST MODE CIRCUIT}
최근에, 반도체 집적 회로 소자의 집적도는 메모리 사이즈의 증대와 로직 복잡도 및 소자 패키지 사이즈의 축소라는 양측면에 있어서 실질적으로 증대하고 있다. 그 결과, 집적 회로 소자에서는 피치가 보다 작아지고 리드선의 총수가 더욱 늘어나게 되었다. 고집적도 소자를 추구하려는 경향으로부터 파생된 문제는 소자가 프로그램되고 테스트되는 소켓 또는 회로 기판에 소자의 핀(입력핀과 출력핀) 전체를 확실하게 접촉(solid contact)하는 것이 더욱 어려워진다는 것이다. 소자의 핀이 테스트 소켓 또는 회로 기판과 확실하게 접촉하지 못한다면, 소자의 후속 테스트와 프로그래밍은 나중에 소자의 고장(failure)을 유도할 수 있는 잘못된 테스트 결과를 제공할 수 있다.
노트(Knotts)의 미국 특허 제5,983,377호는 핀 장애를 테스트하기 위한 시스템 및 회로를 개시하고 있다. 이 시스템은 외부 테스터와 피테스트 회로를 포함한다. 외부 테스터는 피테스트 회로의 핀에 연결되고 테스트 데이터를 그 회로에 입력하도록 구성된다. 외부 테스터는 또한 회로로부터 연속 데이터를 수신하고 테스트 데이터와 연속 데이터를 비교하여 핀 장애를 판정하도록 구성된다. 회로는 체인 방식으로 연결된 복수의 스캔 셀을 포함한다. 입력핀을 테스트할 때, 외부 테스터는 테스트 패턴을 입력핀에 놓고, 그 입력핀에 전자 기계적으로 연결되는 스캔 셀에 연속 패턴을 저장하고, 연속해서 회로로부터 연속 패턴을 스캔하여 그 연속 패턴과 테스트 패턴과 비교한다. 출력핀을 테스트할 때, 외부 테스터는 출력핀에 연결되는 스캔 셀에서 연속해서 테스트 패턴을 스캔하고, 출력핀상에 생성된 연속 패턴을 테스트 패턴에 비교한다. 입력핀과 출력핀 모두를 동시에 테스트하는 것이 가능하면 더욱 좋을 것이다. 또한, 특수한 외부 테스트 회로를 필요로 하지 않으며, IC 소자를 그의 정상 동작 모드뿐만 아니라 테스트 모드에 있도록 임의대로 구성하는 것이 가능하다면 더욱 좋을 것이다.
카와타(Kawata) 등의 미국 특허 제4,825,414호는 정상 모드와 반도체 집적 회로 소자의 내부 메모리 블록을 테스트하기 위한 테스트 모드를 갖는 반도체 집적 회로 소자를 개시하고 있다. 그러나, 카와타 등의 특허는 소자의 입력핀과 출력핀의 도통 테스트에 대해서는 개시하고 있지 않다.
본 발명의 목적은 테스트 및 프로그래밍을 위해 소자-소켓 사이 또는 소자-기판 사이의 도통을 확실하게 하는 데 사용될 수 있는 입출력 도통 테스트 모드 회로를 구비한 집적 회로 소자를 제공하는 것이다.
본 발명은 개괄적으로 반도체 집적 회로 소자에 관한 것이며, 구체적으로는 집적 회로 소자의 입력핀과 출력핀의 도통 관계를 테스트하기 위한, 집적 회로 소자내에 있는 회로에 관한 것이다.
도 1은 본 발명의 테스트 모드 회로의 제1 실시예의 블록도이다.
도 2는 본 발명의 테스트 모드 회로의 제2 실시예의 회로 블록도이다.
도 3 내지 도 5는 본 발명의 테스트 모드 회로의 기타 선택적 실시예의 블록도이다.
상기 목적은 도통 테스트 모드와 정상 동작 모드 사이를 스위칭하기 위한 수단을 구비한, 집적 회로 소자내에 있는 도통 테스트 모드 회로에 의해 달성된다. 상기 테스트 모드에서는 하나 이상의 입력핀이 하나 이상의 출력핀과 직접 전기 접속되어 칩 패키지와 칩 소켓 또는 회로 기판의 핀들에 대해 도통 테스트할 수 있는 것을 특징으로 한다. 정상 동작 모드에서, 칩의 동작은 테스트 모드 회로의 영향을 받지 않는다.
본 발명의 일실시예에서는, 정상 입력 버퍼와 정상 출력 버퍼를 이용하며, 이들 버퍼 사이에는 멀티플렉서가 제공된다. 멀티플렉서는 테스트 모드가 작동될 때 입력 버퍼를 출력 버퍼에 접속한다. 입력핀을 거쳐 입력 버퍼를 통과하는 신호는 이어서 출력 버퍼와 출력핀을 직접 통과한다. 정상 모드에서는, 이러한 직접 접속이 이루어지지 않고, 출력 버퍼는 신호를 입력 버퍼로부터 직접 수신하지 않고 소자의 다른 부분으로부터 수신한다.
본 발명의 제2 실시예에서는, 테스트 모드 버퍼로서 지정된 추가의 입력 버퍼와 출력 버퍼가 회로에 포함된다. 이들 버퍼는 입력핀과 출력핀 사이에서 정상 버퍼에 병렬로 접속되고, 테스트 모드 시에만 동작이 허가된다.
본 발명의 테스트 모드 회로는 프로그래밍 사이클을 개시하기 전에 프로그래밍 소켓이나 회로 기판과의 확실한 접촉에 대하여 핀 전체를 적절하게 테스트할 수 있다. 테스트 신호는 입력핀상에 있을 수 있고, 이어서 출력핀상에서 발생된 신호를 체크하여 적절한 접촉이 이루어졌는지의 여부를 판정할 수 있다. 테스트 모드 회로는 소자에 내장되므로, 테스트를 위한 소자를 구성하기 위해 특수 외부 회로가 필요없다. 테스트 모드 회로는 소프트웨어 커맨드 또는 유사한 수단에 의해 칩상에서 작동될 수 있다.
도 1을 참조하면, 도 1에는 본 발명의 테스트 모드 회로의 제1 실시예가 도시되어 있다. 그 집적 회로 소자에 있어서, 입력핀과 출력핀은 소자의 표면상에 배열된 패드에 접속된다. 도 1의 회로(20)에 있어서, 회로에는 적어도 하나의 입력 패드(22)와 적어도 하나의 출력 패드(32)가 있다. 입력 패드는 정상 입력 버퍼(24)에 접속되고, 출력 패드(32)는 정상 출력 버퍼(34)의 출력에 접속된다. 멀티플렉서(28)(MUX)는 정상 입력 버퍼(24)와 정상 출력 버퍼(34) 사이에 접속된다. 멀티플렉서(28)는 정상 입력 버퍼(24)의 출력으로부터 제1 데이터 입력 신호(25)를 수신하고, 집적 회로 소자 내에 있는 다른 로직으로부터 제2 데이터 입력 신호(27)를 수신한다. 정상 입력 버퍼(24)의 출력(23)은 또한 집적 회로 소자내의 다른 로직 회로(39)로 진행될 수 있다. 멀티플렉서(28)의 출력(29)은 정상 출력 버퍼(34)의 입력에 제공된다. 테스트 인에이블 신호(31)(TEST_EN)는 멀티플렉서의 데이터 선택 라인으로서 실시된다. 테스트 인에이블 신호(31)는 소프트웨어 커맨드를 입력하거나 다른 등가의 수단에 의해 칩상에서 활성화될 수 있다.
테스트 인에이블 신호가 제1 상태에 있으면, 멀티플렉서(28)는 정상 입력 버퍼(24)의 출력에 접속된 데이터 입력(25)을 선택한다. 이것은 정상 입력 버퍼(24)와 정상 출력 버퍼(34)간에 직접 전기 접속을 제공하며, 그에 따라 입력핀(22)과 출력핀(32) 사이에 직접 전기 접속을 제공한다. 이 상태에서, IC 소자는 도통 테스트 모드에서 동작된다. 테스트 동작 모드에서, 신호가 입력핀상에 있을 수 있으므로, 출력핀(32)에서의 신호는 소자 소켓 또는 회로 기판과 핀이 도통되는지의 여부를 판정하도록 평가될 수 있다. 그 핀상에 수신된 출력 신호(33)가 기대되는 출력 신호와 상이하다면, 이것은 핀과, 소켓이나 회로 기판 사이에 기계적인 접촉 문제가 있을 수 있다는 것을 나타낸다.
테스트 인에이블 신호(31)가 제2 상태에 있을 경우, 멀티플렉서의 선택된 입력은 IC 소자내의 다른 로직 회로(39)로부터 수신된 신호 입력이다. 다른 데이터 입력(25)이 선택되지 않으며, 그 결과 칩의 동작은 정상 입력 버퍼(24)로부터 칩상의 다른 로직(39)으로 전달되지 않고 이어서 다시 다른 로직(39)으로부터 멀티플렉서(28)를 통해 정상 입력 버퍼(34)로 그리고 출력 핀(32)으로 전달된다. 다시 말해서, 소자는 정상 동작 모드에서 동작하고, 입력핀(22)과 출력핀(32) 사이에는 직접적인 접속은 없다.
도 2를 참조하면, 본 발명의 제2 실시예가 도시되어 있다. 이 실시예의 회로(40)는 테스트 모드 입력 버퍼(44)와 테스트 모드 출력 버퍼(46)를 포함한 한 쌍의 지정된 테스트 모드 버퍼를 포함한다. 테스트 모드 버퍼(44, 46)는 정상 입력 버퍼(24)와 정상 출력 버퍼(34)에 병렬로 접속된다. 도 2에 도시하는 바와 같이,정상 입력 버퍼(24)는 입력핀(22)으로부터 신호(21)를 수신하고, 버퍼(23)의 출력은 소자내의 다른 로직 회로(39)에 제공된다. 다른 로직 회로(39)로부터, 결과로서 생성된 신호(27)는 정상 출력 버퍼(34)에 입력되고, 그 출력 버퍼(34)의 출력(33)은 출력핀(32)상에 제공된다. 테스트 모드 버퍼(44, 46) 각각은 소프트웨어 커맨드 또는 다른 등가의 수단에 의해 칩상에 생성되는 테스트 인에이블 신호(41)를 포함한다. 테스트 인에이블 신호(41)가 제1 상태에 있을 경우, 테스트 모드 버퍼(44, 46)가 활성화되어, 입력핀(22)과 출력핀(32) 사이에 직접 테스트 접속이 제공된다. 테스트 인에이블 신호(41)가 제2 상태에 있을 경우, 테스트 모드 버퍼(44, 46)는 비활성화되고, 집적 회로 소자는 정상 동작 모드에서 동작한다.
테스트 모드 버퍼(44, 46)와 관련해서, 이들 버퍼들은 다수개의 상이한 방식으로 설계될 수 있다. 도 2에 도시하는 예에서, 테스트 모드 출력 버퍼는 3가지 상태의 버퍼 회로이다. 입력 신호(43)는 NOR 게이트(70)의 입력으로서 테스트 모드 입력 버퍼에 입력된다. NOR 게이트(70)의 제2 입력은 테스트 인에이블 신호(41)이다. NOR 게이트(70)의 출력(45)은 인버터(71)를 통해 반전되고, 인버터(71)의 출력(47)은 테스트 모드 출력 버퍼(46)에 진행된다. 테스트 모드 입력 버퍼(44)의 출력 신호(47)는 NAND 게이트(72)에 제1 입력으로서 제공된다. 테스트 인에이블 신호(41)는 테스트 모드 출력 버퍼(46)에도 입력으로서 공급된다. NOR 게이트(75)는 테스트 모드 입력 버퍼(44)의 출력(47)으로부터 제1 입력(49)을 수신하고, 인버터(74)에 의해 반전되고 나서 테스트 인에이블 신호가 되는 제2 입력(55)을 수신한다. 반전된 테스트 인에이블 신호(53)는 인버터(73)를 통해 다시 반전되고, 인버터의 출력(57)은 NAND 게이트(72)에 입력으로서 제공된다. NAND 게이트(72)의 출력(61)은 P채널 FET(76)의 게이트에 제공되며, NOR 게이트(75)의 출력(59)은 N채널 FET(77)의 게이트에 제공된다. P채널 FET(76)와 N채널 FET(77)의 출력(63)은 출력 패드(32)에 제공된다.
도 1과 도 2에 도시된 테스트 모드 회로의 다양한 변형 실시예를 설계할 수 있다. 도 3을 참조하면, 두 테스트 모드 입력 버퍼 및 테스트 모드 출력 버퍼를 사용하는 대신에 단 하나의 테스트 모드 출력 버퍼(46)를 구현한다. 도 3의 실시예에 있어서, 테스트 모드 출력 버퍼(46)는 정상 출력 버퍼(34)에 병렬로 접속되고 도 2를 참조하여 전술한 것과 다르게 동작한다. 도 4는 칩상에 입력핀보다 출력핀이 더 많이 있는 경우를 도시하고 있다. 도 4의 실시예(60)에서, 입력핀의 일부는 하나의 출력핀보다 많은 쌍을 형성할 수 있다. 도 4의 실시예(60)에 있어서, 복수의 출력핀(32, 132, 232)에 접속된 복수의 출력 버퍼(34, 134, 234)가 있다. 선택 사항으로서, 입력 버퍼(24)와 복수의 출력 버퍼 사이에 멀티플렉서(28)(MUX)를 배치하여 입력핀에서 접속된 출력 버퍼 중 하나로 선택적으로 신호를 테스트할 수 있다. 도 5의 회로(80)는 도 4의 회로(60)의 변형예를 도시하고 있으며, 여기서 단일 출력 핀에 함께 접속되고 공급되는 복수의 입력핀이 존재한다. 이 경우에, 멀티플렉서(227)는 입력핀으로부터 출력 버퍼로 전달되는 신호를 선택한다.
전술한 테스트 모드 회로는 예시적인 것이며, 본 발명에서 청구하는 테스트 모드 회로를 구성할 수 있는 다수개의 방법이 존재한다. 테스트 모드 회로의 주목적은 칩의 정상 동작에 영향을 미치는 일없이 소자 소켓이나 회로 기판에서 핀의도통성을 테스트하기 위하여 입출력 쌍으로 형성된 입력핀과 출력핀을 갖기 위한 방법을 제공하는 것이다.

Claims (15)

  1. 집적 회로 소자내의 도통 테스트 모드 회로로서,
    적어도 하나의 입력핀 및 적어도 하나의 출력핀과,
    상기 적어도 하나의 입력핀에 전기적으로 연결된 입력 버퍼와 상기 적어도 하나의 출력핀에 전기적으로 연결된 출력 버퍼를 포함하는 정상 버퍼 세트와,
    테스트 신호를 수신하기 위한 선택 입력을 가지며, 테스트 모드와 정상 모드 사이를 스위칭하기 위한 멀티플렉싱 수단을 포함하고,
    상기 테스트 모드는 상기 적어도 하나의 입력핀이 상기 정상 버퍼를 거쳐 상기 적어도 하나의 출력핀에 직접 접속되며, 상기 정상 모드는 상기 적어도 하나의 입력핀이 상기 적어도 하나의 출력핀에 직접 접속되지 않는 것을 특징으로 하는 도통 테스트 모드 회로.
  2. (삭제)
  3. 제1항에 있어서, 상기 멀티플렉서는 상기 정상 입력 버퍼를 통해 상기 적어도 하나의 입력핀에 직접 접속되는 제1 데이터 입력과 상기 적어도 하나의 입력핀에 직접 접속되지 않는 제2 데이터 입력을 갖는 것인 도통 테스트 모드 회로.
  4. 제2항에 있어서, 상기 멀티플렉서는 상기 정상 출력 버퍼를 통해 상기 적어도 하나의 출력핀에 직접 접속되는 출력을 갖는 것인 도통 테스트 모드 회로.
  5. 제1항에 있어서, 상기 회로는 상기 테스트 인에이블 신호가 제1 상태일 때 테스트 모드에 있고, 상기 테스트 인에이블 신호가 제2 상태일 때 정상 모드에 있는 것인 도통 테스트 모드 회로.
  6. 제5항에 있어서, 상기 테스트 인에이블 신호의 제1 상태 및 제2 상태는 소프트웨어 커맨드 수단에 의해 결정되는 것인 도통 테스트 모드 회로.
  7. 집적 회로 소자내의 도통 테스트 모드 회로로서,
    적어도 하나의 입력핀 및 적어도 하나의 출력핀과,
    상기 적어도 하나의 입력핀에 전기적으로 연결된 입력 버퍼와 상기 적어도 하나의 출력핀에 전기적으로 연결된 출력 버퍼를 포함하는 정상 버퍼 세트와,
    상기 적어도 하나의 입력핀이 상기 정상 버퍼를 통해 상기 적어도 하나의 출력핀에 직접 접속되는 것이 특징인 테스트 모드와 상기 적어도 하나의 입력핀이 상기 적어도 하나의 출력핀에 직접 접속되지 않는 것이 특징인 정상 모드 사이를 스위칭하는 수단과,
    상기 정상 버퍼에 병렬로 접속되며, 상기 적어도 하나의 입력핀에 접속되는 테스트 모드 입력 버퍼와 상기 적어도 하나의 출력핀에 접속되는 테스트 모드 출력 버퍼를 포함하는 테스트 모드 버퍼 세트를 포함하고,
    상기 테스트 모드 버퍼 각각은 테스트 인에이블 신호를 수신하기 위한 테스트 인에이블 핀을 포함하는 것인 도통 테스트 모드 회로.
  8. 제7항에 있어서, 상기 회로는 상기 테스트 인에이블 신호가 제1 상태일 때 테스트 회로 모드에 있고 상기 테스트 인에이블 신호가 제2 상태일 때 정상 모드에 있는 것인 도통 테스트 모드 회로.
  9. 제8항에 있어서, 상기 테스트 인에이블 신호의 제1 및 제2 상태는 소프트웨어 커맨드 수단에 의해 결정되는 것인 도통 테스트 모드 회로.
  10. 제1항에 있어서,
    상기 정상 출력 버퍼와 병렬로 접속되고 상기 적어도 하나의 출력핀에 접속되는 테스트 모드 출력 버퍼를 더 포함하고, 상기 테스트 모드 출력 버퍼는 테스트 인에이블 신호를 수신하기 위한 테스트 인에이블 핀을 포함하는 것인 도통 테스트 모드 회로.
  11. 제10항에 있어서, 상기 회로는 상기 테스트 인에이블 신호가 제1 상태일 때 테스트 모드에 있고, 상기 테스트 인에이블 신호가 제2 상태일 때 정상 모드에 있는 것인 도통 테스트 모드 회로.
  12. 제1항에 있어서,
    복수의 출력 핀과,
    상기 정상 출력 버퍼와 병렬로 각각 접속되고, 상기 복수의 출력핀 중 대응하는 하나에 각각 접속되는 복수의 테스트 모드 출력 버퍼를 더 포함하고, 상기 테스트 모드 출력 버퍼는 테스트 인에이블 신호를 수신하기 위한 테스트 인에이블 핀을 포함하는 것인 도통 테스트 모드 회로.
  13. 제12항에 있어서, 상기 회로는 상기 테스트 인에이블 신호가 제1 상태일 때 테스트 모드에 있고 상기 테스트 인에이블 신호가 제2 상태일 때 정상 모드에 있는 것인 도통 테스트 모드 회로.
  14. 제1항에 있어서, 멀티플렉서의 데이터 입력 세트에 연결된 출력을 갖는 복수의 입력 버퍼를 더 포함하고, 상기 멀티플렉서는 상기 출력 버퍼에 접속된 출력을 갖고 테스트 인에이블 신호를 수신하기 위한 선택 입력을 갖는 것인 도통 테스트 모드 회로.
  15. 제14항에 있어서, 상기 회로는 상기 테스트 인에이블 신호가 제1 상태일 때 테스트 모드에 있고, 상기 테스트 인에이블 신호가 제2 상태일 때 정상 모드에 있는 것인 도통 테스트 모드 회로.
KR10-2003-7009496A 2001-01-16 2001-11-28 입출력 도통 테스트 모드 회로 KR20030075160A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/764,169 2001-01-16
US09/764,169 US6694463B2 (en) 2001-01-16 2001-01-16 Input/output continuity test mode circuit
PCT/US2001/044694 WO2002057802A1 (en) 2001-01-16 2001-11-28 Input/output continuity test mode circuit

Publications (1)

Publication Number Publication Date
KR20030075160A true KR20030075160A (ko) 2003-09-22

Family

ID=25069875

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7009496A KR20030075160A (ko) 2001-01-16 2001-11-28 입출력 도통 테스트 모드 회로

Country Status (10)

Country Link
US (1) US6694463B2 (ko)
EP (1) EP1358498B1 (ko)
JP (1) JP2004518130A (ko)
KR (1) KR20030075160A (ko)
CN (1) CN1254690C (ko)
CA (1) CA2432889A1 (ko)
DE (1) DE60106300T2 (ko)
NO (1) NO20033051L (ko)
TW (1) TW523596B (ko)
WO (1) WO2002057802A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100746228B1 (ko) * 2006-01-25 2007-08-03 삼성전자주식회사 반도체 메모리 모듈 및 반도체 메모리 장치
US8342747B2 (en) 2009-01-29 2013-01-01 Samsung Electronics Co., Ltd. Temperature sensing circuit of semiconductor device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6717429B2 (en) * 2000-06-30 2004-04-06 Texas Instruments Incorporated IC having comparator inputs connected to core circuitry and output pad
US8572446B2 (en) * 2000-06-30 2013-10-29 Texas Instruments Incorporated Output circuitry with tri-state buffer and comparator circuitry
TW530525B (en) * 2001-07-27 2003-05-01 Via Tech Inc Method of disposing buffer and its chip
US20030131275A1 (en) * 2002-01-09 2003-07-10 Jong-Hong Bae Microcontroller and system having a clock generator
US7032146B2 (en) * 2002-10-29 2006-04-18 International Business Machines Corporation Boundary scan apparatus and interconnect test method
DE10254390B4 (de) * 2002-11-21 2016-05-12 Dr. Johannes Heidenhain Gmbh Schaltungsanordnung sowie mit dieser Schaltungsanordnung ausgestattetes Winkel- bzw. Längenmessgerät
US6944265B2 (en) * 2002-11-25 2005-09-13 Ge Medical Systems Global Technology Company, Llc Image pasting using geometry measurement and a flat-panel detector
KR101145312B1 (ko) * 2010-07-06 2012-05-14 에스케이하이닉스 주식회사 반도체 집적회로
JP6171264B2 (ja) * 2012-03-30 2017-08-02 株式会社デンソー 撮像装置
CN103490957B (zh) * 2013-09-24 2016-09-14 深圳市数智国兴信息科技有限公司 一卡通平台系统及其应用方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2659095B2 (ja) 1987-06-30 1997-09-30 富士通株式会社 ゲートアレイ及びメモリを有する半導体集積回路装置
US6304987B1 (en) * 1995-06-07 2001-10-16 Texas Instruments Incorporated Integrated test circuit
JPH0682325B2 (ja) * 1990-05-29 1994-10-19 株式会社東芝 情報処理装置のテスト容易化回路
JPH04159752A (ja) 1990-10-23 1992-06-02 Nec Corp 半導体集積回路及びその装置
JP3059024B2 (ja) * 1993-06-15 2000-07-04 沖電気工業株式会社 半導体記憶回路
US5553070A (en) * 1994-09-13 1996-09-03 Riley; Robert E. Data link module for time division multiplexing control systems
US5699554A (en) * 1994-10-27 1997-12-16 Texas Instruments Incorporated Apparatus for selective operation without optional circuitry
US5561614A (en) * 1995-01-30 1996-10-01 Motorola Inc. Method and apparatus for testing pin isolation for an integrated circuit in a low power mode of operation
US5656953A (en) * 1995-05-31 1997-08-12 Texas Instruments Incorporated Low overhead memory designs for IC terminals
US5589777A (en) * 1995-06-21 1996-12-31 Hewlett-Packard Company Circuit and method for testing a disk drive head assembly without probing
US5744967A (en) * 1995-08-24 1998-04-28 Sorensen; Brent A. Apparatus for detecting intermittent and continuous faults in multiple conductor wiring and terminations for electronic systems
KR0172347B1 (ko) 1995-12-23 1999-03-30 김광호 반도체 메모리장치의 병렬테스트 회로
US5713445A (en) 1996-07-22 1998-02-03 Eaton Corporation Transmission inertia brake with self energizing
DE69724575T2 (de) * 1996-11-25 2004-06-24 Texas Instruments Inc., Dallas Integrierte Schaltung
US6060897A (en) * 1997-02-11 2000-05-09 National Semiconductor Corporation Testability method for modularized integrated circuits
US5983377A (en) 1997-11-17 1999-11-09 Ncr Corporation System and circuit for ASIC pin fault testing
US6223313B1 (en) * 1997-12-05 2001-04-24 Lightspeed Semiconductor Corporation Method and apparatus for controlling and observing data in a logic block-based asic
US6119249A (en) 1998-03-27 2000-09-12 Cypress Semiconductor Corp. Memory devices operable in both a normal and a test mode and methods for testing same
US6550031B1 (en) * 1999-10-06 2003-04-15 Advanced Micro Devices Inc. Transparently gathering a chips multiple internal states via scan path and a trigger

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100746228B1 (ko) * 2006-01-25 2007-08-03 삼성전자주식회사 반도체 메모리 모듈 및 반도체 메모리 장치
US7426149B2 (en) 2006-01-25 2008-09-16 Samsung Electronics Co., Ltd. Semiconductor memory module and semiconductor memory device
US8342747B2 (en) 2009-01-29 2013-01-01 Samsung Electronics Co., Ltd. Temperature sensing circuit of semiconductor device

Also Published As

Publication number Publication date
DE60106300T2 (de) 2005-03-24
DE60106300D1 (de) 2004-11-11
US20020095631A1 (en) 2002-07-18
NO20033051D0 (no) 2003-07-03
WO2002057802A1 (en) 2002-07-25
EP1358498B1 (en) 2004-10-06
US6694463B2 (en) 2004-02-17
CN1486431A (zh) 2004-03-31
CA2432889A1 (en) 2002-07-25
EP1358498A1 (en) 2003-11-05
JP2004518130A (ja) 2004-06-17
CN1254690C (zh) 2006-05-03
NO20033051L (no) 2003-07-03
TW523596B (en) 2003-03-11

Similar Documents

Publication Publication Date Title
US9417283B2 (en) Semiconductor test system and method
JP4354051B2 (ja) 接続性テストシステム
US8736291B2 (en) Methods for defect testing of externally accessible integrated circuit interconnects
US7183570B2 (en) IC with comparator receiving expected and mask data from pads
US4812678A (en) Easily testable semiconductor LSI device
KR970707708A (ko) 프로그램 가능한 고집적 전자 검사 장치(programmable high density electronic testing device)
JPS5826171B2 (ja) 集積回路モジユ−ル
KR20030075160A (ko) 입출력 도통 테스트 모드 회로
JPH0786526B2 (ja) 複数モードのテスト装置
US6834366B2 (en) Method of outputting internal information through test pin of semiconductor memory and output circuit thereof
US20080141089A1 (en) Semiconductor Integrated Circuit and System Lsi
US7134058B2 (en) Memory circuit scan arrangement
JPH08107185A (ja) 半導体記憶装置
KR100465541B1 (ko) 멀티 프로빙 패드를 구비한 반도체 테스트 장치
US8572446B2 (en) Output circuitry with tri-state buffer and comparator circuitry
KR20040057495A (ko) 테스트 보드 시스템 및 입출력 신호선 분할을 통한 범프형식의 ｊｔａｇ 테스트 방법
JP2006112942A (ja) 半導体素子およびこれを用いた実装検査方法
EP0502210A1 (en) Semiconductor integrated circuit device with testing-controlling circuit provided in input/output region
KR20010027766A (ko) 피기백 방식을 이용한 테스트 회로를 갖는 반도체 장치
KR20000013002U (ko) 바운더리 스캔 테스트 제어 장치
JPH10325851A (ja) 制御用ｉｃ搭載テスタ治具

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid