DE69724575T2

DE69724575T2 - Integrierte Schaltung

Info

Publication number: DE69724575T2
Application number: DE69724575T
Authority: DE
Inventors: Lee D. Whetsel
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1996-11-25
Filing date: 1997-11-14
Publication date: 2004-06-24
Anticipated expiration: 2017-11-15
Also published as: TW383490B; KR19980042735A; DE69724575D1; EP0852354A1; JPH10177501A; EP0852354B1

Description

GEBIET DER ERFINDUNG
Die Erfindung betrifft allgemein integrierte Schaltkreise und insbesondere Test und Emulation in integrierten Schaltkreisen, die eine Vielzahl von darin eingebetteten Kernschaltungen haben.
HINTERGRUND DER ERFINDUNG
Integrierte Schaltkreise (ICs) werden herkömmlicherweise mit Test- und Funktionsschaltungen entworfen, die in einem gemeinsamen Schaltkreis miteinander vermengt sind. Bei Benutzung dieses Ansatzes erfordern Testschaltungen typischerweise einen unerwünscht großen Teil der IC-Schaltungsfläche, womit sie nachteilhaft die für Funktionsschaltungen verfügbare Fläche verringern. 1 zeigt 256 Bondkontaktstellen, die benutzt werden, um die Funktionsschaltung eines ICs anzusprechen, wobei in diese Funktionsschaltung eine Vielzahl von Kernen, wie Mikroprozessoren, digitale Signalprozessoren, ROM und RAM eingebettet sein kann. Zur Vereinfachung sind Spannungsversorgungs- und Massekontaktstellen nicht gezeigt. Der IC von 1 beinhaltet einen konventionellen Testzugang (test access pon: TAP) nach IEEE STD 1149.1. Der TAP wird als Abtastzugang für verschiedene dargestellte Test-/Emulationsschaltkreise verwendet, die mit der Funktionsschaltung vermengt sind und 15 bis 20% der verfügbaren Fläche belegen könnten.
Es ist daher wünschenswert, eine Möglichkeit bereitzustellen, die die Größe der für Test-/Emulationsschaltungen benötigten Schaltungsfläche verringert, insbesondere in integrierten Schaltungen mit mehreren Kernen.
Die vorliegende Erfindung bietet eine integrierte Schaltungsarchitektur, bei der der größte Teil der Testschaltungen von den Funktionsschaltungen getrennt ist. Die einzigen Testschaltungen, die mit der Funktionsschaltung vermengt sein müssen, werden hier als Testpunkte bezeichnet. Die Testpunkte liegen an strategischen Punkten innerhalb der Funktionsschaltungen, um ein Testen zu ermöglichen. Typischerweise werden die Testpunkte an den Rändern aller genau definierten analogen und digitalen Schaltungskerne liegen. Die Testpunkte werden dazu dienen, die Verbindungen zwischen Schaltungskernen, sowie die Schaltungskerne selbst zu testen. Aufgrund ihres einfachen Aufbaus beeinflussen Testpunkte die Leistung der Funktionsschaltungen nicht so stark wie Abtastzellen. Der größte Teil der erfindungsgemäßen Testschaltung liegt als separate Struktur vor, die als Testzugangsgitter bezeichnet wird. Das Testzugangsgitter bietet ein gemeinsames Gerüst für alle Arten von ICs und seine Architektur ist unabhängig von den Funktionsschaltungen, mit denen es verwendet wird. Das Testzugangsgitter erlaubt digitalen und analogen Testzugang direkt von den Kontaktstellen des ICs und/oder von Abtastzellen aus, die sich im Testzugangsgitter befinden. Das Testzugangsgitter ist mit den Testpunkten in der Funktionsschaltung über eine Testsignalführungslage verbunden. Jede einzelne Funktionsschaltung wird eine angepaßte Signalführung durch die Testsignalführungslage haben, um die Testpunkte in der Funktionsschaltung mit dem standardisierten Testzugangsgitter zu verbinden.
Die vorliegende Erfindung bietet weiterhin einen integrierten Schaltkreis mit von den Bondkontaktstellen aus wählbaren Ein-/Ausgängen. Die Erfindung liefert weiterhin einen integrierten Schaltkreis, der ein eigenständiges eingebettetes Abtastmittel hat. Die Erfindung bietet weiterhin einen integrierten Schaltkreis, der Signalsammler hat und eine Bondkontaktstellenanordnung, die den Bondkontaktstellenzugang zu den Signalsammlern maximiert.
US 5 064 090 offenbart eine Testarchitektur, die einen Satz Prüfleitungen umfaßt, die sich über einen integrierten Schaltkreis erstrecken und einen Satz von Abfrageleitungen, die sich über den integrierten Schaltkreis in einer rechtwinkligen Orientierung erstrecken. Jede Abfrageleitung kann über entsprechende Schalter mit einer Mehrzahl von zu testenden Schaltungsknoten verbunden werden. Die Abfrageleitungen liefern Testdaten an die Testknoten oder empfangen Testdaten von ihnen. Wenn eine Prüfleitung aktiviert ist, verbindet sie ausgewählte Testknoten mit den Abfrageleitungen, eine pro Abfrageleitung. Die Abfrage- und Prüfleitungen enden entweder an speziellen Kontaktstellen, die auf dem Wafer in den Räumen zwischen individuellen integrierten Schaltkreisen liegen oder an entsprechenden Stufen eines Schieberegisters.
Entsprechend einer Ausführungsform der vorliegenden Erfindung wird ein integrierter Schaltkreis nach Anspruch 1 bereitgestellt.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die vorliegende Erfindung wird beispielhaft weiter beschrieben mit Bezug auf die beigefügten Zeichnungen, in denen:
1 einen herkömmlichen integrierten Schaltkreis darstellt, der Test- und Emulationsschaltungen vermengt mit seinen Funktionsschaltungen beinhaltet;
2 zeigt ein Kontaktstellenisolationsmerkmal entsprechend der vorliegenden Erfindung;
3 und 3A zeigen einen erfindungsgemäßen Schaltkreis mit Funktionsschaltungen, einer Testsignalführungslage, und einem Testzugangsgitter als drei getrennte schematische Schaltungslagen;
4 zeigt das Testzugangsgitter von 3 detaillierter;
5 zeigt digitale Abtastzellen, die mit den Gitterlinien von 4 verbunden sind;
5A zeigt die digitalen Abtastzellen von 5 detaillierter;
5B zeigt einen Steuerschaltkreis von 5a detaillierter;
6 zeigt analoge und digitale Abtastzellen, die mit den Gitterlinien von 4 verbunden sind;
6A zeigt die analogen Abtastzellen von 6 detaillierter;
6B zeigt einen Steuerschaltkreis von 6A detaillierter;
6C zeigt detaillierter die analoge Testschnittstelle von 6;
7A bis 7F zeigen verschiedene mögliche Anordnungen von digitalen Abtastzellen, analogen Abtastzellen und analoger Testschnittstelle in dem Abtastpfad von 6;
8 zeigt schematisch die Verbindungen der Testsignalführungslage zwischen den Gitterlinien des Testzugangsgitters und eingebetteten Testpunkten in den Funktionsschaltungen;
9A bis 9E zeigen verschiedene Wege, auf denen auf digitale Schaltungen unter Benutzung des Testzugangsgitters zugegriffen werden kann;
10A bis 10E zeigen verschiedene Wege, auf denen auf analoge Schaltungen unter Benutzung des Testzugangsgitters zugegriffen werden kann;
11A bis 11D zeigen verschiedene Wege, auf denen auf Analog-/ Digitalschaltungen unter Benutzung des Testzugangsgitters zugegriffen werden kann;
12A bis 12D zeigen verschiedene Wege, auf denen auf Digital-/ Analogschaltungen unter Benutzung des Testzugangsgitters zugegriffen werden kann;
13 zeigt Randabtastzellen und Schutzschaltungen gegen elektrostatische Entladungen in Kombination mit den Kontaktstellen und den schematischen Schaltkreislagen von 3, sowie dem Testzugang und der analogen Testschnittstelle von 6;
13A zeigt detaillierter die Schutzschaltungen gegen elektrostatische Entladungen von 13;
13B zeigt, wie die Schutzschaltung gegen elektrostatische Entladungen von 13A benutzt werden kann, wenn integrierte Schaltkreise mit verschiedenen Versorgungsspannungen angeschlossen werden;
13C zeigt eine Anordnung zur Steuerung einer Mehrzahl von Schutzschaltungen gegen elektrostatische Entladungen von 13A;
14 zeigt mehrere Gruppen von Testpunkten, die in den Funktionsschaltungen eingebettet sind, wobei jede Gruppe mit einer entsprechenden Gitterleitung des Testzugangsgitters verbunden ist;
15 bis 15B zeigen eine konventionelle Abtastausführung zum Testen digitaler Schaltungskerne in integrierten Schaltkreisen;
16 zeigt Eingangstestpunkte und Ausgangstestpunkte, die mit Schaltkreiskernen innerhalb des integrierten Schaltkreises und mit dem Testzugangsgitter verbunden sind, um das Testen der Schaltungskerne über das Testzugangsgitter zu ermöglichen;
16A zeigt detaillierter den Eingangstestpunkt von 16;
16B zeigt detaillierter den Ausgangstestpunkt von 16;
16C zeigt detaillierter die Bushalteschaltung von 16A;
17 zeigt externe Testpunkte, die zwischen Schaltungskerne eines integrierten Schaltkreises geschaltet sowie mit dem Testzugangsgitter verbunden sind, um das Testen der Schaltungskerne zu erlauben;
17A zeigt den externen Testpunkt von 17 detaillierter;
18 zeigt einen anderen externen Testpunkt, der zwischen Schaltungskerne des integrierten Schaltkreises geschaltet und mit dem Testzugangsgitter verbunden ist;
18A zeigt den externen Testpunkt von 18 detaillierter;
19 und 19A zeigen eine konventionelle Abtastzellenausführung, die zum Testen von Kernen mit bidirektionalen digitalen Signalleitungen verwendet wird;
20 zeigt bidirektionale Testpunkte, die mit Schaltungskernen und dem Testzugangsgitter verbunden sind, um Schaltkreiskerne mit bidirektionalen Signalleitungen zu testen;
20A zeigt den bidirektionalen Testpunkt von 20 detaillierter;
21 ist ähnlich 20, zeigt, aber eine alternative Ausführungsform für einen bidirektionalen Testpunkt;
21A zeigt den bidirektionalen Testpunkt von 21 detaillierter;
22 zeigt bidirektionale Testpunkte, Eingangstestpunkte und Ausgangstestpunkte, die so angeordnet sind, daß sie es erlauben, auf einen steuernden Schaltkreiskern und eine Mehrzahl von untergeordneten Schaltkreiskernen über das Testzugangsgitter zuzugreifen;
22A zeigt detaillierter die Verbindung zwischen den Eingangstestpunkten und den bidirektionalen Testpunkten von 22;
23 zeigt prinzipiell die Eingangs-/Ausgangsprogranunierbarkeit der Kontaktstellenschalter von 4, um Kontaktstellenzugang zu den untergeordneten Schaltkreiskernen von 22 zu erlauben;
24 zeigt eine Anordnung, die es erlaubt, daß eine Mehrzahl von Knoten der Funktionsschaltungen über das Testzugangsgitter überwacht werden können;
25A bis 25C zeigen prinzipiell verschiedene Zugangsbetriebsarten für einen analogen Schaltkreis unter Benutzung der in den 4 und 6 gezeigten Strukturen;
26A bis 26D zeigen verschiedene Zugangsbetriebsarten für Kombinationslogik unter Benutzung der Strukturen der 4 bis 6;
27 zeigt die Art und Weise, in der ein gegebener Knoten eines Funktionsschaltkreises unter Benutzung der Überwachungssonde von 24 und dem Abtastpfad von 6 überwacht werden kann;
28 zeigt die Art und Weise, in der ein Knoten eines Funktionsschaltkreises unter Benutzung der analogen Abtastzelle und der analogen Testschnittstelle von 6 in Kombination mit der Überwachungssonde von 24 überwacht werden kann;
29 zeigt eine Mehrzahl von Eingangs- und Ausgangstestpunkten, die mit dem Testzugangsgitter verbunden sind, um über die Kontaktstellenschalter von 4 und den Abtastpfad von 6 einen Zugang zum Kern zu bieten;
30 und 30A zeigen, daß sich eine Mehrzahl von untereinander verbundenen Testpunktgruppen die Signalführung über eine Testsignalführungslage miteinander teilen kann;
31 und 31A zeigen, daß sich eine Mehrzahl von untereinander verbundenen Überwachungssondengruppen und Testpunktgruppen die Signalführung über die Testsignalführungslage miteinander teilen kann;
32 zeigt die Emulation eines eingebetteten intern abtastbaren Kerns entsprechend der vorliegenden Erfindung;
33 zeigt eine eingebettete Teststeuereinheit, die wahlweise den Testzugang ersetzen kann um die Abtastpfade, die in der vorliegenden Erfindung benutzt werden, zu steuern;
33A zeigt Schaltungen im Testzugang der 33, die Auswahl und Kommunikation mit der eingebetteten Teststeuereinheit der 33 erlauben.
34 ist ein Blockbild der eingebetteten Teststeuereinheit der 33;
35 zeigt die Struktur und Arbeitsweise der Abtastmittel von 34;
36 zeigt die Struktur und Arbeitsweise der BIST-Mittel von 34;
36A zeigt die Teststeuereinheit von 36 detaillierter;
36B ist ein Zustandsdiagramm der Zustandsmaschine von 36A;
37 zeigt die Struktur und Arbeitsweise der analogen Mittel von 34; und
38 zeigt eine Anordnung von Spannungsversorgungskontaktstellen und TAP-Kontaktstellen in einem integrierten Schaltkreis entsprechend der vorliegenden Erfindung.
DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
In 2 ist eine konventionelle Abtastzelle 23 des Typs CSU (capture-shiftupdate) (erfassen-schieben-aktualisieren) gezeigt, die vom TAP zugänglich ist und eine Steuerung der Isolationselemente 25 bietet. Isolationselemente 25 könnten beispielsweise 3-Zustands-Zwischenspeicher oder Übertragungsgatter, die von der Abtastzelle 23 gesteuert werden, sein. Somit kann der TAP benutzt werden, um alle Kontaktstellen (PADs) von den Funktionsschaltungen zu isolieren. Ebenso kann der TAP über seinen Abtastpfad 21 auf interne Abtastzellen innerhalb der Funktionsschaltung zugreifen.
Die 3 und 3A zeigen die Funktionsschaltung, eine Testsignalfiührungslage und ein Testzugangsgitter schematisch als drei getrennte Schaltungslagen. Die Testsignalführungslage bietet Verbindungsmöglichkeiten zwischen der Funktionsschaltung und dem Testzugangsgitter. Das Testzugangsgitter bietet Kontaktstellen und/oder Abtasttestzugang zum funktionellen Schaltkreis über die Testsignalführungslage. Die Kontaktstellen sind mit der Funktionsschaltung über die Isolationselemente 25 und außerdem mit dem Testzugangsgitter verbunden. Zu beachten ist, daß die 3 und 3A nur schematische Diagramme zur Verdeutlichung sind. Das Gitter und die Funktionsschaltung können, müssen aber nicht, separate Metallagen sein oder Lagen im IC und die Testsignalführungslage kann, muß aber nicht, ausgeführt sein als Durchführungen zwischen den Metallagen. Die konzeptionellen Strukturen, die in 3A gezeigt sind, können physikalisch in irgendeiner für den gesamten IC Entwurf vorteilhaften Art und Weise realisiert werden.
Alle hierin offenbarten Abtastpfade werden vorzugsweise als konventionelle Testdatenregister, wie in IEEE STD 1149.1 beschrieben, ausgeführt, wobei konventionelle Abtastzellen des Typs CSU wie in IEEE STD 1149.1 beschrieben, beinhaltet sind. Die konventionellen TAP Steuereingaben, die dem Testdatenregister vom TAP Steuer- und Befehlsregister geliefert werden, sind in IEEE STD 1149.1 beschrieben und werden hier als CTL bezeichnet.
4 zeigt das Testzugangsgitter und einen ersten Teil seiner Struktur. Dieser erste Teil beinhaltet: (1) einen TAP für den seriellen Testzugang nach IEEE STD 1149.1, (2) Kontaktstellenschalter 41, die an jede Kontaktstelle (PAD) angeschlossen sind, (3) leitfähige Gitterleitungspaare 43, die das Testzugangsgitter bilden und sich zwischen gegenüberliegenden Kontaktstellen und Kontaktstellenschaltern erstrecken und (4) eine oder mehrere Richtungsleitungen (DIR1 und DIR2), die um das Testzugangsgitter herumgeführt sind. Während des normalen (Nicht-Test)Betriebs der Funktionsschaltung isolieren die Kontaktstellenschalter die Kontaktstellen von den Gitterleitungen und die Isolationselemente 25 erlauben die funktionelle Eingabe/Ausgabe über die Kontaktstellen. In der Testbetriebsart ist die funktionelle Eingabe/Ausgabe durch die Isolationselemente 25 außer Betrieb gesetzt und die Kontaktstellenschalter (41) können freigegeben werden, um die Gitterleitungen mit den Kontaktstellen für die Test-Eingabe/Ausgabe freizugeben.
Die Kontaktstellenschalter haben drei Zeichengabe-Endpunkte: C1, C2 und C3. Der Endpunkt C1 ist mit der Kontaktstelle verbunden, und die Endpunkte C2 und C3 sind mit dem Paar von Gitterleitungen verbunden, so daß C2 von einem Kontaktstellenschalter mit C3 des gegenüberliegenden Kontaktstellenschalters verbunden ist. Die Kontaktstellenschalter haben ebenfalls Endpunkte für die Abtasteingabe (SI), die Abtastausgabe (SO) und die Abtaststeuerung (CTL). Der Abtastpfad 45 wird durch konventionelle CSU-Abtastzellen im Kontaktstellenschalter und durch einen Steuerschaltkreis geführt. Der Kontaktstellenschalter hat außerdem einen Richtungseingang, der es dem Kontaktstellenschalter erlaubt, als Eingang/Ausgang zu funktionieren, und einen Programmierausgang. Die Programmierausgaben werden von den Abtastzellen in der Steuerschaltung decodiert und stellen Verbindungen entweder zwischen dem Kontaktstellenschalterausgang C2 und den DIR1/DIR2-Leitungen oder zwischen den DIR1/DIR2-Leitungen und dem Richtungseingang zum Kontaktstellenschalter her. 3-Zustands-Zwischenspeicher bilden die Verbindungen zwischen dem Kontaktstellenschalter 41 und den DIR1/DIR2-Leitungen in Antwort auf die Programmierausgaben. Die Zwischenspeicher können zusammen freigegeben werden, um C2 sowohl mit DIR1 als auch mit DIR2 zu verbinden. Diese und jede andere gewünschte Kombination von freigegebenen und/oder gesperrten Zwischenspeichern kann einfach durch Hinzufügen von CSUs zum Steuerschaltkreis und die entsprechende Abänderung des Decoders erreicht werden.
Die CSUs steuern die Eingabe, Ausgabe, Eingabe/Ausgabe oder Unterbrechungskonfiguration des Kontaktstellenschalters. Falls der Kontaktstellenschalter als ein Eingang konfiguriert ist, werden Daten, die an der Kontaktstelle erscheinen, vom Endpunkt C1 durch den Kontaktstellenschalter zum Endpunkt C2, der an eine Gitterleitung gekoppelt ist, übertragen. Falls der Kontaktstellenschalter als Ausgang konfiguriert ist, werden Daten, die an der an den Endpunkt C2 gekoppelten Gitterleitung erscheinen, über C1 zur Kontaktstelle übertragen. Falls der Kontaktstellenschalter für Eingabe/Ausgabebetrieb konfiguriert ist, steuert der Endpunkt DIR den Eingabe- oder Ausgabebetrieb des Kontaktstellenschalters. Die Decodierung der Programmierungsausgabe erlaubt es, daß ein Kontaktstellenschalter als DIR Steuerung für eine Reihe von anderen Kontaktstellenschaltern verwendet wird, die für die gesammelte Eingabe/Ausgabe an funktionelle Kerne genutzt werden. Eine weitere Beschreibung der Benutzung von Kontaktstellenschaltern für gesammelte Eingabe/Ausgabe wird in Bezug auf 23 gegeben werden. Die C2 zu C3 Endpunktverbindung zwischen Kontaktstellenschaltern erlaubt es, die Durchgängigkeit von Gitterleitungen im Testzugangsgitter zu prüfen. Beispielsweise können Signalausgaben an den C2s der Kontaktstellen 128 und 193 an den Kontaktstellen 193 bzw. 128 überprüft werden.
Die 5 bis 5B zeigen einen zweiten Teil des Testzugangsgitters. Dieser zweite Teil beinhaltet die Plazierung einer digitalen Abtastzelle (DSC) auf jeder, Gitterleitung. Die DSCs sind mit dem TAP über ein Paar von Abtastpfaden 50 verbunden, um das Verschieben von Daten zu und von den DSCs zu ermöglichen. Jede DSC kann die Gitterleitung, an die sie angeschlossen ist, auf eine logische 1, eine logische 0 oder in den dritten Zustand steuern (5A). Die DSC beinhaltet eine 3-Zustands-Eingabe/Ausgabe am DIO, welche durch einen abtastbaren Steuerschaltkreis (CR2) im Abtastpfadpaar 50 gesteuert wird. Wie in CR2 der 5B gezeigt, beinhaltet das Abtastpfadpaar 50 zwei getrennte Abtastpfade 51 und 52, durch die serielle Daten durch die DSC von SI nach SO fließen. Der Abtastpfad 52 führt durch einen Steuerschaltkreis (CR3), der dafür verwendet wird, den Abtastpfad 51 zu konfigurieren. Der Abtastpfad 51 beinhaltet zwei CSUs, die die 3-Zustands-Eingabe/Ausgabe am DIO steuern. Der Abtastpfad 51 kann durch CR3 und den Multiplexer 54 so konfiguriert werden, daß die Daten von SI nach SO durch beide CSUs fließen, nur durch eine CSU 53 oder direkt von SI nach SO fließen. Zusätzlich kann der Abtastpfad 51 so konfiguriert werden, daß die Daten vom DIO direkt aus SO herausfließen. Der Erfassen/Schieben-Speicher (capture/shift memory) in der CSU und die Aktualisiert-Ausgaben (update outputs) der CSU (bezeichnet mit U) werden von entsprechenden Aktualisiert-Speichern in den entsprechenden CSUs geliefert. Konventionelle Erfassen/Schieben- und Aktualisieren-Speicher sind in der 15A als 155 beziehungsweise 157 gezeigt. Der Erfassen-Eingang des Erfassen/Schieben-Speichers 155 ist mit C beschriftet und der Aktualisiert-Ausgang des Aktualisiert-Speichers (157) ist mit U beschriftet. CR3 kann zwei CSUs im Abtastpfad 52 enthalten, um die vier möglichen Konfigurationen des Multiplexers 54 auszuwählen. Wenn die CSUs) im Abtastpfad 51 überbrückt ist (sind), wird der Multiplexer-Steuerausgang von CR3, der die Überbrückungskonfiguration auswählt, vorzugsweise genutzt, um die Steuerung der Erfassung, des Schiebens und der Aktualisierung (in CTL) von jeder überbrückten CSU auszuschalten, so daß die CSU ihren Zustand von dem Zeitpunkt, als die Überbrückung ausgewählt wurde, beibehält.
Die 6 bis 6C zeigen einen dritten Teil des Testzugangsgitters. Dieser dritte Teil beinhaltet die Plazierung einer analogen Abtastzelle (ASC) auf jeder Gitterleitung. Die ASCs werden auf demselben Abtastpfadpaar 50 wie die DSCs plaziert, um zu ermöglichen, daß Daten durch beide Zellentypen gleichzeitig geschoben werden. Jede ASC ist außerdem mit einem analogen Stimulusbus (ASB in 6A) und einem analogen Antwortbus (ARB in 6A) verbunden. Diese analogen Busse sind mit einer analogen Testschnittstelle (ATI) verbunden, die mit Bondkontaktstellen für analoge Eingaben (AT1) und Ausgaben (AT2) verbunden ist. AT1 und AT2 werden durch IEEE STD P1149.4 als Eingabe/Ausgabe-Analogsignale zum Testen von Funktionsschaltungen definiert. Obwohl irgendwelche zwei Kontaktstellen für die Eingabe/Ausgabe von analogen Testsignalen definiert werden könnten, kann es vorteilhaft sein, die AT1 und AT2 Kontaktstellen des 1149.4 Standards wie in 6C gezeigt zu verwenden.
Wie in 6C zu sehen, hat ATI einen Steuerschaltkreis (CR4), der die AT1/AT2 Kontaktstifte der ASB/ARB von den ASCs freigeben/sperren kann. Auch die ASC hat einen CR4, der eine Verbindung zwischen ASB/ARB und der beim AIO an die ASC gekoppelten Gitterleitung herstellen oder unterbrechen kann. In der ASC wird der Abtastpfad 52 zusammen mit dem Multiplexer 61 verwendet, um den Betrieb des Abtastpfades 51 zu konfigurieren (6B). Der Abtastpfad 51 wird benutzt, um die Verbindung zwischen AIO und ASB/ARB herzustellen/zu unterbrechen. In einer Konfiguration des Abtastpfades 51 (siehe auch 6A) fließen die Daten von SI nach SO durch die zwei CSUs, die die Gitterleitungsverbindung zu den ASB/ARB über die analogen 3-Zustands-Eingaben/Ausgaben bei AIO steuern. In der anderen Konfiguration fließen die Daten von SI direkt nach SO. Wenn in 6B die CSUs überbrückt sind, kann die Multiplexersteuerung benutzt werden, um die CTL an den überbrückten CSUs auszublenden, in der Art und Weise wie weiter oben bezogen auf 5B beschrieben wurde.
Während Konfigurationsabtastvorgängen fließen Daten vom TAP durch den Abtastpfad (Konfigurationspfad) 52 zu allen DSCs/ASCs, so daß alle Zellenkonfigurationen zur gleichen Zeit stattfinden. Während Datenabtastvorgängen fließen Daten vom TAP durch den konfigurierten Abtastpfad (Datenpfad) 51 zu allen DSCs/ASCs.
Die 7A bis 7F zeigen verschiedene Konfigurationen des Datenabtastpfades 51. 7A zeigt eine Konfiguration, bei der alle CSUs der DSCs und ASCs und der ATI Daten vom TAP abtasten. 7B zeigt eine Konfiguration, bei der alle CSUs der DSCs und der ATI Daten abtasten, aber nur die CSUs der zwei schattierten ASCs zum Datenabtasten selektiert sind, während bei den verbleibenden nicht schattierten ASCs ihre CSUs überbrückt wurden. 7C zeigt eine Konfiguration, bei der alle CSUs der ASCs und der ATI überbrückt sind, während alle CSUs der DSCs Daten abtasten. 7D zeigt eine Konfiguration, bei der alle CSUs der ASCs und der ATI überbrückt sind, und nur die CSUs 53 der DSCs (5B) Daten abtasten. Dies wird durch eine halbseitige Schattierung der DSCs gezeigt. 7E zeigt eine Konfiguration, bei der alle CSUs der DSCs, ASCs, und der ATI überbrückt sind und Daten vom TAP direkt durch jede Zelle im Abtastpfad fließen. 7F zeigt eine Konfiguration, bei der Daten auf einer ausgewählten Gitterleitung direkt durch die zugehörige DSC gehen (siehe 5A bis 5B) und durch andere DSC/ASC Paare, deren CSUs überbrückt sind, um im TAP eingegeben zu werden.
7A stellt die Abtastpfadkonfiguration des Testzugangsgitters dar, wenn der Abtasttest alle DSCs/ASCs und die ATI betrifft. 7B stellt die Abtastpfadkonfiguration des Testzugangsgitters dar, wenn das Testen nur zwei ASCs, die ATI und alle DSCs betrifft. 7C stellt die Abtastpfadkonfiguration des Testzugangsgitters dar, wenn das Testen nur die DSCs betrifft. 7D stellt die Abtastpfadkonfiguration des Testzugangsgitters dar, wenn nur die CSUs 53 jeder DSC in dem Abtastpfad liegen. 7E stellt die Möglichkeit dar, alle Zellen zu überbrücken, so daß Daten, die bei TDI in den TAP eintreten durch alle Abtastpfadzellen fließen und über TDO aus dem TAP austreten (siehe TAP in 6), um einen Verbindungstest zu ermöglichen. 7F zeigt die Fähigkeit einer ausgewählten DSC, Daten auf ihrer Gitterleitung direkt durch sich hindurch fließen zu lassen und dann durch überbrückte Zellen und die ATI, um am TDO der TAP ausgegeben zu werden, was es erlaubt, Funktionsdaten, die mit der Gitterleitung assoziiert sind, an TDO in Echtzeit zu überwachen.
8 zeigt prinzipiell die von der Testsignalführungslage (3 bis 3A) hergestellten Verbindungen zwischen den funktionellen Schaltungen des IC und den Gitterleitungen des Testzugangsgitters. Jede funktionelle Schaltung wird eingebettete Testpunkte enthalten. Die Testsignalführungslage dient als Verbindungsstück zwischen diesen Testpunkten und den Gitterleitungen. Die Gitterleitungen erstrecken sich im wesentlichen vollständig über das IC und dienen als Sammler/Verteiler der Test- und Emulationssignale. Die in den funktionellen Schaltungen eingebetteten Testpunkte sind vorzugsweise mit der am besten zugänglichen Gitterleitung verbunden, um die Komplexität der Signalführung in der Testsignalführungslage zwischen den funktionellen Schaltungen und dem Testzugangsgitter so gering wie möglich zu halten. In vielen Fällen wird die am einfachsten zugängliche Gitterleitung die nächstgelegene benachbarte Gitterleitung sein, so daß zwei Kerne, die relativ weit voneinander entfernt im IC liegen, Testpunkte haben können, die mit der gleichen Gitterleitung verbunden sind, weil dieses die nächstgelegene benachbarte Gitterleitung für beide Kerne ist. Signale, die von den IC-Kontaktstellen und/oder von DSC/ASC geliefert werden, werden von der zugeordneten Gitterleitung an die Testsignalführungslage verteilt, um sie zu den gewünschten Testpunkten zu führen, und Signale von den gewünschten Testpunkten werden von der Testsignalführungslage durch die Gitterleitungen gesammelt und zu den Kontaktstellen und/oder DSC/ASC geliefert.
9A bis 9E zeigen verschiedene Testzugangskonfigurationen, wobei funktionelle Digitalschaltungen und das Testzugangsgitter miteinander über die Testsignalführungslage verbunden sind. 9A zeigt die Kontaktstellenschalter des Testzugangsgitters, die Testeingangs- und -ausgangspfade für die digitalen Schaltungen über die IC-Kontaktstellen bereitstellen.
9B zeigt die DSCs des Testzugangsgitterabtastpfades 51, die Testeingangs- und -ausgangspfade für die digitalen Schaltungen zur Verfügung stellen. 9C zeigt eine Konfiguration, in der Kontaktstellenschalter den Testeingang und DSCs des Abtastpfades den Testausgang bilden. 9D zeigt die entgegengesetzte Konfiguration von 9C. 9E zeigt die Fähigkeit der DSCs, eine Online-Überwachung der digitalen Schaltungen (siehe auch 7F) bereitzustellen, während die Digitalschaltungen in der normalen Betriebsart sind (zu beachten ist, daß die Kontaktstellen von den Gitterleitungen isoliert sind).
10A bis 10E sind den 9A bis 9E ähnlich und zeigen die verschiedenen Testzugangskonfigurationen, bei denen funktionelle Analogschaltungen und das Testzugangsgitter miteinander über die Testsignalführungslage verbunden sind. 10A zeigt die Kontaktstellenschalter des Testzugangsgitters, die über die IC-Kontaktstellen Testeingangs- und -ausgangspfade für die Analogschaltungen zur Verfügung stellen. 10B zeigt die ASCs des Testzugangsgitterabtastpfades 51, die Testeingangs- und -ausgangspfade für die Analogschaltungen zur Verfügung stellen. 10C zeigt eine Konfiguration, bei der Kontaktstellenschalter Testeingang und ASCs Testausgang zur Verfügung stellen. 10D zeigt die entgegengesetzte Konfiguration von 10C. 10E ist der 9E ähnlich und zeigt die Fähigkeit der ASCs, eine Online-Überwachung der analogen Schaltungen zur Verfügung zu stellen, während die Analogschaltungen in ihrer normalen Betriebsart sind.
11A bis 11D zeigen Testkonfigurationen, wenn das Testzugangsgitter benutzt wird, um einen A/D-Konverterschaltkreis zu testen. 11A zeigt einen A/D-Konverter, der eine Analoganregung über die Kontaktstellenschalter empfängt und eine Digitalantwort durch die Kontaktstellenschalter ausgibt. 11B zeigt den A/D-Konverter, der eine Analoganregung vom ASB Eingang an eine ASC empfängt und eine Digitalantwort durch DSCs ausgibt. 11C zeigt den A/D-Konverter, der eine Analoganregung über die Kontaktstellenschalter empfängt und eine Digitalantwort über die DSCs im Abtastpfad ausgibt. 11D zeigt den A/D-Konverter, der eine Analoganregung vom ASB Eingang zum ASC empfängt und eine Digitalantwort über die Kontaktstellenschalter ausgibt.
12A bis 12D zeigen Testkonfigurationen, wenn das Testzugangsgitter verwendet wird, um einen D/A-Konverterschaltkreis zu testen. Dies ist ähnlich und entsprechend entgegengesetzt zu der Beschreibung, die für die 11A bis 11D gegeben wurde.
13 zeigt Komponenten der Erfindung detaillierter. TAP und ATI haben eine externe Schnittstelle zu dem IEEE 1149.1/P1149.4 Testbus mit sechs Steckerstiften. TAP und ATI haben eine Schnittstelle zum Testzugangsgitter, zu den Testpunkten 141 in den funktionellen Schaltungen und zu konventionellen Randabtastzellen, wie beispielsweise IBC (Eingangszelle) und OBC (Ausgangszelle). Die Testsignalführungslage verbindet Testpunkte in den funktionellen Schaltungen mit den Gitterleitungen des Testzugangsgitters. Die Kontaktstellen sind sowohl mit den funktionellen Schaltungen als auch mit dem Testzugangsgitter verbunden, wie auch in 3 gezeigt. Im Aufbau der 13 können die Randabtastzellen benutzt werden um anstelle der Isolationsanordnung von 2 die Kontaktstellen zu isolieren. Jede Randabtastzelle würde auf konventionelle Art und Weise die selektive Isolierung seiner Kontaktstellen von den funktionellen Schaltungen steuern.
Um das Testen analoger Schaltkreise von Kontaktstellenschaltern aus, die zu digitalen Kontaktstiften gehören, zu ermöglichen, werden die ESD-Schaltungen der digitalen Anschlußstifte während des Tests abgeschaltet. Typischerweise gibt es ESD-Schaltungen wie in 13 gezeigt an allen Anschlußstiften eines IC, um Schaden durch Spannungsspitzen zu verhindern. Herkömmliche ESD-Schaltungen blockieren oder begrenzen die Kontaktstiftspannung zwischen vorbestimmten hohen und niedrigen Spannungswerten. Um analoge Schaltungen in einem IC mit analogen und digitalen Signalen ausreichend testen zu können, kann ein digitaler Anschlußstift benötigt werden, der Spannungspegel ein- oder ausgibt, die über den Blockierungsgrenzen der ESD-Schaltungen liegen.
Um an Anschlußstiften größere Eingangs- oder Ausgangsspannungen während des analogen Testens zu erlauben, wird ein ESD-Schaltkreis für die Benutzung an IC Kontaktstiften bereitgestellt. Der in 13 an einem Eingangs- und an einem Ausgangskontaktstift gezeigte ESD-Schaltkreis kann wahlweise eine Blockierungsfunktion für eine ESD-Anschlußstiftspannung bereitstellen oder nicht. Wie in Beispiel 13A gezeigt, beinhaltet der ESD-Schaltkreis zwei Transistoren T1 und T2 sowie zwei Schalter S1 und S2. Der Emitter von T1 ist verbunden mit der oberen V+ Begrenzung, die Basis von T1 ist über S1 mit dem Kollektor von T1 verbunden, und der Kollektor von T1 ist mit dem Draht des Anschlußstiftes verbunden. Der Kollektor von T2 ist verbunden mit der unteren V– Begrenzung, die Basis von T2 ist über S2 verbunden mit dem Kollektor von T2 und der Emitter von T2 ist verbunden mit dem Draht des Anschlußstifts. S1 und S2 sind Schalter (Schalttransistor/Durchlaßgatter), die von einem Ein/Aus-Signal gesteuert werden können, um Basis-Kollektorverbindungen von T1 und T2 entweder herzustellen oder zu unterbrechen. Falls die Basis-Kollektorverbindungen hergestellt sind, wird T1 Strom zwischen dem Anschlußstiftdraht und V+ leiten, wenn die Spannung am Anschlußstiftdraht über V+ steigt, womit die obere Blockierungsgrenze am ESD-Anschlußstift zur Verfügung gestellt wird. Entsprechend wird T2 Strom führen zwischen V– und dem Anschlußstiftdraht, wenn die Spannung am Anschlußstiftdraht unter V– fällt, womit die untere Blockierungsgrenze am ESD-Anschlußstift bereitgestellt wird. In dieser Betriebsart arbeiten T1 und T2 wie konventionelle ESD-Blockierungsdioden zwischen dem Anschlußstiftdraht und V+ und V–. Falls die Basis-Kollektorverbindungen unterbrochen sind, werden T1 und T2 daran gehindert, Strom zwischen dem Anschlußstiftdraht und V+ und V– zu leiten, und somit ist die ESD Blockierungsfunktion ausgeschaltet.
In 13 wird die Ein/Aus-Steuerung für die ESD-Schaltkreise von TAP kommend gezeigt, beispielsweise von einem Abtastpfad, der von TAP gesteuert wird. Der TAP liefert Ein, wenn der IC in der funktionellen Betriebsart ist, und der ESD-Schaltkreis verhält sich konventionell. Wenn der IC in der Testbetriebsart ist, liefert der TAP Aus und der ESD-Schaltkreis blockiert nicht mehr die Spannungseingaben, so daß beispielsweise höhere oder niedrigere als normale Spannungspegel (aber noch sichere Pegel) über digitale Anschlußstifte ein- oder ausgegeben werden können, um analoge Schaltungen zu testen. Digitale Eingabe- und Ausgabezwischenspeicher (nicht gezeigt) von Kontaktstellen, die für analoge Tests verwendet werden, können leicht so entworfen werden, daß sie analoge Testspannungen akzeptieren. Die ESD-Ein/Aus-Steuerung könnte von Quellen wie beispielsweise IC Anschlußstiften oder Abtastzellen kommen. Jeder ESD-Schaltkreis könnte eine individuelle Ein/Aus-Steuerung wie gezeigt sowohl für S1 als auch für S2 haben, die es erlaubt, wahlweise das hohe Blockierungsmerkmal von T1, das niedrige Blockierungsmerkmal von T2, beide Blockierungsmerkmale von T1 oder T2 oder keine der Blockierungsmöglichkeiten von T1 und T2 freizugeben oder zu sperren. Damit der ESD-Schaltkreis individuelle Wahlmöglichkeiten zwischen hohen und niedrigen Blockierungsmerkmalen hat, können zwei separate Ein/Aus-Signale getrennt an S1 und S2 geliefert werden. Jede ESD-Ein/Aus-Steuerung könnte individuell über eine einzelne Steuerleitung (beispielsweise von einer zugeordneten Abtastzelle) pro Anschlußstift reguliert werden, wie durch die gestrichelte Linie in 13A gezeigt.
Der programmierbare ESD-Schaltkreis von 13A kann auch benutzt werden, wenn ICs mit verschiedenen Versorgungsspannungen (z. B. 5 Volt und 3,3 Volt ICs) auf Leiterplatten miteinander verbunden werden sollen. Der programmierbare ESD-Schaltkreis könnte an Anschlußstiften, die zwischen 5 Volt und 3,3 Volt ICs liegen, gesperrt werden, während der ESD-Schaltkreis an Anschlußstiften, die zwischen ICs mit der gleichen Versorgungsspannung liegen, freigegeben werden könnte. Dies würde es einem 5 Volt IC erlauben, mit einem 3,3 Volt IC zu kommunizieren, ohne die Blockierungsfunktion der oberen Grenze des 3,3 Volt IC auszulösen und ohne die damit einhergehende Ladung des Ausgangs des 5 Volt IC. Abhängig davon, wie das IC verwendet wird, kann der programmierbare ESD-Schaltkreis wahlweise auf einer Anschlußstift-pro-Anschlußstift-Basis steuern, ob die oberen, unteren oder oberen und unteren Blockierungsdioden freigegeben oder gesperrt werden.
13B zeigt ein 3,3 Volt IC, das mit einem 5 Volt IC und einem anderen 3,3 Volt IC zusammengeschaltet ist. Die ESD-Schaltkreise 131 und 133 könnten programmiert werden mit S1 und S2 offen, oder mit S1 offen und S2 geschlossen. Beide Programmierungen sperren die Blockierung von T1 an der oberen Grenze, aber die letztere Programmierung bewahrt die Blockierungsmöglichkeit von T2, welche bei der ersteren Programmierung ausgeschaltet ist. Natürlich benötigt die letztere Programmierung mindestens zwei Ein/Aus-Steuersignale. Die ESD Schaltkreise 135 und 137 können programmiert werden mit sowohl S1 als auch S2 geschlossen, weil es keinen Bedarf gibt, irgendeine Blockierung auszuschalten.
13C zeigt die Steuerung einer Mehrzahl von programmierbaren ESD Schaltkreisen. Die Ein/Aus-Steuerung ist in einem Speicherschaltkreis 139, der mit den ESD Schaltkreisen verbunden ist, abgelegt. Der Speicherschaltkreis wird von einer Quelle extern zum IC geladen. Beispielsweise könnte extern geladene Software die Steuerdaten in ein Register schreiben, oder die Steuerinformation könnte in ein Register von einer externen Hardwarequelle geladen werden. Der Speicherschaltkreis 139 kann so klein sein, daß er nur ein Bit enthält, das alle Schalter von allen ESDs steuert, und so groß, daß es ein Bit für jeden Schalter enthält, oder irgendeine Größe dazwischen, entsprechend wie viele Schalter getrennt zu steuern sind.
Die ASCs, DSCs, ATI und Kontaktstellenschalter des Testzugangsgitters sowie die in den funktionellen Schaltungen eingebetteten Testpunkte werden vorzugsweise so entworfen, daß sie jeden Spannungspegel, der zum Testen des funktionellen Schaltkreises benötigt wird, tolerieren und/oder durchlassen.
14 zeigt Gitterleitungen in dem Testzugangsgitter, die mit einer Gruppe von Testpunkten 141 im funktionellen Schaltkreis über die Testsignalführungslage verbunden sind. Die Wirkung dieses Aufbaus ist, daß obwohl jede Gitterleitung ein einzelner Signalpfad ist, der während des Tests entweder von der Kontaktstelle oder von einer der Abtastzellen gesteuert wird, sie tatsächlich die Fähigkeit hat, jede Anzahl der mit ihr verbundenen Testpunkte im funktionellen Schaltkreis zu steuern. Der Testpunkt, der von einer Gitterleitung gesteuert werden soll, muß ausgewählt werden. Die Auswahl eines Testpunktes erfolgt durch Abtasten der Testpunkte, mit dem einer oder mehrere von ihnen freigegeben werden, um mit der Gitterleitung während des Tests zu arbeiten. Alle Gitterleitungen sind entsprechend mit verschiedenen Testpunktgruppen verbunden. Jeder Testpunkt kann die Gitterleitung vom funktionellen Schaltkreis isolieren um zu verhindern, daß die Gitterleitungslast die Funktionsweise des funktionellen Schaltkreises beeinflußt. Weil jede Gitterleitung mit mehreren Testpunkten verbunden werden kann, kann jede DSC und jede ASC und jede Kontaktstelle benutzt werden, um auf mehrere Testpunkte zuzugreifen. So bildet beispielsweise Abtastpfad 51 ein wiederverwendbares Abtastregister, das auf viele verschiedene Gruppen von Testpunkten zugreifen kann.
15 bis 15B zeigen ein herkömmliches Beispiel, wie der Abtastansatz benutzt wird, um digitale Schaltkreiskerne in ICs zu testen. Eine Eingangsabtastzelle (ISC) ist an jedem Kerneingang plaziert und eine Ausgangsabtastzelle (OSC) ist an jedem Kernausgang plaziert. Der Ausdruck „Kern", wie er hier benutzt wird, kann jede Art von Schaltung innerhalb des gesamten funktionellen Schaltkreises bedeuten. Beispielsweise könnte ein Kern einen einfachen kombinatorischen Logikblock, einen Speicher oder einen kompletten digitalen Signalprozessor bezeichnen. Während des normalen Betriebs sind die Abtastzellen transparent und Daten fließen in und aus den Kernen durch den Abtastzellenmultiplexer 151 (15A bis 15B). In der Testbetriebsart isolieren die Abtastzellen die Kerne über den Multiplexer 151 und erlauben es, diese individuell über den Abtastzellenmultiplexer 153, den Erfassen/Schieben-Speicher 155 und den Aktualisiert-Speicher 157 zu testen. Eine Testmöglichkeit nach dem Aufbau in 15 ist die Überprüfung der Verbindungen zwischen den Kernen. Ein anderer Test ist die Überprüfung des Kerns durch Abtasten von Eingangs- und Ausgangstestmustern zu und vom Kern. Falls der Kern komplex ist, beispielsweise ein DSP, existiert möglicherweise ein interner Abtastpfad innerhalb des Kerns zusätzlich zu den Abtastzellen, die am Eingangs-/Ausgangsrand des Kerns plaziert sind.
16 bis 16C zeigen Eingangstestpunkte (ITP) und Ausgangstestpunkte (OTP). Die Eingangs- und Ausgangstestpunkte ITP und OTP haben jeder einen 3-Zustands-Eingangszwischenspeicher (IP) und einen 3-Zustands-Ausgangszwischenspeicher (OP), die mit ihrem Ausgang bzw. Eingang verbunden sind. Der Eingang von ITP ist als FI und der Ausgang von OTP ist als FO bezeichnet. Mit dem normalen IC-Betrieb zusammenhängende funktionelle Signale werden über FI (Kerneingangssignale) und FO (Kernausgangssignale) transportiert. Der Ausgang von ITP ist ebenso wie der Eingang von OTP mit dem zugehörigen Kern verbunden. Der Eingang zum Eingangszwischenspeicher IP und der Ausgang vom Ausgangszwischenspeicher OP sind als Testeingang/ausgang (TIO) verbunden, welcher zum Testzugangsgitter über die Testsignalführungslage geführt ist. Die Schaltkreise CR5 und CR6 haben die gleiche Struktur wie CR1 und können vom TAP abgetastet und entsprechend CR1 decodiert werden, um irgendeine von vier Testpunktbetriebsarteinstellungen auszuwählen; normal, Pfadtest, Kerntest und Isolierung, wie weiter unten beschrieben.
FIB und FOB sind die tatsächlichen Eingangs- und Ausgangszwischenspeicher des Kerns selbst, hier wiederverwendet für den Test und mit gestrichelten Linien eingekreist, um diese Wiederverwendung anzuzeigen. In der normalen Betriebsart sind die Eingangs- und Ausgangszwischenspeicher IP und OP von beiden Testpunkten gesperrt und die funktionellen Eingangs- und Ausgangszwischenspeicher (FIB und FOB) sind für den normalen Betrieb freigegeben. In der Pfadtestbetriebsart sind der FOB von OTP und FIB von ITP freigegeben. Ebenso sind der Eingangszwischenspeicher IP von OTP und der Ausgangszwischenspeicher OP von ITP freigegeben. Des weiteren ist der Ausgangstreiber vom Kern zum FOB im OTP durch einen Ausgang vom CR6 gesperrt (z. B. ausgeschaltet), wie in 16B durch die gepunktete "Sperren"-Linie angedeutet. In dieser Einstellung können Testdaten vom Testzugangsgitter in den TIO von OTP eingegeben, an den ITP weitergegeben und zum Testzugangsgitter über den TIO von ITP zurückgegeben werden. Dies überprüft die Verbindung zwischen Kernen. In der Kerntestbetriebsart sind der FOB vom OTP und FIB vom ITP ausgeschaltet. Außerdem sind der OP vom OTP und IP vom ITP freigegeben. In dieser Einstellung können Testdaten vom Testzugangsgitter in den Kern vom TIO des ITP eingegeben und vom Kern über den TIO des OTP ausgegeben werden. Dies überprüft den Kernschaltkreis. In der Isolieren-Betriebsart sind alle drei Zwischenspeicher des ITP und OTP ausgeschaltet. Während der Isolieren-Betriebsart hält eine Bushalteschaltung (16C) den Dateneingang des Kerns stabil. ITP und OTP eines gegebenen Kerns können in die Isolieren-Betriebsart gebracht werden, wenn andere Kerne getestet werden. In der Isolieren-Betriebsart sind alle TIOs des isolierten Kerns für das Treiben der zugehörigen Gitterleitungen gesperrt, damit es anderen Kern-TIOs ermöglicht ist, die Gitterleitungen zu treiben.
Ein CRS kann alle ITPs und ein CR6 kann alle OTPs eines gegebenen Kerns steuern. Der Zusatzaufwand für Testpunkte liegt damit hauptsächlich bei IP und OP. Wenn kein Pfadtest benötigt wird, können der OP von ITP und der IP von OTP weggelassen werden, um den Zusatzaufwand für Testpunkte auf einen einzelnen 3-Zustands-Zwischenspeicher pro Kern-Eingangs/Ausgangsleitung zu reduzieren. Die auf das Testzugangsgitter und die TIOs gegebenen Testdaten können über die IC Kontaktstellen und die Kontaktstellenschalter und/oder über die Abtastpfad-DSCs/ASCs laufen. In dem Beispiel von 16 ist es möglich, mehrere Kerne gleichzeitig zu messen, weil die drei TIO-Paare von den drei dargestellten Kernen zu drei verschiedenen Gitterleitungspaaren geführt werden, wovon eines gezeigt ist. Jedoch könnten alle drei TIO-Paare ebenso mit dem einen dargestellten Gitterleitungspaar verbunden sein.
17 und 17A zeigen externe Testpunkte (ETP) in den Zwischenverbindungen zwischen Kernen. Der ETP beinhaltet für die Kernisolierung einen 3-Zustands-Zwischenspeicher 171 in der Verbindung zwischen FO und FI. Ferner können externe Testpunkte nur als ein Testeingang oder als ein Testausgang betrieben werden, aber nicht als beides, da nur ein TIO zur Verfügung gestellt wird. Der Steuerschaltkreis CR7 hat die gleiche Struktur wie CR6 und decodiert die Betriebsarten Normal, Testeingang, Testausgang und Isolierung. In der normalen Betriebsart sind OP und IP gesperrt und der Zwischenspeicher 171 ist freigegeben. In der Testeingangsbetriebsart ist IP freigegeben und OP und der Zwischenspeicher 171 sind gesperrt. In der Testausgangsbetriebsart ist OP freigegeben und IP und der Zwischenspeicher 171 sind gesperrt. In der Isolieren-Betriebsart sind alle drei Zwischenspeicher von ETP gesperrt. Ein gegebener Kern kann getestet/bewertet werden, indem der ETP am Eingang des Kerns in die Testeingangsbetriebsart gesetzt wird und der ETP am Kernausgang in die Testausgangsbetriebsart, und die TIOs dann benutzt werden, um Kernanregung zu liefern und Kernausgaben zu empfangen, wobei auf die TIOs über die Kontaktstellenschalter oder DSCs/ASCs, wie oben beschrieben, zugegriffen werden kann. Der ETP-Ansatz von 17 kann beispielsweise nützlich sein, wenn ein bereits existierendes Kernmakro nicht leicht mit ITP und OTP nach 16 ausgestattet werden kann. Ferner kann ein CR7 alle externen Testpunkte, die allgemeinen Kerneingängen (wie z. B. einem Eingangsbus) zugeordnet sind, steuern, – und ein CR7 kann alle externen Testpunkte, die allgemeinen Kernausgängen (wie z. B. einem Ausgangsbus) zugeordnet sind, steuern, so daß die Anzahl von CR7 Schaltkreisen begrenzt werden kann. Falls ein Ausgangsbus eines Kerns mit einem Eingangsbus eines anderen Kerns über mehrere ETPs verbunden ist, können alle ETPs durch einen einzelnen CR7 gesteuert werden.
18 und 18A zeigen einen externen Testpunkt, der in der Lage ist, Pfadtests zwischen Kernen durchzuführen und für das simultane Testen miteinander verbundener Kerne geeignet ist. Steuerschaltkreis CR8 ist ähnlich dem CR7 von oben, aber mit Decodierausgängen (PRG) wie folgt. In der normalen Betriebsart ist Zwischenspeicher 171 freigegeben, und alle anderen Zwischenspeicher von ETP sind gesperrt. In der Pfadtestbetriebsart sind die Zwischenspeicher 171, 181 und 183 freigegeben und OP, IP, FIB und FOB sind gesperrt. In der Testeingangsbetriebsart ist IP freigegeben und alle anderen ETP-Zwischenspeicher sind gesperrt. In der Testausgangsbetriebsart ist OP freigegeben und alle anderen ETP-Zwischenspeicher sind gesperrt. In der Testeingangs/-ausgangs-Betriebsart sind IP und OP freigegeben und alle anderen ETP-Zwischenspeicher sind gesperrt. In der Isolieren-Betriebsart sind alle ETP-Zwischenspeicher gesperrt. Die in 18 gezeigten Kerne können alle gleichzeitig getestet/bewertet werden, indem alle ETPs von 18 in die Testeingangs/-ausgangs-Betriebsart gesetzt werden, und die TIOs dann benutzt werden, um Kernanregung zu liefern und Kernausgaben zu empfangen. Ein einzelner CR8-Schaltkreis kann alle externen Testpunkt, die mit gewöhnlichen Kerneingängen zusammenhängen, steuern und ein einziger CR8 kann alle externen Testpunkte, die mit gewöhnlichen Kernausgängen zusammenhängen, steuern.
19 und 19A zeigen ein herkömmliches Beispiel, wie Abtastzellen bei bidirektionalen Kernsignalen benutzt werden. Eine OSC gibt aus, eine andere OSC steuert den FOB und eine andere ISC gibt ein. Auf einem bidirektionalen Bus ist nur eine OSC notwendig, um alle FOBs zu steuern, da alle FOBs gemeinsam gesteuert sind. Die Funktionsweise der ISC und OSC ist wie oben beschrieben.
20 und 20A zeigen bidirektionale Testpunkte (BTP). In diesem Beispiel erzeugt der Kern das Richtungssignal (DIR), das funktionellen Eingangsoder Ausgangsbetrieb des bidirektionalen Signals bewirkt. Ein einzelner Steuerschaltkreis CR9 kann benutzt werden, um alle an einem Bus angeschlossenen BTPs des gleichen Kerns zu steuern. Der Steuerschaltkreis CR9 ist ähnlich dem CR8 aber mit Decodierausgängen (PRG) wie folgt.
In der normalen Betriebsart ist FIB freigegeben, DIR steuert FOB über den Multiplexer 201 und alle anderen Zwischenspeicher sind durch CR9 gesperrt, um den normalen funktionellen Betrieb des Kerns zu erlauben. Während des Ausgangspfadtests sind FOB und IP durch CR9 freigegeben, und die verbleibenden Zwischenspeicher und der Kernausgang sind durch CR9 gesperrt, so daß der TIO des Testzugangsgitters Ausgang des FOB sein kann. Während des Eingangspfadtests sind FIB und OP von CR9 freigegeben und die verbleibenden Zwischenspeicher sind durch CR9 gesperrt, um am FIB empfangene Daten über den TIO an das Testzugangsgitter weiterzugeben. Wenn ein BTP in der Ausgangspfadtest-Betriebsart ist und ein verbundener BTP in der Eingangspfadtest-Betriebsart, so kann die Prüfung der Verbindung zwischen den beiden vom Testzugangsgitter aus durchgeführt werden. Während der Kerntest-Betriebsart sind FIB, FOB, OP und IP durch CR9 gesperrt, und die Zwischenspeicher 181 und 183 werden durch das DIR über die Multiplexer 203 und 205 gesteuert, um Daten zwischen dem Kern und dem Testzugangsgitter über TIO einund auszugeben. Auf das Testzugangsgitter gegebene Testmuster können so entworfen werden, daß sie sich der bekannten Funktion des Kerns anpassen, so daß Daten vom oder zum TIO gegeben werden, wenn der Kern in einer entsprechenden Eingangs- oder Ausgangs-Betriebsart ist. Bei dem Kern in diesem Beispiel könnte es sich um einen Mikroprozessor handeln, und das Testzugangsgitter kommuniziert mit dem Mikroprozessor über seinen bidirektionalen Datenbus. In der Isolieren-Betriebsart sind alle Zwischenspeicher der 20A durch CR9 gesperrt.
21 und 21A zeigen eine andere Ausgestaltung des BTP. Der Steuerschaltkreis CR10 hat die gleiche Struktur wie CR9, aber mit Decodierausgängen wie folgt. Die Decodierausgänge (PRG) von CR10 liefern Betriebsarten, die analog sind zu denen weiter oben mit Bezug auf 20A beschriebenen, aber CR10 hat die alleinige Steuerung der Zwischenspeicher 181 und 183 in 21A, anstelle diese Steuerung mit dem DIR über die Multiplexer 203 und 205 wie in 20A gezeigt zu teilen. Somit steuert in der 21A CR10 in der Kerntest-Betriebsart die Zwischenspeicher 181 und 183. Ferner kann ein CR10 alle an einen Bus angeschlossenen Eingänge/Ausgänge des gleichen Kerns steuern. Die getrennten TIOs für Eingabe und Ausgabe in die BTPs der 21 beseitigen die Konfliktmöglichkeit zwischen Ausgaben vom Testzugangsgitter und vom Kern. Die zwei TIOs sollten vorzugsweise mit getrennten Gitterleitungen verbunden sein, um Kerntests zu ermöglichen, bei denen beide TIOs gleichzeitig aktiv sind.
22 und 22A zeigen einen Aufbau, bei dem ein Kern ein steuernder Schaltkreis ist, der mit anderen untergeordneten Schaltkreiskernen untergeordneter Schaltkreis 1 bis untergeordneter Schaltkreis 3 kommuniziert. In diesem Beispiel ist die Eingangs/Ausgangsrichtung des Busses bestimmt durch den steuernden Schaltkreis. Jeder untergeordnete Schaltkreis hat einen externen Eingang (SDIR1-SDIR3), der mit dem steuernden Schaltkreis verbunden ist, um seinen Eingangs/Ausgangsbus in die Eingangs- oder Ausgangs-Betriebsart zu steuern. Die ITPs von 16A sind so verbunden, daß sie die jeweiligen Eingaben SDIR1-SDIR3 empfangen und drei OTPs (einer gezeigt) von 16B sind so angeschlossen, daß sie die Eingang/Ausgang-Steuerung des steuernden Schaltkreises an die jeweiligen Eingänge SDIR1-SDIR3 abgeben. Die BTPs von 20A sind an allen Eingängen/Ausgängen der untergeordneten Schaltkreise und des steuernden Schaltkreises plaziert. In jedem untergeordneten Schaltkreis ist der ITP mit dem Kern und den Multiplexern 201, 203 und 205 von jedem BTP verbunden (siehe 22A), um dorthin das Eingangs/Ausgangs-Richtungssignal (SDIR1 22A) zu liefern. Unter Benutzung der Pfadtestbetriebsart von ITP und OTP kann die Eingangs/Ausgangs-Richtungssteuerungsverbindung zwischen dem steuernden Schaltkreis und jedem untergeordneten Schaltkreis getestet werden. Unter Benutzung der Ausgangspfad-Testbetriebsart und der Eingangspfad-Testbetriebsart der BTPs können die Eingangs/Ausgangs-Verbindungen zwischen dem steuernden Schaltkreis und den untergeordneten Schaltkreisen getestet werden. Unter Benutzung der Kerntestbetriebsart des ITP und der BTPs kann jeder untergeordnete Schaltkreiskern getestet werden. Gleichermaßen kann unter Benutzung der Kerntestbetriebsart des OTP und der BTPs der steuernde Schaltkreis getestet werden. Mit den ITPs und den BTPs der untergeordneten Schaltkreise in der normalen Betriebsart und mit den OTPs des steuernden Schaltkreises in der Ausgangspfad-Testbetriebsart können die SDIR1-SDIR3 von den TIOs der OTPs des steuernden Schaltkreises getrieben werden. Dann können durch ausgewähltes Setzen der BTPs des steuernden Schaltkreises in die Eingangspfad-Testbetriebsart oder die Ausgangspfad-Testbetriebsart die TIOs der BTPs des steuernden Schaltkreises benutzt werden, um Daten zu den untergeordneten Schaltkreisen zu liefern bzw. Daten von dort zu empfangen. Auf diese An und Weise kann der Betrieb des steuernden Schaltkreises vom Testzugangsgitter nachgebildet werden.
23 zeigt prinzipiell die Programmierbarkeit der Kontaktstellenschalter 41 durch CR1 der 4A bis 4B um entweder ein Richtungssteuersignal auszugeben oder ein Richtungssteuersignal zu empfangen und damit das Testen von Kernen mit bidirektionalen Bussen zu erlauben. In 23 ist der Kontaktstellenschalter an der Kontaktstelle 109 so programmiert, daß er ein Richtungssteuersignal abgibt und die Kontaktstellenschalter an den Kontaktstellen 110 bis 125 sind so programmiert, daß sie das Richtungssteuersignal empfangen. In der programmierten Konfiguration ist der C2-Endpunkt des Kontaktstellenschalters an der Kontaktstelle 109 so verbunden, daß er die DIR1-Leitung treibt und die DIR1-Leitung ist an den DIR-Eingängen der Kontaktstellenschalter an den Kontaktstellen 110 bis 125 angeschlossen. Diese Verbindungen der Kontaktstellenschalterprogrammierung sind im Detail in den 4A bis 4D gezeigt. Der C2-Endpunkt des Kontaktstellenschalters an der Kontaktstelle 109 ist auch (über das Testzugangsgitter) an den TIO des SDIR1-Eingangs zum untergeordneten Schaltkreis 1 der 22 gekoppelt. Die TIOs des bidirektionalen Busses vom untergeordneten Schaltkreis 1 sind mit den C2-Endpunkten der Kontaktstellenschalter 110 bis 125 verbunden. Während eines Tests legt ein externer Tester die Richtungssteuerung auf die Kontaktstelle 109 und gibt Daten auf den Kontaktstellen 110 bis 125 ein oder aus. Die externe Richtungssteuerung bewirkt, daß die Kontaktstellenschalter an den Kontaktstellen 110 bis 125 und die BTPs des untergeordneten Schaltkreises 1 Daten über die Kontaktstellen 110 bis 125 ein- oder ausgeben.
Der untergeordnete Schaltkreis 2 der 22 ist ebenfalls in 23 gezeigt. Die Konfiguration der Kontaktstellenschalter ist analog zu der oben beschriebenen, mit der Ausnahme, daß die Kontaktstellenschalterprogrammierung an den Kontaktstellen 209 und 210 bis 225 die DIR2-Leitung des Testzugangsgitters benutzt. Dadurch, daß mehr als eine Richtungssteuersignalleitung im Testzugangsgitter vorhanden ist, kann mehr als ein funktioneller Schaltkreis mit bidirektionalen Bussen gleichzeitig getestet werden.
24 zeigt eine zugeordnete Überwachungssonde MP, die einen CSU und einen OP beinhaltet. Die MP wird durch den CSU gesteuert, um entweder den OP für die Ausgabe von Signalen an die Gitterleitung, an die er angeschlossen ist, zu sperren oder um den OP für die Ausgabe von Signaltätigkeiten vom funktionellen Pfad 240 zu der Gitterleitung freizugeben.
24 zeigt auch, wie ITPs, OTPs, ETPs und BTPs abgeändert werden können, um die Online-Uberwachungsfunktion zu erreichen. Der Aktualisieren- Ausgang U von einem CSU ist verbunden mit dem Decodiereingang von einem der CRS-CR10, um die Überwachung freizugeben, während der Schaltkreis (CRS-CR10) somit in der normalen Betriebsart programmiert ist. Wenn der U-Ausgang des CSU aktiv ist und wenn der Testpunkt durch den Abtastpfad 161 für die normale Betriebsart programmiert ist (siehe 16 bis 21), bewirkt der Decodierausgang von CRS-CR10, daß der OP in ITP und OTP freigegeben ist und bewirkt weiterhin, daß entweder der OP oder der Zwischenspeicher 183 in ETP oder BTP freigegeben ist, womit die Online-Überwachung freigegeben ist. In 24 liegen der CSU von der MP und die CSUs, die mit CRS-CR10 verbunden sind, auf einem Abtastpfad 241, welcher getrennt ist vom Abtastpfad 161.
25A zeigt prinzipiell einen analogen Schaltkreis in der Kontaktstellenzugangs-Testbetriebsart. In dieser Testbetriebsart isoliert ein Eingangstestpunkt (siehe 16) den Schaltkreiseingang A von anderen Schaltkreisen und verbindet ihn mit dem Testzugangsgitter. Ein Ausgangstestpunkt (siehe 16) isoliert den Schaltkreisausgang C von anderen Schaltkreisen und verbindet ihn mit dem Testzugangsgitter. Eine Überwachungssonde (siehe 24) wird verwendet, um einen internen Schaltkreisknoten B mit dem Testzugangsgitter zu verbinden. Der Test erfolgt durch Anlegen eines analogen Anregungssignals an eine Kontaktstelle, die mit dem Schaltkreiseingang A über das Testzugangsgitter verbunden ist, und Ausgabe der analogen Antwort des überwachten internen Knotens B und des Schaltkreisausgangs C an zwei Kontaktstellen über das Testzugangsgitter. Ein Vorteil des Kontaktstellenzugangstests ist, daß eine Vielzahl analoger Eingänge angeregt werden kann, während eine Vielzahl analoger Ausgänge während des Tests überwacht wird.
25B zeigt prinzipiell den analogen Schaltkreis in der ASB- und ARB-Testzugangsbetriebsart. In dieser Testbetriebsart isoliert ein Eingangstestpunkt den Schaltkreiseingang A von anderen Schaltkreisen und verbindet ihn mit dem ASB des Testzugangsgitters über eine ASC (6 bis 6C). Ein Ausgangstestpunkt isoliert den Schaltkreisausgang C von anderen Schaltkreisen. Der Test erfolgt durch die Eingabe eines analogen Anregungssignals an den ASB (über AT1), der verbunden ist mit dem Schaltkreiseingang A über das Testzugangsgitter und die Ausgabe einer analogen Antwon entweder von dem überwachten internen Knoten B (Verbindung, die prinzipiell gezeigt ist in 25B) oder von dem Schaltkreisausgang C (nicht gezeigte Verbindung) an den ARB über eine ASC (6 bis 6C) und schließlich zu AT2.
25C zeigt prinzipiell den überwachten analogen Schaltkreis während er in seiner normalen funktionellen Betriebsart ist. In diesem Beispiel sind sowohl die Eingangs- als auch Ausgangstestpunkte in der Lage, eine Überwachung, wie mit Bezug auf 24 beschrieben, durchzuführen. Der Eingangstestpunkt ist in 25C als freigegeben gezeigt, damit der Eingang A über den ARB an AT2 ausgegeben werden kann. Ferner könnte die Überwachungssonde freigegeben werden, damit der interne Knoten B über den ARB an AT2 ausgegeben werden kann, oder der Ausgangstestpunkt könnte freigegeben werden, damit der Ausgang C über den ARB an AT2 ausgegeben werden kann.
26A zeigt prinzipiell den Kontaktstellenzugangstest einer digitalen Kombinationslogik. Die Testeingänge (A und B) sind an Kontaktstellen angelegt und durch das Testzugangsgitter und Eingangstestpunkte geführt, um in den Schaltkreis eingegeben zu werden. Die Testausgänge (C und D) des Schaltkreises werden durch Ausgangstestpunkte und das Testzugangsgitter zu Kontaktstellen geführt.
26B zeigt prinzipiell den Abtastzugangstest der Kombinationslogik. Die Testeingänge werden eingetastet und von DSCs im Testzugangsgitter ausgegeben und durch die Eingangstestpunkte zum Eingang des Schaltkreises geführt. Die Testausgänge werden durch Ausgangstestpunkte zu DSCs im Testzugangsgitter geführt, um erfaßt und zur Prüfung ausgetastet zu werden.
26C zeigt prinzipiell Online-Überwachung von Kombinationslogik unter Benutzung des Testzugangsgitterabtastpfades 50. Eingang A wird über einen Eingangstestpunkt und eine DSC zum Abtastpfad 50 geführt (siehe 5), um an TDO überwacht zu werden. Ebenso werden der andere Eingang und zwei Ausgänge entsprechend geführt (nicht gezeigt), um an TDO ausgegeben zu werden.
26D zeigt prinzipiell Online-Überwachung der Ein- und Ausgänge der Kombinationslogik unter Benutzung von Testpunkten, ASCs und ARB, um an AT2 auszugeben. Die Verbindung für die Überwachung des Ausgangs C ist gezeigt.
27 zeigt die Wahl eines zu überwachenden funktionellen digitalen Signals und die schattierte Führung dieses Signals zu einer DSC, die programmiert ist, um das Signal zu empfangen und es über den Abtastpfad 51 durch überbrückte DSCs, ASCs und ATI (5 bis 6C) weiterzuleiten, um über den TAP auf TDO ausgegeben zu werden.
28 zeigt die Wahl eines zu überwachenden funktionellen digitalen oder analogen Signals und die schattierte Führung dieses Signals durch eine ASC, um über ATI auf AT2 ausgegeben zu werden (6 bis 6C). Es ist zu beachten, daß die oben beschriebene Struktur und Funktionsweise von ATI es erlaubt, die Überwachung nach 27 gleichzeitig mit der Überwachung nach 28 laufen zu lassen. Insbesondere sollte der AT2-Zwischenspeicher von 6C über den Abtastpfad 51 der 6B freigegeben sein und dann kann der Abtastpfad 51 von 6B überbrückt werden, womit es sowohl analogen als auch digitalen Signalen erlaubt ist, ATI zu durchqueren.
29 zeigt Gruppen (TPGs) von Eingangs- und Ausgangstestpunkten, jede von einem einzelnen Steuerschaltkreis CRS/CR6 gesteuert. Jeder TIO durchquert die Testsignalführungslage (nicht gezeigt) und ist verbunden mit einem Paar von Kontaktstellenschaltern 41 und mit dem Abtastpfad 51 über eine Gitterleitung des Testzugangsgitters.
30 zeigt ein IC mit vielen komplexen Kernfunktionen. Der Rand von jedem Kern ist ausgerüstet mit Testpunktgruppen (TPG). Die gepunkteten Kreise zeigen, wo mehrere Kernränder angeschlossen sind und TIOs von den zugehörigen TPGs gemeinsam genutzt werden können, womit die Anzahl von TIOs, die durch die Testsignalführungslage geführt werden müssen, reduziert wird. Die sich ergebenden gemeinsam genutzten TIOs sind im Beispiel 30A gezeigt.
31 entspricht der 30, mit der Ausnahme, daß Überwachungssondengruppen (MPG) ebenfalls beinhaltet und zum Testzugangsgitter geführt sind. Die gepunkteten Kreise zeigen wiederum gemeinsam genutzte Randverbindungen, die genutzt werden können, um die Anzahl der zu führenden TIOs zwischen MPGs/TPGs und dem Testzugangsgitter zu reduzieren. Die sich ergebenden gemeinsam genutzten TIOs sind exemplarisch in 31A gezeigt. Es ist zu beachten, daß mit den MPGs von 31 die Kernrandverbindungen sogar überwacht werden können, während sie von den TPGs getrieben werden.
Es ist zu beachten, daß, wenngleich die gemeinsame Nutzung von TIOs zwischen TPGs von miteinander verbundenen Kernrändern den TIO-Führungsbedarf reduziert, diese auch verhindert, daß die Pfadverbindungen zwischen den Kernrändern getestet werden können.
32 ist ähnlich der 29 und zeigt, daß die Emulation von eingebetteten abtastbaren Kernen, wie beispielsweise DSP-Kernen, leicht unter Benutzung der von dieser Erfindung bereitgestellten Testarchitektur erreicht werden kann. Heutzutage wird während der Emulation eines DSPs, der in einem individuellen Gehäuse ist, der Baustein für die Eingabe/Ausgabe interner Zustände und für die Setup-Ausführung eines Software-Algorithmus abgetastet. Nach dem Abtasten arbeitet der Baustein für eine vorbestimmte Zeit und stoppt. Diese Abtast-, Ausführen- und Anhaltenschritte werden wiederholt, während die Eingabe/Ausgabe-Anschlußstifte des Bausteins durch eine externe Testausrüstung kontrolliert und überwacht werden, um die Bausteinfunktionen zu überprüfen. Ein Problem mit eingebetteter DSP-Kernemulation ist es, daß die Eingabe/Ausgabe nicht leicht zu überwachen ist, da der DSP möglicherweise nur einer von vielen Kernen in einem großen IC ist. Unter Benutzung des durch das Testzugangsgitter und die TPGs gebotenen Kontaktstellenzugangs, in Verbindung mit einem herkömmlichen internen Abtastpfad 21 im DSP-Kern (siehe auch 2) und einem herkömmlichen externen Tester 65, kann die DSP-Emulation ausgeführt werden, obwohl der DSP in einem IC eingebettet ist.
Der grundsätzliche Aufbau des Testzugangsgitters kann ausgedehnt werden, um eine innerhalb des ICs eingebettete Teststeuereinheit zu enthalten, um den IC-Testvorgang zu automatisieren. Ein solches automatisches Testen von ICs ist in vielen Bereichen vorteilhaft, von der Herstellung bis zu Endbenutzeranwendungen. Beispielsweise würden die Voralterungsprüfung und das Testen von Wafern vereinfacht werden, falls jeder Chip den Befehl erhalten könnte, sich selbst zu testen. Nach dem Einbau ins Gehäuse könnte jeder IC aufs neue den Befehl erhalten, sich selbst zu testen. Weiterhin könnte nach dem Einbau des ICs auf einer Leiterplatte der Endbenutzer wiederum dem IC den Befehl geben, sich selbst zu testen.
33 zeigt eine eingebettete Teststeuereinheit (ETC), die über einen Kommunikationsbus (CBUS) mit dem TAP verbunden und über die Schalter 331, 333 und 335 an alle Abtastpfade gekoppelt ist. Befehle, Daten und Zustand werden zwischen dem TAP und der ETC über den CBUS kommuniziert. Normalerweise wird der TAP über die Schalter mit allen Abtastpfaden verbunden sein, um die dort durchgeführten Abtastoperationen zu steuern. Jedoch kann der TAP extere Steuereingaben empfangen, die dem TAP den Befehl geben, die ETC mit den Abtastpfaden über die Schalter zu verbinden, sowie der ETC zu befehlen, Tests auszuführen und die Testausführung über Zustandslesevorgänge zu überwachen. Sobald die ETC mit den Abtastpfaden verbunden ist und den Befehl zum Testen erhalten hat, arbeitet sie eigenständig, unabhängig von dem TAP. Jedoch kann der TAP der ETC befehlen anzuhalten, und die Steuerung der Abtastpfade jederzeit wieder zurücknehmen, falls er eine externe Eingabe empfängt, dies zu tun.
33A zeigt einen TAP-Aufbau für eine Zusammenarbeit mit der ETC. Ein Kommunikationsregister ist vom TDI abtastbar, um Befehle und Daten für die ETC über den CBUS zu aktualisieren, um Zustandsinformationen von der ETC über den CBUS zu erfassen und um das TAP/ETC-Signal zur Auswahl entweder des TAP oder der ETC zur Steuerung der Abtastpfade der 33 über die Schalter 331, 333 und 335 auszuwählen. Das Kommunikationsregister und alle Abtastregister der 33 können beispielsweise herkömmliche Testdatenregister nach IEEE STD 1149.1 sein, wie sie in IEEE STD 1149.1 beschrieben sind. Der CTL-Ausgang in 33A ist vorzugsweise eine herkömmliche Abtaststeuerung nach 1149.1 und enthält ein Testdatenregisterauswahlsignal aus dem 1149.1 Befehlsregister und Erfassen-, Schieben- und Aktualisieren-Steuersignale von der 1149.1 TAP Steuereinheit. Der CTL-Ausgang steuert Auswahl und Betrieb aller Abtastpfade der 33, wenn der TAP durch TAP/ETC ausgewählt ist. Die zuvor genannten Signale im CTL-Ausgang steuern ebenso Auswahl und Betrieb des Kommunikationsregisters und des 1149.1 Überbrückungsregisters. Das Befehlsregister wird von der TAP-Steuereinheit entsprechend dem herkömmlichen 1149.1 Betrieb gesteuert.
34 zeigt eine exemplarische Architektur der ETC. Die ETC hat einen Datenprozessorschaltkreis für die Steuerung von Tests, ein Kommunikationsregister (CREG), das mit dem CBUS für die Kommunikation mit dem TAP verbunden ist, RAM für die vorübergehende Speicherung von Testprogramm/Daten, ROM für die permanente Speicherung von Testprogramm/Daten, Abtastmittel für den Zugriff auf Abtastpfade, eingebaute Selbsttestmittel (BIST) für das automatische Testen digitaler Schaltkreise und analoge Mittel für das Testen digitaler oder analoger Schaltkreise. Der Prozessor kommuniziert mit dem RAM, ROM und anderen gezeigten Mitteln über einen Eingang/Ausgangbus.
35 zeigt die ETC-Abtastmittel, welche ein Abtaststeuerregister 351, ein Abtastausgangsregister und ein Abtasteingangsregister beinhalten. Die ETC benutzt die Abtastmittel, um auf die Abtastpfade zuzugreifen. Am Beginn eines Testprogramms kann der Prozessor (34) ein Einrichten der Abtastpfade benötigen, bevor der Test beginnen kann. Beispielsweise kann eine erste Testeinrichtungsprozedur das Abtasten des Testzugangsgitterdatenabtastpfades 51 betreffen, um in die DSCs, ASCs und ATI Anfangswerte zu laden. Eine zweite Testeinrichtungsprozedur kann das Abtasten des Testzugangsgittersteuerungsabtastpfades 52 betreffen, um die Bitlänge des Pfades 51 drastisch zu verringern (siehe 5, 6, 7) und damit den Pfad 51 für schnelleres Abtasttesten eines speziellen Schaltkreises zu optimieren. Eine dritte Testeinrichtungsprozedur mag das Abtasten des Testpunktabtastpfades 161 betreffen, um den zu testenden Schaltkreis mit dem Testzugangsgitterabtastpfad zu verbinden. Nach diesen Einrichtungsprozeduren kann das Abtasttesten auf dem Schaltkreis durchgeführt werden. Der ETC-Prozessorschaltkreis kann leicht im Register 351 eine Erfassen-, Schieben-, Aktualisieren-Steuerung und eine Pfadauswahlsteuerung bereitstellen, die die relevante herkömmliche TAP-Abtastpfadsteuerung nachahmt. 35 (und 36) zeigt die bereits mit den Abtastpfaden über die Schalter der 33 (nicht gezeigt) verbundene ETC. Auf die Eintast- und Austastregister kann vom Prozessorschaltkreis über den Eingang/Ausgangbus parallel zugegriffen werden, wodurch dem ETC-Prozessor erlaubt wird, eine Datenkommunikation mit jedem ausgewählten Kernschaltkreis des IC zu haben.
36 zeigt die ETC BIST Mittel, die eine Steuereinheit, einen seriellen Datengenerator/Sender (DGT), einen seriellen Datenverdichter/Empfänger (DCR), ein serielles Eingangssteuerregister (ICR) und ein serielles Ausgangssteuerregister (OCR) enthalten. Die ETC benutzt die BIST-Mittel, um automatisch Testdaten zu erzeugen/senden und zu verdichten empfangen an einen bzw. von einem Schaltkreis, der über Testpunkte und die Testsignalführungslage an den Testzugangsgitterdatenabtastpfad 51 gekoppelt ist. Obwohl die Länge des Pfades 51 reduziert werden kann (siehe 5, 6, 7), wird es manchmal mehr Abtastbitpositionen im Pfad 51 geben, als es Eingänge zum plus Ausgänge vom Schaltkreis im Test gibt, weil nur eine begrenzte Anzahl von nacheinander unbenutzten Bits im Pfad 51 überbrückt werden kann, ohne Registrierprobleme hervorzurufen. In einer Datenfolge von aufeinanderfolgenden unbenutzten Bits, können ein oder mehrere dieser Bits zurückgehalten werden, um die ordentliche Registrierung der Daten zu gewährleisten. Diese zurückgehaltenen Abtastbitpositionen sind durch X's im Abtastpfad 51, der als mit dem BIST-Mittel und der im Test befindlichen Kombinationslogik verbunden gezeigt ist, gekennzeichnet. Die Abtastbitpositionen, die Ausgaben zum und Eingaben von der Kombinationslogik während des Tests liefern, sind mit 0 bzw. I bezeichnet.
Der DGT hat zwei Betriebsarten, Erzeugen und Senden. Für die Erzeugen-Betriebsart beinhaltet der DGT ein herkömmliches lineares, rückgekoppeltes Schieberegister, das eine Pseudozufallsmusterfolge erzeugt und diese Folge in den Abtastpfad schiebt. Für die Sende-Betriebsart beinhaltet der DGT ein Register, um parallele Daten vom Eingabe/Ausgabebus am Eingang aufzunehmen und die Daten an den Abtastpfad seriell auszugeben. In der Sende-Betriebsart schreibt der Datenprozessor der ETC über den Eingabe/Ausgabebus Daten in den DGT.
Der DCR hat zwei Betriebsarten, Verdichtung und Empfang. Für die Verdichter-Betriebsart beinhaltet der DCR einen herkömmlichen einzelnen Eingangssignaturanalysator, der serielle Daten vom Abtastpfad empfängt und sie in eine Signatur verdichtet. Für die Empfangs-Betriebsart beinhaltet der DCR ein Register, um serielle Daten vom Abtastpfad zu empfangen und die Daten parallel an den Eingabe/Ausgabebus auszugeben. Der Datenprozessor der ETC liest über den Eingabe/Ausgabebus Daten vom DCR.
Die Datenerzeugungs-Betriebsart des DGT und die Datenverdichtungs-Betriebsart vom DCR sind gut bekannte herkömmliche BIST-Vorgänge. Entsprechend sind die Datensende-Betriebsart des DGT und die Datenempfangs-Betriebsart des DCR gut bekannte herkömmliche Abtasttestvorgänge.
Während eines Tests steuert eine typische BIST-Steuereinheit einen Abtastpfad, um Daten vom DGT zu empfangen und die Daten für einen im Test befindlichen Schaltkreis zu aktualisieren, dann steuert sie den Abtastpfad, um Daten von dem im Test befindlichen Schaltkreis zu erfassen und die Daten an den DCR auszugeben. In einer typischen BIST-Anwendung ist die Bitlänge des Abtastpfades, der zwischen DGT und DCR angeschlossen ist, gleich der Summe der Eingänge und Ausgänge auf dem im Test befindlichen Schaltkreis, ein Bit pro Eingang und ein Bit pro Ausgang, und ohne Ineinanderverschachtelung der Eingangs- und Ausgangsbits. Jedoch wird wegen der oben angeführten Gründe die Anzahl von Abtastbits in 36 selten gleich sein der Summe der Eingänge und Ausgänge eines im Test befindlichen Schaltkreises. Darüber hinaus kann man normalerweise erwarten, daß die O- und I-Bits im Abtastpfad ineinander verschachtelt sind, wie in 36 gezeigt, weil der Abtastpfad für das Testen vieler Schaltkreise wiederverwendbar ist und somit nicht anwendungsspezifisch für das Testen eines speziellen Schaltkreises. Um sich an die ineinanderverschachtelten I- und O-Bits und die Fehlanpassung zwischen der Anzahl von Abtastpfadbits und der Summe von Eingängen und Ausgängen der im Test befindlichen Schaltkreise anzupassen, werden die folgenden zwei Grundregeln angewandt:

Regel 1 – Nur Abtastpfadausgangsbitpositionen (O) können Daten vom DGT aktualisieren
Regel 2 – Nur die in Abtastpfadeingangsbitpositionen (I) erfaßten Daten können in den DCR eingegeben werden.

Um diese Regeln durchzuführen, beinhalten die BIST-Mittel die zusätzlichen OCR- und ICR-Schaltkreise, die vorher erwähnt wurden. Vor einer BIST-Operation wird der Prozessor parallel Steuerdaten in das OCR und das ICR über den Eingabe/Ausgabebus laden. Die in das OCR geladenen Steuerdaten werden den DGT programmieren, Testanregungsdaten nur in die O (Ausgang) Bitpositionen des Abtastpfades zu schieben. Die in das ICR geladenen Steuerdaten werden den DCR programmieren, nur in I (Eingang) Bitpositionen des Abtastpfads erfaßte Daten einzulesen. Die in das OCR geladenen Steuerdaten bilden die Lage der O-Bitpositionen des Abtastpfades eines ausgewählten, im Test befindlichen Schaltkreises ab. Die in das ICR geladenen Steuerdaten bilden die Lage der I-Bitpositionen des Abtastpfades für einen ausgewählten, im Test befindlichen Schaltkreis ab. Außer wenn die OCR und ICR groß genug sind, um alle I- und O-Bitabbildungsdaten für eine Abtastoperation durch den Testzugangsgitterabtastpfad zu speichern, wird der Prozessor mit dem OCR und dem ICR während des Tests kommunizieren müssen, um weitere Bitabbildungsdaten zu liefern.
Vor Beginn eines Tests wird der DGT für Generator- oder Senderbetrieb und der DCR für Verdichter- oder Empfängerbetrieb eingestellt. Wenn die BIST-Mittel einen Test beginnen, gibt ein 2-zu-1 Multiplexer 363 Abtaststeuersignale an Abtastpfad, OCR, DGT, DCR und ICR. Ein Eingang des Multiplexers 363 ist mit einem Register 364 verbunden, so daß der Datenprozessorschaltkreis der ETC Abtaststeuersignale, wie oben mit Bezug auf 35 beschrieben, liefern kann. Der andere Eingang des Multiplexers 363 ist getrieben von dem Ausgang eines Teststeuereinheit-Schaltkreises TC, der die geforderte Erfassen-Schiebe-Aktualisieren-Steuerung mit höherer Geschwindigkeit liefern kann als der Datenprozessorschaltkreis. Der Prozessor lädt ein Auswahlsignal SEL in das Register 364 über den Eingabe/Ausgabebus, um den Multiplexer 363 zu steuern.
36A zeigt ein Beispiel eines TC mit einem Zustandsmaschinenschaltkreis SM und Zählerschaltkreisen CNT1 und CNT2. Die Zähler werden mit Zählerinformationen vom Eingabe/Ausgabebus geladen, wobei CNT2 Informationen empfängt, die sich auf die Bitlänge des Abtastpfades beziehen und wobei CNT1 Informationen empfängt, die sich auf die Anzahl von Testmustern beziehen, die in und aus dem Pfad geschoben werden müssen. CNT2 zählt mit jeder Bitverschiebung und gibt das Signal C2C aus, wenn fertig, und CNT1 zählt mit jeder Aktualisierung und gibt Signal C1C aus, wenn fertig. Wenn der Datenprozessor das Register 364 mit einem RUN-Signal lädt, beginnt die Zustandsmaschine SM entsprechend dem Zustandsdiagramm, das in 36B gezeigt ist, zu operieren, nämlich herkömmliche Erfassen-Schieben-Aktualisieren-Steuerung ausgeben, bis das Signal C1C anzeigt, daß alle Muster angewandt wurden. Signal C2C zeigt an, wenn eine gegebene Schiebefolge komplett ist. Pfadauswahlinformationen werden vom Register 364 bei 365 an die TC gegeben, so daß der TC-Ausgang die relevanten herkömmlichen TAP-Abtaststeuerungssignale nachahmt.
Zunächst muß in 36 der Abtastpfad 51 abgetastet werden, um ein erstes Datenmuster in die X-, I- und O-Bitplätze zu laden. Während dieses ersten Abtastvorganges werden die Bitabbildungsdaten vom OCR bei 361 synchron mit dem Abtasten im Pfad 51 hinausgeschoben. Wenn eines der X- oder I-Bits in den Abtastpfad gegeben wird, ist der DGT durch den OCR-Ausgang 361, der mit dem Betrieb/Halten-Eingang (O/H) des DGT verbunden ist, in einen Haltemodus gesetzt. Werden DGT-Daten (eines der O-Bits) in den Abtastpfad eingegeben, wird der DGT durch den OCR-Ausgang 361, der mit dem O/H-Eingang des DGT verbunden ist, in den Betriebmodus gesetzt. Am Ende des ersten Abtastvorgangs enthalten die O-Bitpositionen Anregungsdaten vom DGT, und die X- und I-Bitpositionen enthalten leere Daten. Falls der DGT als ein Datengenerator arbeitet, werden die O-Bitpositionen mit Daten, die vom DGT erzeugt worden sind, gefüllt werden. Falls der DGT als ein Datensender arbeitet, werden die O-Bitpositionen mit Daten vom ROM oder RAM der ETC gefüllt sein. Nach dem Laden des Abtastpfades werden die Anregungsdaten für die Kombinationslogik aktualisiert und dann werden die Antwortdaten der Kombinationslogik erfaßt.
Im Anschluß an den Erfassungsvorgang wird das ICR freigegeben, um Bitabbildungsdaten zum DCR abzugeben. Während die erfaßten Daten in das DCR geschoben werden, bestimmen die Bitabbildungsdaten, die bei 362 vom ICR zum DCR Betrieb/Halten-Eingang (OH) geschoben werden, ob die Dateneingaben für das DCR sind oder vom DCR ignoriert werden. Die Bitabbildungsdaten werden dem DCR nur erlauben, I-Bitpositionen vom Abtastpfad aufzunehmen. Falls der DCR als ein Datenverdichter arbeitet, wird die von ihm erstellte Signatur eine Signatur von nur I-Bitpositionen des Abtastpfades sein. Entsprechend, falls der DCR als ein Datenempfänger arbeitet, werden die Daten, die er empfängt, nur von den I-Bitpositionen des Abtastpfades stammen. Während der Abtastpfad Testantwortdaten an den DCR ausgibt, nimmt der DGT das nächste Testeingabemuster vom Abtastpfad auf. Dieser bitabbildungsgemäße Abtasteingabe-/-ausgabeprozeß wird fortgesetzt, bis der Test der Kombinationslogik abgeschlossen ist.
Die SI-, SO- und CTL-Leitungen der BIST-Mittel der 36 und der Abtastmittel von 35 werden durch den ETC-Datenprozessor gesteuert an den ETC-Rand gemultiplext. Der ETC-Datenprozessor kann beispielsweise durch einen konventionellen 8-Bit-Mikroprozessorkernauibau realisiert werden.
Die BIST-Mittel-Funktion aus 36 kann auch durch einen externen Tester ausgeführt werden, wobei der TAP benutzt wird, um auf den Abtastpfad 51 zuzugreifen (siehe 65 in 6).
37 zeigt die analogen Mittel der ETC, die eine Steuereinheit, einen Anregungsgenerator und einen Antwortauswerter beinhalten. Die analogen Mittel können schaltbar verbindbar zu den ASB- und ARB-Leitungen am ETC Rand sein (siehe 6). Die ASCs können mit den Schaltkreisen 1-N über die Gitterleitungen bei 43, die Signalführungslage und die Testpunkte 41 verbunden werden. Der ETC-Prozessor kommuniziert mit den analogen Mitteln über den Eingabe/Ausgabebus, um analoge Tests auf einem ausgewählten Schaltkreis einzurichten und auszuführen.
Die Steuereinheit bei 370 regelt den Anregungsgenerator und den Antwortauswerter, um einen Test auf einem vom ETC-Prozessor ausgewählten Schaltkreis auszuführen. Das analoge Mittel bietet drei Arten von Tests; einen Verzögerungstest, einen Verstärkungs/Dämpfungstest und einen Phasentest. Ist ein Schaltkreis für einen Test ausgewählt worden, kann das ETC-Abtastmittel benutzt werden, um den Eingang des Schaltkreises mit dem Ausgang des Anregungsgenerators über ASB, ASC, Gitterleitung, Signalführungslage und Testpunkt zu verbinden. Der Ausgang des ausgewählten Schaltkreises wird mit dem Antwortauswertereingang über ARB, ASC, Gitterleitung, Signalführungslage und Testpunkt unter Benutzung des ETC-Abtastmittels verbunden. Alle Tests arbeiten mit dem Vergleich eines Anregungsausgangssignals vom Anregungsgenerator mit einem Antworteingangssignal zum Antwortauswerter. Bevor ein Schaltkreis getestet wird, wird das analoge Mittel eingerichtet, um den Eingang und den Ausgang des zu testenden Schaltkreises zu eichen.
Die Eingangseichung erfolgt mit den folgenden Schritten:

1. Die ASC 371, die mit dem Eingang des zu testenden Schaltkreises verbunden ist, wird eingerichtet, um ein Signal vom ASB aufzunehmen und das Signal auf ARB abzugeben (siehe 6A),
2. Der Anregungsgenerator gibt an ASB ein Rechtecksignal ab, das an der ASC und am Antwortauswerfer empfangen wird.
3. Der Antwortauswerfer mißt und speichert die Laufzeitdifferenz zwischen der vom Anregungsgenerator empfangenen Rechteckwelle und der Rechteckwelle, die von der ASC über den ARB zurückgespeist wird.
4. Der Anregungsgenerator gibt eine Sinuswelle mit gegebener Amplitude an die ASC und an den Antwortauswerfer ab.
5. Der Antwortauswerfer mißt und speichert den Amplitudenunterschied zwischen der Sinuswelle, die vom Anregungsgenerator empfangen wurde und der Sinuswelle, die von der ASC zurückgespeist wird.
6. Der Anregungsgenerator gibt eine Sinuswelle einer gegebenen Frequenz an die ASC und an den Antwortauswerfer ab.
7. Der Antwortauswerfer mißt und speichert die Phasendifferenz zwischen der vom Anregungsgenerator empfangenen Sinuswelle und der Sinuswelle, die von der ASC zurückgespeist wird.

Die Ausgangseichung erfolgt über die gleichen sieben Schritte wie oben beschrieben, aber unter Benutzung der ASC 372, die mit dem Ausgang des zu testenden Schaltkreises verbunden ist. Die Eingangs- und Ausgangseichprozeduren liefern Daten, die anzeigen welchen Effekt die Gitterleitung, die Signalführungslage und die Testpunktlasten der ASCs auf die Laufzeit-, die Verstärkungs/Dämpfungs- und die Phasentests haben, die auf dem Schaltkreis durchgeführt werden sollen. Wenn die tatsächlichen Schaltkreistests durchgeführt werden, können die aus den Eichprozeduren erhaltenen Daten benutzt werden, um die Ergebnisse des aktuellen Schaltkreistests zu korrigieren und damit eine genauere Messung der Schaltkreisleistungen, bezogen auf Laufzeit, Verstärkung/Dämpfung und Phasenmessungen zu erhalten. Wenn beispielsweise die Eichdaten eine 100 ps Eingangslastlaufzeit und eine 200 ps Ausgangslastlaufzeit zeigen, und der Schaltkreislaufzeittest zeigt eine Laufzeit von 1 ns vom Eingang zum Ausgang, so wird die tatsächliche Laufzeit vom Eingang zum Ausgang durch den Schaltkreis näher bei 700 ps (1 ns – 300 ps) liegen.
Laufzeittests beinhalten die folgenden Schritte;

1. Die Eingangs-ASC 371 und der dazugehörige Testpunkt 41 werden so gesetzt, daß sie den ASB mit dem Schaltkreiseingang verbinden und die Ausgangs-ASC 372 und der dazugehörige Testpunkt 41 werden so gesetzt, daß sie den ARB mit dem Schaltkreisausgang verbinden.
2. Der Anregungsgenerator gibt ein Rechtecksignal an den Schaltkreiseingang und an den Antwortauswerfer ab.
3. Der Antwortauswerter mißt und speichert die Laufzeitdifferenz zwischen der vom Anregungsgenerator empfangenen Rechteckwelle und der vom Schaltkreisausgang empfangenen Rechteckwelle.

Verstärkungs/Dämpfungstests umfassen die folgenden Schritte;

1. Die Eingangs-ASC 371 und der dazugehörige Testpunkt 41 werden so gesetzt, daß sie den ASB mit dem Schaltkreiseingang verbinden und die Ausgangs-ASC 372 und der dazugehörige Testpunkt 41 werden so gesetzt, daß sie den ARB mit dem Schaltkreisausgang verbinden.
2. Der Anregungsgenerator gibt eine Sinuswelle mit fester Amplitude an den Schaltkreiseingang und an den Antwortauswerter ab.
3. Der Antwortauswerter mißt und speichert die Amplitudendifferenz zwischen der Sinuswelle, die vom Anregungsgenerator empfangen wird und der Sinuswelle, die vom Schaltkreisausgang empfangen wird.

Phasentests umfassen die folgenden Schritte;

1. Die Eingangs-ASC 371 und der dazugehörige Testpunkt 41 werden so gesetzt, daß sie den ASB mit dem Schaltkreiseingang verbinden und die Ausgangs-ASC 372 und der zugehörige Testpunkt 41 werden so gesetzt, daß sie den ARB mit dem Schaltkreisausgang verbinden.
2. Der Anregungsgenerator gibt eine Sinusfrequenz an den Schaltkreiseingang und an den Antwortauswerfer ab.
3. Der Antwortauswerfer mißt und speichert die Phasendifferenz zwischen der vom Anregungsgenerator empfangenen Sinuswelle und der vom Schaltkreisausgang empfangenen Sinuswelle.

Es sollte verstanden werden, daß die Eichung, der Laufzeittest, der Verstärkungs/Dämpfungstest und der Phasentest, die vom internen analogen Mittel der ETC durchgeführt werden, auch von einem externen Tester, der mit AT1 und AT2 von ATI in 6 verbunden ist, durchgeführt werden kann. Es sollte auch klar sein, daß alle oben beschriebenen Operationen der ETC ebenso unter Benutzung eines externen Testers 65, der mit dem TAP und der ATI verbunden ist, durchgeführt werden können.
Da die IC-Spannungsversorgung benötigt wird, um die Test- und Emulationsvorgänge, die oben beschrieben wurden, durchzuführen, können die IC-Spannungsversorgungskontaktstellen nicht benutzt werden, um auf das Testzugangsgitter von 4 zuzugreifen. Somit sind die IC-Spannungsversorgungskontaktstellen auch nicht mit Kontaktstellenschaltern ausgerüstet und greifen auf keine der Gitterleitungen in 6 zu. Weil der TAP und die ATI benutzt werden, um Test/Emulationsvorgänge durchzufihren, sind die TAP- und ATI-Kontaktstellen nicht mit Kontaktstellenschaltern ausgerüstet und greifen auf keine der Gitterleitungen von 6 zu. Entsprechend sollten, um die Anzahl der Gitterleitungen, auf die über die IC-Kontaktstellen zugegriffen werden kann, zu maximieren, die Spannungsversorgungskontaktstellen und die TAP- und ATI-Kontaktstellen vorzugsweise bezogen auf die Geometrie des Testzugangsgitters, einander gegenüberliegend plaziert werden, um die Anzahl der einander gegenüberliegenden Kontaktstellenpaare, an die Gitterleitungen angekoppelt werden können, zu maximieren.
38 zeigt ein Beispiel einer solchen Kontaktstellenanordnung, wobei jede Spannungsversorgungskontaktstelle oder TAP-Kontaktstelle entweder einer Spannungsversorgungskontaktstelle oder einer TAP-Kontaktstelle über den Chip gegenüberliegend plaziert ist. In dem dann möglichen Maße können die TAP-, ATI- und Spannungsversorgungskontaktstellen zu Paaren zusammengefaßt und auf gegenüberliegenden Seiten des IC-Chips in gegenseitiger gegensätzlicher Beziehung plaziert werden, beispielsweise die dargestellte Beziehung zwischen den TMS- und TCK-Kontaktstellen, wobei eine Linie 381, die durch die TMSund TCK-Kontaktstellen definiert ist, sich im wesentlichen parallel zu den Gitterleitungen erstreckt, die zu den Kontaktstellen 1 und 192 der 4 gehören. Diese Anordnung der TAP-, ATI- und Spannungsversorgungskontaktstellen wird vorteilhaft die Anzahl von Gitterleitungspaaren maximieren, auf die von den IC-Kontaktstellen aus zugegriffen werden kann. Anders ausgedrückt, falls TMS und TCK den einander gegenüberliegenden Kontaktstellen 1 und 192 von 4 zugewiesen werden, dann wird nur ein Gitterleitungspaar geopfert, während auf zwei Gitterleitungspaare verzichtet werden muß, falls TMS der Kontaktstelle 1 zugewiesen wird und TCK der Kontaktstelle 160.
Es ist zu beachten, daß eine Gitterleitung so plaziert werden kann, daß sie sich beispielsweise zwischen den TMS- und TCK-Kontaktstellen der 38 erstreckt, aber auf eine solche Gitterleitung könnte natürlich nur über einen Abtastvorgang zugegriffen werden. Es ist ferner zu beachten, daß jede gewünschte Anzahl von Gitterleitungen, auf die nur über Abtasten zugegriffen werden kann, bereitgestellt werden können, wo immer im IC gewünscht. Solche nur über Abtasten erreichbare Gitterleitungen sind identisch den Gitterleitungen der 6, bis auf die Tatsache, daß sie nicht mit irgendwelchen Kontaktstellenschaltern verbunden sind.
Alle hier offenbarten CSU-Zellen sollten vom TAP in herkömmlicher Art und Weise beim Spannungseinschalten des IC zurückgesetzt werden. Der Rücksetzzustand der CSU 23 (2) sollte bewirken, daß die Isolationselemente 25 die Kontaktstellen mit funktionellen Schaltungen verbinden. Die Decodierung in CRS-CR10 (16 bis 21) wird vorzugsweise auf den Rücksetzungszustand der CSU-Zellen reagieren und bewirken, daß der ITP, OTP, die ETPs und BTPs ihre jeweiligen normalen Betriebsarten annehmen (ohne Überwachung). Alle anderen CSU-Zellen werden, wenn sie zurückgesetzt werden, bewirken, daß die zugehörigen Testschaltungen gesperrt werden.
Wenngleich beispielhafte Ausführungsformen der vorliegenden Erfindung oben beschrieben sind, begrenzt diese Beschreibung nicht den Anwendungsbereich der Erfindung, die in einer Vielzahl verschiedener Ausführungsformen angewandt werden kann.

Claims

Ein integrierter Schaltkreis, der folgendes umfaßt: Funktionsschaltungen für die Durchführung normaler Betriebsfunktionen des integrierten Schaltkreises, die eine Mehrzahl von über den integrierten Schaltkreis verteilten Knotenpunkten enthalten; eine Mehrzahl von leitfähigen Signaleinrichtungen (43), die sich über den integrierten Schaltkreis erstrecken; wobei mit jeder der genannten leitfähigen Signaleinrichtungen an verschiedenen Stellen entlang eines Abschnitts dieser Signaleinrichtung mehrere Signalpfade verbunden sind, wobei jeder der genannten Signalpfade mit einem entsprechenden der genannten Knotenpunkte verbunden werden kann; und wobei jede der leitfähigen Signaleinrichtungen (43) ein oder mehrere zugehörige Kontaktstellen hat, um Signale dorthin zu liefern oder von dort zu empfangen, wobei diese Signale von den jeweiligen genannten Signalpfaden eingesammelt bzw. an sie verteilt werden; dadurch gekennzeichnet, daß es sich bei den Kontaktstellen um Bondkontaktstellen handelt, daß die Bondkontaktstellen mit den leitfähigen Signaleinrichtungen selektiv verbunden werden können, und daß die leitfähigen Signaleinrichtungen (43) in einem Gitter angeordnet sind.
Der integrierte Schaltkreis nach Anspruch 1, wobei der genannte integrierte Schaltkreis folgendes enthält: einen Abtastpfad, der mit der leitfähigen Signaleinrichtung (43) oder jeder der leitfähigen Signaleinrichtungen (43) verbunden ist, um Signale, die von den genannten jeweiligen Signalpfaden eingesammelt bzw. dorthin verteilt wurden, von dort zu empfangen oder dorthin zu liefern.
Der integrierte Schaltkreis nach Anspruch 1 oder Anspruch 2, wobei die leitfähige Signaleinrichtung (43) oder jede der leitfähigen Signaleinrichtungen (43) sich über den integrierten Schaltkreis in einer allgemein geraden Richtung zwischen einem zugehörigen Paar von Bondkontaktstellen erstreckt.
Der integrierte Schaltkreis nach Anspruch 3, wobei sich ein Paar der leitfähigen Signaleinrichtungen über den integrierten Schaltkreis in einer allgemein geraden Richtung zwischen einem speziellen Paar von zugehörigen Bondkontaktstellen erstreckt.
Der integrierte Schaltkreis nach Anspruch 4, wobei die leitfähigen Signaleinrichtungen (43) jedes Paares an gegenüberliegenden Enden mit jeweils anderen Bondkontaktstellen des zugehörigen Paars von Bondkontaktstellen, zwischen denen sich die leitfähigen Signaleinrichtungen erstrecken, selektiv verbunden werden können.
Der integrierte Schaltkreis nach einem der Ansprüche 3 bis 5, wobei die leitfähigen Signaleinrichtungen zwei Gruppen enthalten, wobei sich diejenigen innerhalb einer dieser Gruppen allgemein parallel zueinander erstrecken.
Der integrierte Schaltkreis nach einem der vorhergegangenen Ansprüche, wobei er ein oder mehrere Paare von weiteren Bondkontaktstellen (V+, V–, TDO, TMS, TDI, TCK) enthält, die nicht mit den genannten leitfähigen Signaleinrichtungen verbunden werden können, wobei die Bondkontaktstellen von diesem Paar oder jedem dieser Paare bezüglich des Gitters einander gegenüberliegen und sich an den Enden einer geometrischen Linie befinden, die parallel zu einem der genannten leitfähigen Signaleinrichtungen verläuft.
Der integrierte Schaltkreis nach Anspruch 7, wobei die genannten weiteren Bondkontaktstellen eine Bondkontaktstelle für die Stromversorgung enthalten.
Der integrierte Schaltkreis nach Anspruch 7 oder Anspruch 8, wobei die genannten weiteren Bondkontaktstellen eine Bondkontaktstelle enthalten, die zum Anschluß einer externen Abtast-Teststeuerungseinrichtung dient.
Der integrierte Schaltkreis nach einem der vorhergegangenen Ansprüche, wobei die leitfähigen Signaleinrichtungen (43) einen leitfähigen Signalsammler enthalten.
Der integrierte Schaltkreis nach einem der vorhergegangenen Ansprüche, wobei die leitfähigen Signaleinrichtungen (43) einen leitfähigen Signalverteiler enthalten.
Der integrierte Schaltkreis nach Anspruch 10 und Anspruch 11, wenn diese sich auf Anspruch 2 beziehen, wobei die mehreren Signalpfade folgendes umfassen: eine erste Gruppe von Signalpfaden, die mit dem leitfähigen Signalsammler verbunden ist, wobei jeder dieser Signalpfade aus der genannten ersten Gruppe mit einem jeweils anderen der genannten Knoten aus einer ersten Gruppe verbunden werden kann und wobei eine oder mehrere der Bondkontaktstellen mit dem leitfähigen Signalsammler verbunden sind, um von dort Signale zu empfangen, die von der genannten ersten Gruppe von Signalpfaden eingesammelt wurden; eine zweite Gruppe von Signalpfaden, die mit dem leitfähigen Signalverteiler verbunden ist, und wobei der genannte Abtastpfad an diesen leitfähigen Signalverteiler angekoppelt ist, um dorthin Signale zu liefern, die an die genannte zweite Gruppe von Signalpfaden verteilt werden sollen.
Der integrierte Schaltkreis nach Anspruch 10 und Anspruch 11, wenn diese sich auf Anspruch 2 beziehen, wobei die genannten mehreren Signalpfade folgendes umfassen: eine erste Gruppe von Signalpfaden, die mit dem leitfähigen Signalsammler verbunden ist, wobei jeder dieser Signalpfade von der genannten ersten Gruppe mit einem jeweils anderen der genannten Knoten aus einer ersten Gruppe verbunden werden kann und wobei ein Abtastpfad an den leitfähigen Signalsammler angekoppelt ist, um von dort Signale zu empfangen, die von der genannten ersten Gruppe von Signalpfaden eingesammelt wurden; eine zweite Gruppe von Signalpfaden, die mit dem leitfähigen Signalverteiler verbunden ist, wobei jeder dieser Signalpfade von der genannten zweiten Gruppe mit einem jeweils anderen der Knoten aus einer zweiten Gruppe verbunden werden kann und wobei eine Bondkontaktstelle an den leitfähigen Signalverteiler angekoppelt ist, um dorthin Signale zu liefern, die an die genannte zweite Gruppe von Signalpfaden verteilt werden sollen.