DE60218498T2 - Elektronisches gerät - Google Patents

Elektronisches gerät Download PDF

Info

Publication number
DE60218498T2
DE60218498T2 DE60218498T DE60218498T DE60218498T2 DE 60218498 T2 DE60218498 T2 DE 60218498T2 DE 60218498 T DE60218498 T DE 60218498T DE 60218498 T DE60218498 T DE 60218498T DE 60218498 T2 DE60218498 T2 DE 60218498T2
Authority
DE
Germany
Prior art keywords
test
chain
multiplexer
input
interfaces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60218498T
Other languages
English (en)
Other versions
DE60218498D1 (de
Inventor
Hubertus G. Vermeulen
Thomas F. Waayers
Guillaume E. Lousberg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Application granted granted Critical
Publication of DE60218498D1 publication Critical patent/DE60218498D1/de
Publication of DE60218498T2 publication Critical patent/DE60218498T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558Addressing or selecting of subparts of the device under test
    • G01R31/318563Multiple simultaneous testing of subparts
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558Addressing or selecting of subparts of the device under test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558Addressing or selecting of subparts of the device under test
    • G01R31/318561Identification of the subpart
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572Input/Output interfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Valve Device For Special Equipments (AREA)
  • Noodles (AREA)
  • Surgical Instruments (AREA)

Description

  • Die Erfindung betrifft eine elektronische Vorrichtung, umfassend:
    mehrere untergeordnete Vorrichtungen;
    einen Überbrückungsmultiplexer mit einer ersten Eingabe, einer zweiten Eingabe und einer Ausgabe;
    eine Prüfdateneingabe;
    eine Prüfdatenausgabe, die mit der Ausgabe des Überbrückungsmultiplexers verbunden ist,
    mehrere Prüfschnittstellen, umfassend:
    einen Satz von Prüfschnittstellen, wobei jede Prüfschnittstelle in dem Satz von Prüfschnittstellen mit einer untergeordneten Vorrichtung aus den mehreren untergeordneten Vorrichtungen verbunden ist, wobei der Satz von Prüfschnittstellen eine Kette von Prüfschnittstellen bildet, wobei ein Prüfdatenausgabe-Kontakt einer Vorgängerprüfschnittstelle in der Kette von Prüfschnittstellen mit einem Prüfdateneingabe-Kontakt einer Nachfolgerprüfschnittstelle in der Kette von Prüfschnittstellen verbunden ist; und
    eine weitere grenzabtastkonforme Prüfschnittstelle zum Steuern des Überbrückungsmultiplexers, wobei die weitere Prüfschnittstelle Folgendes aufweist:
    einen weiteren Prüfdateneingabe-Kontakt, der mit der Prüfdateneingabe verbunden ist; und
    einen weiteren Prüfdatenausgabe-Kontakt, der mit der ersten Eingabe des Überbrückungsmultiplexers verbunden ist.
  • Eine Ausführungsform solch einer elektronischen Vorrichtung ist in einem Dokument des Konferenztagungsberichts der „internationalen test conference" (ITC) 2000, S. 628-637, "Considerations for Implementing IEEE 1149.1 on System-on-a-Chip Integrated Circuits" von Steven F. Oakland und insbesondere in 7 des Dokuments offenbart.
  • Auf dem Fachgebiet der IC-Gestaltung wird die Wiederverwendung existierender Bausteine immer gewöhnlicher, um die Produkteinführungszeit zu verringern. Mit der stetigen Verkleinerung von Integrationsabmessungen nimmt die Komplexität dieser Bausteine in solchem Maße zu, dass elektronische Vorrichtungen, zum Beispiel Leiterplatten (PCBs), die mehrere untergeordnete Vorrichtungen, System-auf-einem-Chip-Architekturen, Mehrfachchipmodule (MCMs) und so weiter aufweisen, aus kleineren, bereits komplexen elektronischen Vorrichtungen, zum Beispiel IP-Kernen, eingebetteten Prozessoren, integrierten Schaltungen und so weiter bestehen. Wenn die Vorrichtung in einer einzigen elektronischen Vorrichtung angeordnet ist, besteht sie in der Regel aus einer Anzahl von untergeordneten Vorrichtungen, die ihre eigene Prüfarchitektur, zum Beispiel eine grenzabtastkonforme Prüfanordnung aufweisen, auf die durch eine Prüfschnittstelle zugegriffen werden kann. In der Regel empfängt solch eine Prüfschnittstelle, zum Beispiel ein Prüfzugangsanschluss (TAP) Steuersignale durch eine TAP-Steuerung zum Steuern der verschiedenen Zustände der Prüfschnittstelle. Außerdem kann die elektronische Vorrichtung, in welche die verschiedenen untergeordneten Vorrichtungen integriert sind, auch eine bestimmte zu testende eigene Logik wie eine Taktsynchronisationslogik umfassen. Dies stellt bei der Prüfung und/oder Fehlerbeseitigung solcher Vorrichtungen Komplikationen dar, da die direkte Zugänglichkeit jeder dieser Prüfschnittstellen durch Eingabe-/Ausgabekontakte in der Peripherie der elektronischen Vorrichtung im Hinblick auf Kontaktressourcen und Kosten undurchführbar ist. Außerdem müssen die verschiedenen Prüfschnittstellen derart angeordnet sein, dass jede der untergeordneten Vorrichtungen für sich allein geprüft oder ausgetestet werden kann, sowie in einer Gruppe von untergeordneten Vorrichtungen angeordnet sein, wobei die gesamte elektronische Vorrichtung als eine einzige Vorrichtung fungiert, die bei der Prüfung die Obergrenze ist.
  • Das Dokument ITC 2000 offenbart eine elektronische Vorrichtung mit mehreren eingebetteten Prozessoren mit einer Grenzabtastarchitektur. Die TAP-Zugänglichkeit wird durch Verbinden der TAPs des eingebetteten Prozessors in Reihe bereitgestellt, wobei der Prüfdateneingabe-Kontakt eines nächsten TAP mit dem Prüfdatenausgabe-Kontakt eines vorherigen TAP verbunden ist, so dass eine Kette von TAPs des eingebetteten Prozessors gebildet wird. Außerdem ist in der Kette auch ein Befehlsregister eines Haupt-TAP auf Systemebene enthalten, wohingegen die Datenregister und das Überbrückungsregister des TAP auf Systemebene zu den entsprechenden Registern der Prüfschnittstellen in der Kette parallel angeordnet sind, so dass eine Hierarchie in den Daten- und Überbrückungsteilen des Zugangsmechanismus geschaffen wird.
  • Es ist ein Nachteil der bekannten Anordnung, dass die gleichzeitige Verwendung des Datenregisters der Hauptprüfschnittstelle und der Datenregister der TAPs der eingebetteten Prozessoren durch den hierarchischen Zugangsmechanismus verhindert wird. Insbesondere bei der Fehlerbeseitigung eines eingebetteten Prozessors kann seine Interaktion mit der umgebenden Logik auf Systemebene wichtig sein, um während der Fehlerbeseitigung eine große Fehlerabdeckung zu erhalten. Dies ist in der bekannten Anordnung schwierig, da die Logik auf Systemebene, die von dem Haupt-TAP gesteuert wird, nicht mit Fehlerbeseitigungsdaten versorgt werden kann, wenn ein eingebetteter Prozessor ausgetestet wird.
  • Unter anderem liegt der Erfindung die Aufgabe zugrunde, eine elektronische Vorrichtung der Art zu schaffen, die eingangs beschrieben worden ist und eine erhöhte Fehlerbeseitigungsfunktionalität aufweist.
  • Die Aufgabe der Erfindung wird dadurch gelöst, dass ein Prüfdatenausgabe-Kontakt einer letzten Prüfschnittstelle in der Kette von Prüfschnittstellen mit der zweiten Eingabe des Überbrückungsmultiplexers verbunden wird und der weitere Prüfdatenausgabe-Kontakt ferner mit einem Prüfdateneingabe-Kontakt einer ersten Prüfschnittstelle in der Kette von Prüfschnittstellen verbunden wird.
  • Die vollständige Zugabe der weiteren Prüfschnittstelle zu der Kette von Prüfschnittstellen ist besonders vorteilhaft, da Daten den Prüfschnittstellen der untergeordneten Vorrichtung und der weiteren Prüfschnittstelle gleichzeitig bereitgestellt werden können. Zum Beispiel kann eine untergeordnete Vorrichtung auf Fehler ausgetestet werden, während Fehlerbeseitigungsdaten durch die weitere Prüfschnittstelle oder eine andere Prüfschnittstelle auch der umgebenden Logik bereitgestellt werden, die nicht zu einer untergeordneten Vorrichtung gehört, wodurch während der Fehlerbeseitigung eine verbesserte Fehlerabdeckung erreicht wird. Natürlich werden während anderer funktioneller Prüfungen ähnliche Vorteile erhalten.
  • Es ist ein Vorteil, wenn die weitere Prüfschnittstelle eine Überbrückungssteuerung umfasst, die mit einem Befehlsregister der weiteren Prüfschnittstelle zum Steuern des Überbrückungsmultiplexers verbunden ist.
  • In der Regel gibt der Inhalt des Befehlsregisters einer grenzabtastkonformen Prüfschnittstelle an, welches Register der Prüfschnittstelle aktiviert ist, zum Beispiel das Überbrückungs-, Daten-, Grenzabtast- oder das optionale Identifizierungsregister. Durch Überwachen des Inhalts des Befehlsregisters kann die Überbrückungssteuerung den Überbrückungsmultiplexer dazu bringen, in einen Überbrückungszustand zu schalten, wenn ein angemessener Befehl, zum Beispiel Grenzabtastprüf- oder Überbrückungsbefehl in dem Befehlsregister vorhanden ist. Darüber hinaus ermöglicht er die Erkennbarkeit eines zusätzlichen, zweckbestimmten, weiteren Prüfschnittstellenbefehls, zum Beispiel einer Überbrückung für einen Fehlerbeseitigungsbefehl, für den die weitere Prüfschnittstelle ohne Auswählen des Überbrückungszustands des Überbrückungsmultiplexers überbrückt werden kann. Auf diese Weise können weitere Prüfschnittstellen aus der Kette von Prüfschnittstellen ohne weiteres als eine zu prüfende Vorrichtung oder als eine Vorrichtung ausgewählt werden, die auf Fehler geprüft wird.
  • Es ist ein weiterer Vorteil, wenn die weitere Prüfschnittstelle ein Register umfasst, das mit der Überbrückungssteuerung zum Speichern von Befehlsinformation jeder Prüfschnittstelle aus dem Satz von Prüfschnittstellen verbunden ist.
  • Die Aufnahme eines Registers zum Speicher von Befehlsinformation, zum Beispiel der Befehlscodes jeder Prüfschnittstelle aus dem Satz von Prüfschnittstellen ist nützlich, wenn die Prüf- oder Fehlerbeseitigungssoftware die Verwendung zweckbestimmter Prüf- oder Fehlerbeseitigungsbefehle nicht ermöglicht. Dies verhindert das fehlerhafte Schalten des Überbrückungsmultiplexers in einen Überbrückungszustand, wenn die weitere Prüfschnittstelle mit dem Befehl ÜBERBRÜCKEN überbrückt wird, um die Prüfung oder Fehlerbeseitigung einer Prüfschnittstelle aus dem Satz von Prüfschnittstellen zu ermöglichen, da der Befehl, der die Prüfschnittstelle in den gewünschten Betrieb versetzt, auch von der Überbrückungssteuerung in dem zusätzlichen Register erkannt wird.
  • Es ist ein wieder anderer Vorteil, wenn das Register weiter mit einer dritten Eingabe des Überbrückungsmultiplexers verbunden ist. Die Verbindung des Registers mit dem Überbrückungsregister macht das Register über die Prüfdateneingabe und die Prüfdatenausgabe der elektronischen Vorrichtung prüfbar, wodurch die Prüfabdeckung der Vorrichtung verbessert wird.
  • In einer Ausführungsform der vorliegenden Erfindung umfasst die elektronische Vorrichtung ferner eine Prüfbetriebs-Steuereinheit zum Steuern eines Prüfbetriebs einer Prüfschnittstelle in der Kette von Prüfschnittstellen, wobei die Prüfbetriebs-Steuereinheit Folgendes umfasst: einen Bitmusterdecoder, der mit einem Befehlsregister der weiteren Prüfschnittstelle verbunden ist; und eine logische Schaltung mit einer ersten Eingabe, die mit einem Prüfbetriebs-Auswahlkontakt der weiteren Prüfschnittstelle verbunden ist; einer zweiten Eingabe, die mit dem Bitmusterdecoder verbunden ist; und einer Ausgabe, die mit der Kette von Prüfschnittstellen verbunden ist. Wenn ein Befehl, der die Prüfung oder Fehlerbeseitigung des Teils der elektronischen Vorrichtung anzeigt, der von der weiteren Prüfschnittstelle mit einem bestimmten Bitmuster gesteuert wird, in dem Befehlsregister vorhanden ist, erkennt der Bitmusterdecoder dieses Muster und leitet ein Signal an die logische Schaltung, zum Beispiel ein UND-Gatter weiter. Alle Prüfschnittstellen in der Kette von Prüfschnittstellen sind mit der Ausgabe der logischen Schaltung durch jeweilige TMS-Kontakte verbunden und folglich kann die gesamte Kette abgeschaltet werden, wobei ein Prüf- oder Fehlerbeseitigungsbetrieb bereitgestellt wird, in dem der Teil der elektronischen Vorrichtung, der von der weiteren Schnittstelle gesteuert wird, isoliert geprüft oder nach Fehlern abgesucht werden kann.
  • In einer weiteren Ausführungsform der vorliegenden Erfindung umfasst die elektronische Vorrichtung eine Prüfbetriebs-Steuereinheit zum Bereitstellen einer Prüfschnittstelle aus den mehreren Prüfschnittstellen mit einem einzelnen Prüfbetriebs-Auswahlsignal; einen Satz von Multiplexern, wobei jeder Multiplexer aus dem Satz von Multiplexern eine erste Eingabe, eine zweite Eingabe und eine Ausgabe umfasst, wobei der Satz von Multiplexern eine Kette von Multiplexern bildet, wobei die erste Eingabe eines Nachfolgermultiplexers in der Kette von Multiplexern mit dem Prüfdatenausgabe-Kontakt der Vorgängerprüfschnittstelle in der Kette von Prüfschnittstellen verbunden ist; die Ausgabe eines Vorgängermultiplexers in der Kette von Multiplexern mit der zweiten Eingabe eines Vorgängermultiplexers und mit einem Prüfdateneingabe-Kontakt der Vorgängerprüfschnittstelle in der Kette von Prüfschnittstellen verbunden ist; die erste Eingabe des ersten Multiplexers in der Kette von Multiplexern mit dem weiteren Prüfdatenausgabe-Kontakt verbunden ist; die zweite Eingabe des ersten Multiplexers in der Kette von Multiplexern mit der Prüfdateneingabe verbunden ist; und die Ausgabe des letzten Multiplexers in der Kette von Multiplexem mit der ersten Eingabe des Überbrückungsmultiplexers verbunden ist, wobei der weitere Prüfdatenausgabe-Kontakt mit der ersten Eingabe des Überbrückungsmultiplexers durch die Kette von Multiplexern verbunden ist.
  • Die oben erwähnte Einfügung einer Kette von Multiplexern in die Kette von Prüfschnittstellen stellt direkte Überbrückungsstrecken von dem Prüfdateneingabe-Kontakt zu dem Prüfdatenausgabe-Kontakt für jede Prüfschnittstelle in der Kette von Prüfschnittstellen bereit, einschließlich einer Überbrückungsstrecke um die weitere Prüfschnittstelle. Folglich kann sogar die weitere Prüfschnittstelle abgeschaltet werden, wodurch die Möglichkeit der Erschaffung eines Prüf- oder Fehlerbeseitigungszustands bereitgestellt wird, in dem nur eine oder mehrere Prüfschnittstellen aus der Kette von Prüfschnittstellen ausgewählt werden.
  • Es ist ein Vorteil der weiteren Ausführungsform der vorliegenden Erfindung, wenn die weitere Prüfschnittstelle ein Datenregister umfasst, das angeordnet ist, um einen Multiplexer aus der Kette von Multiplexern mit einem einzelnen Steuersignal zu versehen, und angeordnet ist, um den Überbrückungsmultiplexer mit einem Steuersignal zu versehen; wobei die Prüfbetriebs-Steuereinheit einen Bitmusterdecoder umfasst, der mit dem Datenregister verbunden ist; und eine logische Schaltung, die Folgendes aufweist: eine erste Eingabe, die mit einem Prüfbetriebs-Auswahlkontakt der weiteren Prüfschnittstelle verbunden ist; eine zweite Eingabe, die mit dem Bitmusterdecoder verbunden ist; und mehrere Ausgaben, wobei eine Ausgabe der mehreren Ausgaben angeordnet ist, um die Prüfschnittstelle der mehreren Prüfschnittstellen mit dem einzelnen Prüfhetriebs-Auswahlsignal bereitzustellen.
  • In dieser Anordnung werden die mehreren Prüfschnittstellen und begleitenden Überbrückungsmultiplexer durch Verschieben in einem angemessenen Bitmuster in das Datenregister der weiteren Prüfschnittstelle gesteuert. Folglich kann die Prüfanordnung während der Prüfung neu konfiguriert werden, was eine sehr flexible Prüfarchitektur bereitstellt, in der jede beliebige Anzahl von Prüfschnittstellen im Bereich von einer bis zur vollen Anzahl von Prüfschnittstellen enthalten sein kann.
  • Es ist ein anderer Vorteil der weiteren Ausführungsform der vorliegenden Erfindung, wenn die elektronische Schaltung ferner einen weiteren Kontakt zum Bereitstellen der Prüfbetriebs-Steuereinheit mit einem Prüfschnittstellen-Auswahlsignal umfasst, wobei die Prüfbetriebs-Steuereinheit angeordnet ist, um einen Multiplexer aus der Kette von Multiplexern mit einem einzelnen Steuersignal bereitzustellen und den Überbrückungsmultiplexer mit einem Steuersignal bereitzustellen.
  • Die Erweiterung der elektronischen Vorrichtung mit einem zweckbestimmten Kontakt zum Bereitstellen einer Prüfschnittstelle mit einem zweckbestimmten Prüfbetriebs-Auswahlsignal stellt eine Anordnung bereit, in der angestrebte Prüfschnittstellen ohne weiteres abgeschaltet werden können und begleitende Multiplexer außerhalb der elektronischen Vorrichtung, zum Beispiel durch das externe Prüfgerät, in einen Überbückungszustand geschaltet werden können.
  • Es wird darauf hingewiesen, dass US 5,673,276 ein Mehrchipmodul (MCM) offenbart, das n Halbleiterchips aufweist, wobei n eine ganze Zahl ist und jeder Chip eine Grenzabtastarchitektur aufweist, die mit einer Überbrückungsschaltung erweitert ist, wie in Spalte 5, Zeile 24-27, und Spalte 5, Zeile 35-38, sowie in Anspruch 1, Spalte 10, Zeile 1-6, beschrieben ist. Der Multiplexer 38 solch einer Überbrückungsschaltung wird durch ein extern erzeugtes Signal BCE gesteuert, das die Prüfung des MCMs entweder als eine einzige Vorrichtung oder als eine Mehrchiparchitektur ermöglicht, in der jeder der n Chips während der Grenzabtastprüfung aktiv ist. Wie in Spalte 2, Zeile 17-25, beschrieben, ist es das Ziel der Erfindung von US 5,673,276 , eine Anordnung zu schaffen, die als eine Makrovorrichtung grenzabtastkonform ist. Es wird betont, dass sich diese Anordnung von der vorliegenden Erfindung wesentlich unterscheidet, da ein externes Steuersignal benutzt wird, um jeden der Überbrückungsmultiplexer der TAPs der n Halbleiterchips zu steuern, was im Gegensatz zu den weiteren Multiplexern steht, die von dem Überbrückungssteuermittel oder der weiteren Prüfschnittstelle der vorliegenden Erfindung gesteuert werden, wobei ein untergeordneter Satz von Prüfschnittstellen in der Kette von Prüfschnittstellen zu Prüf- oder Fehlerbeseitigungszwecken ausgewählt werden kann, wobei diese Option in US 5,673,276 aufgrund der Verwendung des globalen Überbrückungssignals, das entweder n-1 TAPs überbrückt oder alle n TAPs in der Prüfanordnung aufweist, nicht verfügbar ist. Es wird deshalb darauf hingewiesen, dass die vorliegende Erfindung nicht offensichtliche und vorteilhafte Unterschiede zu US 5,673,276 aufweist.
  • Nun wird die elektronische Vorrichtung gemäß der vorliegenden Erfindung ausführlicher und mit Hilfe nicht einschränkender Beispiele mit Bezug auf die beiliegenden Zeichnungen beschrieben. Es zeigen:
  • 1 eine Ausführungsform der elektronischen Vorrichtung gemäß der vorliegenden Erfindung;
  • 2 eine andere Ausführungsform der elektronischen Vorrichtung gemäß der vorliegenden Erfindung;
  • 3 eine wieder andere Ausführungsform der elektronischen Vorrichtung gemäß der vorliegenden Erfindung;
  • 4 eine wieder andere Ausführungsform der elektronischen Vorrichtung gemäß der vorliegenden Erfindung.
  • In 1 weist die elektronische Vorrichtung 100 eine Anzahl untergeordneter Vorrichtungen 120a und 120b auf. Natürlich kann diese Anordnung erweitert werden, ohne den Schutzbereich der Erfindung zu verlassen. Die elektronische Vorrichtung 100 kann zum Beispiel eine integrierte Schaltung, die eine Anzahl von IP-Kernen aufweist, eine Leiterplatte, die eine Anzahl von integrierten Schaltungen (ICs) aufweist, oder ein Mehrchipmodul, das eine Anzahl von Halbleiterchips aufweist, und so weiter sein. Jede der untergeordneten Vorrichtungen 120a, 120b wird mit einer jeweiligen Prüfschnittstelle 140a, 140b, zum Beispiel einem Prüfzugangsanschluss (TAP) erweitert, wohingegen die elektronische Vorrichtung 100 mit der Norm IEEE 1149.1 entsprechenden, zum Beispiel einer grenzabtast (BS)-konformen weiteren Prüfschnittstelle 160 erweitert wird. Die weitere Prüfschnittstelle 160 weist in der Regel einen Prüfdateneingabe (TDI)-Kontakt 161, der mit einer Prüfdateneingabe 110 der elektronischen Vorrichtung verbunden ist, einen Prüfdatenausgabe (TDO)-Kontakt 162, einen Prüfbetriebsauswahl (TMS)-Kontakt 163, einen Prüftakt (TCK)-Kontakt 164 und einen Prüfrückstell (TRST)-Kontakt 165 auf. Außerdem weist die weitere Prüfschnittstelle 160 ein Befehlsregister 170, ein Datenregister 172, ein Überbrückungsregister 174 und ein Grenzabtastregister 176 auf, das mit einer Anzahl von I/O-Kontakten der elektronischen Vorrichtung 100 verbunden ist. Die Register 170, 172, 174 und 176 sind mit dem TDO-Kontakt 162 durch einen Multiplexer 178 verbunden, der von der nicht dargestellten Entschlüsselungslogik gesteuert wird und mit dem Befehlsregister 170 verbunden ist. Wahlweise ist auch ein nicht dargestelltes Identifikationsregister vorhanden.
  • In der Regel weisen die Prüfschnittstellen 140a und 140b ähnliche Komponenten wie die weitere Prüfschnittstelle 160 auf, zum Beispiel jeweilige TDI-Kontakte 141a und 141b, jeweilige TDO-Kontakte 142a und 142b, jeweilige TMS-Kontakte 143a und 143b, jeweilige TCK-Kontakte 144a und 144b und jeweilige TRST-Kontakte 145a und 145b sowie jeweilige Befehlsregister 150a und 150b, jeweilige Datenregister 152a und 152b und jeweilige Überbrückungsregister 154a und 154b. Es wird betont, dass die TMS-, TCK- und TRST-Kontakte der Prüfschnittstellen 140a, 140b und 160 in den Ausführungsformen der vorliegenden Erfindung mit den angemessenen Signalführungen verbunden sind und dass diese Führungen in den verschiedenen Figuren nur aus Klarheitsgründen nicht dargestellt sind. Die Register 150a, 152a und 154a sind mit dem TDO-Kontakt 142a durch einen Multiplexer 158a verbunden, der von einer nicht dargestellten Entschlüsselungslogik gesteuert wird, die mit dem Befehlsregister 150a verbunden ist, und die Register 150b, 152b und 154b sind mit dem TDO-Kontakt 142b durch einen Multiplexer 158b verbunden, der von einer nicht dargestellten Entschlüsselungslogik gesteuert wird, die mit dem Befehlsregister 150b verbunden ist. In der Ausführungsform aus 1 weisen die Prüfschnittstellen 140a und 140b kein BS-Register auf, da solch ein Register für die beabsichtigten Fehlerbeseitigungszwecke nicht unbedingt notwenig sind. Jedoch wird die Gegenwart eines BS-Registers in den Prüfschnittstellen 140a und 140b bevorzugt, da es die Prüfschnittstellen 140a und 140b mit der BS-Norm konform machen würde.
  • Die Prüfschnittstellen 140a und 140b bilden eine Kette von Prüfschnittstellen 140, in welcher der TDO-Kontakt 142a der Vorgängerprüfschnittstelle 140a mit dem TDI-Kontakt 141b der Nachfolgerprüfschnittstelle 140b verbunden ist. Für den Fachmann wird offensichtlich sein, dass die Kette von Prüfschnittstellen 140 ohne weiteres erweitert werden kann, um eine große Anzahl von Prüfschnittstellen aufzunehmen. Die weitere Prüfschnittstelle 160 wird zu der Kette von Prüfschnittstellen 140 durch Verbinden ihres TDO-Kontakts 162 mit dem TDI-Kontakt 141a der ersten Prüfschnittstelle 140a in der Kette von Prüfschnittstellen 140 hinzugefügt. Außerdem ist der TDO-Kontakt 162 auch mit der ersten Eingabe 103 eines Überbrückungsmultiplexers 102 verbunden, der eine Ausgabe 106 aufweist, die mit der Prüfdatenausgabe 112 der elektronischen Vorrichtung 100 verbunden ist. Der Überbrückungsmultiplexer 102 weist auch eine zweite Eingabe 104 auf, die mit dem TDO-Kontakt 142b der letzten Prüfschnittstelle 140b in der Kette von Prüfschnittstellen 140 verbunden ist. Der Überbrückungsmultiplexer 102 wird von der Überbrückungssteuerung 168 gesteuert, die mit dem Befehlsregister 170 verbunden ist. Die Überbrückungssteuerung 168 kann ein Teil der nicht dargestellten Entschlüsselungslogik sein, die mit dem Befehlsregister 170 verbunden ist. Es wird darauf hingewiesen, dass diese Anordnung BS-konform ist; die elektronische Vorrichtung 100 kann als eine einzige Vorrichtung geprüft werden, in welchem Fall die Kette der Prüfschnittstellen 140 durch die direkte Verbindung des TDO-Kontakts 162 mit der ersten Eingabe 103 des Überbrückungsmultiplexers 102 überbrückt wird, und sie kann als mehrere untergeordnete Vorrichtungen 120a und 120b durch die Aufnahme der Kette von Prüfschnittstellen 140 zwischen dem TDO-Kontakt 162 und dem Überbrückungsmultiplexer 102 geprüft werden. In der Regel wird die Kette von Prüfschnittstellen 140 überbrückt, wenn das Befehlsregister 170 bestimmte Befehle, zum Beispiel einen Grenzabtastprüfbefehl oder einen Überbrückungsbefehl umfasst.
  • Außerdem können die untergeordneten Vorrichtungen 120a und 120b einzeln oder als eine Sammlung, zum Beispiel als untergeordneter Satz von untergeordneten Vorrichtungen geprüft oder nach Fehlern abgesucht werden. Zu diesem Zweck muss neben den angemessenen Befehlen für die Prüfschnittstellen 140a und 140b, die jeweils mit den untergeordneten Vorrichtungen 120a und 120b verbunden sind, ein zweckbestimmter Befehl Überbrücken-für-Prüfung oder Überbrücken-für-Fehlerbeseitigung in das Befehlsregister 170 verschoben werden, um das Überbrückungsregister 174 ohne Überbrücken der Kette von Prüfschnittstellen 140 auszuwählen. Dies ist wichtig, weil das Überbrücken der Kette von Prüfschnittstellen 140 die Beobachtung der gewünschten Prüf- oder Fehlerbeseitigungsergebnisse im Hinblick auf die Prüfdatenausgabe 112 verhindern würde.
  • In einer alternativen Anordnung weist die weitere Prüfschnittstelle 160 auch ein Register 180 auf, das mit dem Überbrückungsdecoder 168 zum Speichern der Befehlsinformation jeder Prüfschnittstelle in dem Satz von Prüfschnittstellen, zum Beispiel Prüfschnittstellen 140a und 140b verbunden ist. Wenn die Befehlsdaten in die Kette von Prüfschnittstellen 140 verschoben werden, werden sie auch in das Register 180 kopiert. Dies macht einen zweckbestimmten Befehl Überbrücken-für-Prüfung- oder Überbrücken-für-fehlerbeseitigung unnötig, da nun ein Überbrückungsbefehl in dem Befehlsregister 170 nicht automatisch zu der Überbrückung der Kette von Prüfschnittstellen 140 führt. Nur wenn keine der Prüfschnittstellen 140a und 140b in der Kette von Prüfschnittstellen 140 für eine Prüfung oder Fehlerbeseitigung ausgewählt wird, wie durch den Inhalt des Registers 180 angezeigt, wird der Überbrückungsmultiplexer 102 eingestellt, um die Kette von Prüfschnittstellen 140 zu überbrücken. Vorzugsweise ist das Register 180 mit einer dritten Eingabe 105 des Überbrückungsmultiplexers 102 verbunden. Dies macht das Register 180 durch die Prüfdateneingabe 110 und die Prüfdatenausgabe 112 von außen prüfbar.
  • Nun werden die restlichen Figuren mit erneutem Bezug auf 1 und ihrer ausführlichen Beschreibung beschrieben. Sofern nicht anders angegeben, haben entsprechende Bezugszeichen ähnliche Bedeutungen. Es wird betont, dass die untergeordneten Vorrichtungen 120a und 120b noch immer vorhanden sein sollen; sie sind in den folgenden Figuren nur aus Klarheitsgründen ausgelassen worden.
  • In 2 ist eine Prüfbetriebs-Steuereinheit 190 in der weiteren Prüfschnittstelle 160 integriert. Die Register 172, 174 und 176 sind in der weiteren Prüfschnittstelle 160 nur aus Klarheitsgründen ausgelassen worden; sie sind dennoch in dieser bestimmten Ausführungsform der elektronischen Vorrichtung gemäß der vorliegenden Erfindung vorhanden. Hier weist die Prifbetriebs-Steuereinheit eine logische Schaltung 192, zum Beispiel ein UND-Gatter auf, wobei eine Ausgabe mit jedem der TMS-Kontakte 143a und 143b der Prüfschnittstellen 140a und 140b in der Kette von Prüfschnittstellen 140 verbunden ist. Das UND-Gatter 192 ist durch eine erste der Eingaben mit dem TMS-Kontakt 163 der weiteren Prüfschnittstelle verbunden. Außerdem weist die Prüfbetriebs-Steuereinheit einen Bitmusterdecoder 194 auf, der zwischen dem Befehlsregister 172 und einer zweiten Eingabe des UND-Gatters 192 verbunden ist. Der Bitmusterdecoder 194 ist angeordnet, um einen Teil eines Bitmusters eines Befehlscodes in dem Befehlsregister 170 auszuwerten. Es wird betont, dass, wenn das ausgewertete Bitmuster aus einem einzigen Bit besteht, der Bitmusterdecoder ein einfacher Invertierer oder bloßer Draht sein kann, der das entsprechende Datenspeicherelement des Befehlsregisters 170 mit der zweiten Eingabe des UND-Gatters 192 verbindet. Wenn die weitere Prüfschnittstelle 160 mit einem TMS-Signal durch ihren TMS-Kontakt 163 bereitgestellt wird, können die Prüfschnittstellen 140a und 140b in der Kette von Prüfschnittstellen 140 in der Prüfanordnung enthalten sein oder von der Prüfanordnung ausgeschlossen sein, zum Beispiel in einen funktionellen Betrieb geschaltet werden, indem die Prüfbetriebs-Steuereinheit 190 mit einem angemessenen Bitmuster in dem Befehlsregister 170 versorgt wird. Der Ausschluss der Prüfschnittstellen 140a und 140b von der Prüfanordnung verhindert, dass ein JTAG-Befehl noch immer in das Befehlsregister der entsprechenden Prüfschnittstelle geladen und danach ausgeführt werden kann, was den Betrieb der elektronischen Vorrichtung 100 beeinflussen könnte. Folglich hat dies den Vorteil, dass die untergeordneten Vorrichtungen, die geprüft oder nach Fehlern abgesucht werden, nicht unter einer Interaktion mit anderen untergeordneten Vorrichtungen in einem passiven, zum Beispiel Überbrückungsprüfbetrieb leiden, was zu einer verbesserten Prüfbarkeit und Fehlerbeseitigungsfunktionalität der elektronischen Vorrichtung 100 führt. Folglich kann die elektronische Vorrichtung 100 als eine Makrovorrichtung geprüft oder nach Fehlern abgesucht werden, zum Beispiel wenn sich alle Prüfschnittstellen 140a und 140b und 160 im Prüfbetrieb befinden oder mit allen untergeordneten Vorrichtungen 120a, 120b, die von der Prüf- oder Fehlerbeseitigungsanordnung ausgeschlossen sind, indem die Prüfschnittstellen 140a und 140b durch Benutzen von Befehlen mit zweckbestimmten Bitmustern in ihren funktionellen Betrieb versetzt werden. Außerdem wird für den Fachmann offensichtlich sein, dass das UND-Gatter 192 ohne weiteres durch ein gleichwertiges Logikgatter oder Kombination davon ersetzt werden kann, ohne den Rahmen der Erfindung zu verlassen.
  • 3 wird mit Rückverweis auf 2 und ihre ausführliche Beschreibung beschrieben. Es wird darauf hingewiesen, dass die Register 142a, 144a und 146a der Prüfschnittstelle 140a, die Register 142b, 144b und 146b der Prüfschnittstelle 140b sowie die TCK-Kontakte 144a und 144b und die TRST-Kontakte 145a und 145b in 3 mit Bezug auf 2 nur aus Klarheitsgründen ausgelassen werden. In ähnlicher Weise impliziert die Tatsache, dass das Befehlsregister 170 durch das Datenregister 172 ersetzt worden ist, nicht, dass das Befehlsregister 170 der weiteren Prüfschnittstelle 160 nicht vorhanden ist. In dieser bestimmten Ausführungsform der vorliegenden Erfindung ist der Bitmusterdecoder 194 mit dem Datenregister 172 und der logischen Schaltung 192 verbunden. Außerdem ist die Kette von Prüfschnittstellen 140 mit einer Kette von Multiplexern 220 in folgender Weise verschachtelt. Der TDI-Kontakt 141 einer Vorgängerprüfschnittstelle 140a in der Kette von Prüfschnittstellen 140 ist mit einer Ausgabe 226a eines Vorgängermultiplexers 220a in der Kette von Multiplexern 220 verbunden. Der TDO-Kontakt 142a einer Vorgängerprüfschnittstelle 140a in der Kette von Prüfschnittstellen 140 ist mit einer ersten Eingabe 222b eines Nachfolgermultiplexers 220b in der Kette von Multiplexern 220 verbunden. Außerdem ist die Ausgabe eines Vorgängermultiplexers 220a auch mit einer zweiten Eingabe 224b eines Nachfolgermultiplexers 220b verbunden, wodurch ein Überbrückungsweg um eine Vorgängerprüfschnittstelle 140a geschaffen wird. Die erste Eingabe 222a des ersten Multiplexers 220a in der Kette von Multiplexern 220 ist mit dem TDO-Kontakt 162 verbunden und die zweite Eingabe 224a des ersten Multiplexers 220a in der Kette von Multiplexern 220 ist mit der Prüfdateneingabe 110 verbunden, wodurch auch ein Überbrückungsweg für die weitere Prüfschnittstelle 160 bereitgestellt wird. Schließlich ist die Ausgabe 226b des letzten Multiplexers 220b in der Kette von Multiplexern 220 mit der ersten Eingabe 103 des Überbrückungsmultiplexers 102 verbunden. Nun ist der TDO-Kontakt 162 mit der ersten Eingabe 103 des Überbrückungsmultiplexers 102 durch die Kette von Multiplexern 220 verbunden. Es wird erneut betont, dass die Kette von Prüfschnittstellen 140 und die begleitende Kette von Multiplexern 220 ohne weiteres erweitert werden können, ohne von dem Rahmen der Erfindung abzuweichen. Darüber hinaus wird ausdrücklich darauf hingewiesen, dass die Kette von Prüfschnittstellen 140 eine Prüfschnittstelle umfassen kann, die nicht überbrückt werden kann und zum Beispiel keinen begleitenden Multiplexer in der Kette von Multiplexern 220 aufweist. Folglich kann solch eine Prüfschnittstelle von der ausgewählten Prüfanordnung nicht ausgeschlossen werden.
  • Jeder Multiplexer in der Kette von Multiplexern 220 sowie der Überbrückungsmultiplexer 102 wird durch den Inhalt des Datenregisters 172 gesteuert. Aus diesem Grund kann die Überbrückungsentschlüsselungseinheit 168 aus der in 3 dargestellten Ausführungsform ausgelassen werden. Mit anderen Worten ist das Datenregister 172 angeordnet, um jeden der Multiplexer 220a und 220b aus der Kette von Multiplexern 220 mit einem einzelnen Steuersignal sowie den Überbrückungsmultiplexer 102 mit einem Steuersignal bereitzustellen. Außerdem ist der Bitmusterdecoder 194 angeordnet, um die logische Schaltung 192 mit mehreren Signalen zum Auswählen und Ausheben von Prüfschnittstellen 140a, 140b und 160 aus der angestrebten Prüfanordnung bereitzustellen. Die logische Schaltung 192 kann mehrere UND-Gatter umfassen, wobei jedes von ihnen eine erste Eingabe, die mit dem TMS-Kontakt 163 verbunden ist, eine zweite Eingabe, die zum Empfangen eines der mehreren Signale aus dem Bitmusterdecoder 194 angeordnet ist, und eine Ausgabe aufweist, die mit einer der angestrebten Prüfschnittstellen verbunden ist. Die Verbindung zwischen der Prüfbetriebs-Auswahleinheit 190 und den Prüfschnittstellen aus der Kette von Prüfschnittstellen 140 wird vorzugsweise durch einen Datenkommunikationsbus ausgeführt. Für den Fachmann wird offensichtlich sein, dass andere Ausführungsformen der logischen Schaltung 192 ohne weiteres verfügbar sind, ohne von dem Rahmen der Erfindung abzuweichen. Außerdem kann der Bitmusterdecoder 194 eine einfache Ansammlung von Drähten, eine Ansammlung von Invertierern oder eine Kombination davon sein.
  • Diese Anordnung ermöglicht einen sehr flexiblen Prüf- oder Fehlerbeseitigungsaufbau; durch Einfügen eines angemessenen Datenmusters in das Datenregister 172 kann jede Prüfschnittstelle 140a, 140b und 160 der mehreren vorhandenen Prüfschnittstellen entweder überbrückt und in einen Funktionsbetrieb geschaltet werden oder in dem Prüf- oder Fehlerbeseitigungsaufbau jeweils von der Kette von Multiplexern 220, die den Überbrückungsmultiplexer 102 aufweisen, und der Prüfbetriebs-Auswahleinheit 190 einzeln aufgenommen werden. Dieser Aufbau kann auch während der Laufzeit geändert werden; durch Verschieben in einem neuen Bitmuster in das Datenregister 172 konfiguriert sich die Kette von Prüfschnittstellen 140 und die Kette von Multiplexern 220 entsprechend neu. Es ist zu beachten, dass, wenn die weitere Prüfschnittstelle 160 in einen funktionellen, zum Beispiel Leerlaufprüfbetrieb geschaltet wird, die Betriebsweise der elektronischen Vorrichtung 100 nur durch Bereitstellen einer weiteren Prüfschnittstelle 160 mit einem Prüfrückstellsignal auf dem TRST-Kontakt 165 geändert werden kann.
  • In 4 ist eine alternative Anordnung zum Auswählen der Teile der elektronischen Vorrichtung 100 für Prüf- oder Fehlerbeseitigungszwecke dargestellt. 4 wird mit Rückverweis auf 3 und ihre ausführliche Beschreibung beschrieben. Außerdem wird darauf hingewiesen, dass das Datenregister 172 von der weiteren Prüfschnittstelle 160 nur aus Klarheitsgründen ausgelassen wird und dies nicht unbedingt bedeutet, dass die weitere Prüfschnittstelle 160 nicht vorhanden ist.
  • Die elektronische Vorrichtung 100 ist mit einer Prüfbetriebs-Auswahleinheit 190 zum Bereitstellen jeder der Prüfschnittstellen 140a und 140b in der Kette von Prüfschnittstellen 140 sowie der weiteren Prüfschnittstelle 160 mit einem zweckbestimmten TMS-Signal über ihre jeweiligen TMS-Kontakte 143a, 143b und 163 erweitert. Außerdem reagieren die Multiplexer 220a, 220b, zum Beispiel die Multiplexer in der Kette von Multiplexern 220, und der Überbrückungsmultiplexer 102 auch auf die Prüfbetriebs-Auswahleinheit 190. Mit anderen Worten ist die Prüfbetriebs-Steuereinheit 190 angeordnet, um die Multiplexer aus der Kette von Multiplexern 220 mit einem einzelnen Steuersignal sowie den Überbrückungsmultiplexer 102 mit einem Steuersignal bereitzustellen. Ein zweckbestimmtes TMS-Signal wird durch einen TMS-Kontakt der elektronischen Vorrichtung 100 zu der Prüfbetriebs-Steuereinheit 190 geleitet. Außerdem wird die Prüfbetriebs-Steuereinheit 190 durch einen zweckbestimmten Kontakt der elektronischen Vorrichtung 100 mit einem für die Prüfschnittstelle spezifischen Prüfauswahlsignal bereitgestellt. Zum Beispiel kann die weitere Prüfschnittstelle 160 durch Bereitstellen der Prüfbetriebs-Steuereinheit 190 mit dem angemessenen Prüfschnittstellen-Auswahlsignal durch den Kontakt 114 ausgewählt oder aufgehoben werden, die Prüfschnittstelle 140a kann durch Bereitstellen der Prüfbetriebs-Steuereinheit 190 mit dem angemessenen Prüfschnittstellen-Auswahlsignal durch den Kontakt 116 ausgewählt oder aufgehoben werden, wohingegen ein zweckbestimmtes Prüfschnittstellen-Auswahlsignal für die Prüfschnittstelle 140b durch den Kontakt 118 empfangen wird, und so weiter. Folglich können die Prüfschnittstellen, die nicht durch den BS-Prüfanschluss, zum Beispiel die Prüfdateneingabe 110 gesteuert werden, in dem Prüflogik-Rückstellzustand, zum Beispiel ihrem funktionellen Betrieb, in Betrieb gehalten werden, wobei die Multiplexer zum Überbrücken dieser Prüfschnittstellen in den Überbrückungszustand geschaltet werden, der von der Prüfbetriebs-Steuereinheit 190 gesteuert wird. Vorzugsweise wird das Prüfschnittstellen-Auswahlsignal, das zum Versetzen einer Prüfschnittstelle in den Prüflogik-Rückstellzustand benutzt wird, auch zum Schalten des entsprechenden Überbrückungsmultiplexers in den Überbrückungszustand benutzt. Es wird betont, dass die Norm IEEE 1149.1 das Hinzufügen der Kontakte 114 und 116 ermöglicht, was die Anordnung aus 2 mit der BS-Norm konform macht.
  • Es ist zu beachten, dass die oben erwähnten Ausführungsformen die Erfindung veranschaulichen und nicht einschränken, wobei der Fachmann dazu in der Lage sein wird, viele alternative Ausführungsformen zu entwickeln, ohne den Rahmen der angehängten Ansprüche zu verlassen. In den Ansprüchen sollen die Bezugszeichen in Klammern die Ansprüche nicht einschränken. Das Wort "umfassend" schließt das Vorhandensein von anderen als in einem Anspruch erwähnten Elementen oder Schritten nicht aus. Das Wort "ein" oder "eine" vor einem Element schließt das Vorhandensein einer Vielzahl (mehrerer) solcher Elemente nicht aus. Die Erfindung kann mittels einer Hardware umgesetzt werden, die mehrere unterschiedliche Elemente umfasst, und mittels eines geeignet programmierten Computers. In einem Vorrichtungsanspruch, der mehrere Mittel aufzählt, können mehrere dieser Mittel von ein und dem gleichen Hardwareelement verkörpert werden. Die bloße Tatsache, dass bestimmte Maße in den verschiedenen abhängigen Ansprüchen zitiert werden, soll nicht bedeuten, dass eine Kombination dieser Maße nicht zum Vorteil benutzt werden kann.

Claims (9)

  1. Elektronische Vorrichtung (100), umfassend: (a) mehrere untergeordneten Vorrichtungen (120a, 120b); (b) einen Überbrückungsmultiplexer (102) mit einer ersten Eingabe (103), einer zweiten Eingabe (104) und einer Ausgabe (106); (c) eine Prüfdateneingabe (110); (d) eine Prüfdatenausgabe (112), die mit der Ausgabe (106) des Überbrückungsmultiplexers (102) verbunden ist; (e) mehrere Prüfschnittstellen (140a, 140b, 160), umfassend (i) einen Satz von Prüfschnittstellen (140a, 140b), wobei jede Prüfschnittstelle (140a; 140b) in dem Satz von Prüfschnittstellen (140a, 140b) mit einer untergeordneten Vorrichtung (120a; 120b) aus den mehreren untergeordneten Vorrichtungen (120a, 120b) verbunden ist, wobei der Satz von Prüfschnittstellen (140a, 140b) eine Kette von Prüfschnittstellen (140) bildet, wobei ein Prüfdatenausgabe-Kontakt (142a) einer Vorgängerprüfschnittstelle (140a) in der Kette von Prüfschnittstellen (140) mit einem Prüfdateneingabe-Kontakt (141b) einer Nachfolgerprüfschnittstelle (140b) in der Kette (140) verbunden ist; und (ii) eine weitere grenzabtastkonforme Prüfschnittstelle (160) zum Steuern des Überbrückungsmultiplexers (102), wobei die weitere Prüfschnittstelle (160) Folgendes aufweist (1) einen weiteren Prüfdateneingabe-Kontakt (161), der mit der Prüfdateneingabe (110) verbunden ist; und (2) einen weiteren Prüfdatenausgabe-Kontakt (162), der mit der ersten Eingabe (103) des Überbrückungsmultiplexers (102) verbunden ist, dadurch gekennzeichnet, dass ein Prüfdatenausgabe-Kontakt (142b) einer letzten Prüfschnittstelle (140b) in der Kette von Prüfschnittstellen (140) mit der zweiten Eingabe (104) des Überbrückungsmultiplexers (102) verbunden ist; und der weitere Prüfdatenausgabe-Kontakt (162) ferner mit einem Prüfdateneingabe-Kontakt (141a) einer ersten Prüfschnittstelle (140a) in der Kette von Prüfschnittstellen (140) verbunden ist.
  2. Elektronische Vorrichtung (100) nach Anspruch 1, dadurch gekennzeichnet, dass die weitere Prüfschnittstelle (160) eine Überbrückungssteuerung (168) umfasst, die mit einem Befehlsregister (170) der weiteren Prüfschnittstelle (160) zum Steuern des Überbrückungsmultiplexers (102) verbunden ist.
  3. Elektronische Vorrichtung (100) nach Anspruch 2, dadurch gekennzeichnet, dass die weitere Prüfschnittstelle (160) ein Register (180) umfasst, das mit der Überbrückungssteuerung (168) zum Speichern von Befehlsinformation jeder Prüfschnittstelle (140a; 140b) aus dem Satz von Prüfschnittstellen (140a, 140b) verbunden ist.
  4. Elektronische Vorrichtung (100) nach Anspruch 3, dadurch gekennzeichnet, dass das Register (180) ferner mit einer dritten Eingabe (105) des Überbrückungsmultiplexers (102) verbunden ist.
  5. Elektronische Vorrichtung (100) nach Anspruch 1, dadurch gekennzeichnet, dass sie ferner eine Prüfbetriebs-Steuereinheit (190) zum Steuern eines Prüfbetriebs einer Prüfschnittstelle (140a; 140b) in der Kette von Prüfschnittstellen (140) umfasst, wobei die Prüfbetriebs-Steuereinheit (190) Folgendes umfasst (a) einen Bitmusterdecoder (194) der mit einem Befehlsregister (170) der weiteren Prüfschnittstelle (160) verbunden ist; und (b) eine logische Schaltung (192) mit (i) einer ersten Eingabe, die mit einem Prüfbetriebs-Auswahlkontakt (163) der weiteren Prüfschnittstelle (160) verbunden ist; (ii) einer zweiten Eingabe, die mit dem Bitmusterdecoder (194) verbunden ist; und (iii) einer Ausgabe, die mit der Kette von Prüfschnittstellen (140) verbunden ist.
  6. Elektronische Vorrichtung (100) nach Anspruch 5, dadurch gekennzeichnet, dass die logische Schaltung (192) ein UND-Gatter umfasst.
  7. Elektronische Vorrichtung (100) nach Anspruch 1, dadurch gekennzeichnet, dass sie Folgendes umfasst: (a) eine Prüfbetriebs-Steuereinheit (190) zum Bereitstellen einer Prüfschnittstelle (140a; 140b; 160) aus den mehreren Prüfschnittstellen (140a, 140b, 160) mit einem einzelnen Prüfbetriebs-Auswahlsignal; (b) einen Satz von Multiplexern (220a, 220b), wobei jeder Multiplexer (220a; 220b) aus dem Satz von Multiplexern (220a, 220b) eine erste Eingabe (222a; 222b), eine zweite Eingabe (224a; 224b) und eine Ausgabe (226a; 226b) umfasst, wobei der Satz von Multiplexern (220a, 220b) eine Kette von Multiplexern (220) bildet, wobei (i) die erste Eingabe (222b) eines Nachfolgermultiplexers (220b) in der Kette von Multiplexern (220) mit dem Prüfdatenausgabe-Kontakt (142a) der Vorgängerprüfschnittstelle (140a) in der Kette von Prüfschnittstellen (140) verbunden ist; (ii) die Ausgabe (226a) eines Vorgängermultiplexers (220a) in der Kette von Multiplexern (220) mit der zweiten Eingabe (224b) eines Vorgängermultiplexers (220b) und mit einem Prüfdateneingabe-Kontakt (141a) der Vorgängerprüfschnittstelle (140a) in der Kette von Prüfschnittstellen (140) verbunden ist; (iii) die erste Eingabe (222a) des ersten Multiplexers (220a) in der Kette von Multiplexern (220) mit dem weiteren Prüfdatenausgabe-Kontakt (162) verbunden ist; (iv) die zweite Eingabe (224a) des ersten Multiplexers (220a) in der Kette von Multiplexern (220) mit der Prüfdateneingabe (110) verbunden ist; und (v) die Ausgabe (226b) des letzten Multiplexers (220b) in der Kette von Multiplexern (220) mit der ersten Eingabe (103) des Überbrückungsmultiplexers (102) verbunden ist, wobei der weitere Prüfdatenausgabe-Kontakt (162) mit der ersten Eingabe (103) des Überbrückungsmultiplexers (102) durch die Kette von Multiplexern (120) verbunden ist.
  8. Elektronische Vorrichtung (100) nach Anspruch 7, dadurch gekennzeichnet, dass die weitere Prüfschnittstelle (160) Folgendes umfasst ein Datenregister (172), das angeordnet ist, um einen Multiplexer (220a; 220b) aus der Kette von Multiplexern (200) mit einem einzelnen Steuersignal bereitgestellt ist, und angeordnet ist, um den Überbrückungsmultiplexer (102) mit einem Steuersignal bereitzustellen; und die Prüfbetriebs-Steuereinheit (190) Folgendes umfasst (a) einen Bitmusterdecoder (194), der mit dem Datenregister (172) verbunden ist; und (b) eine logische Schaltung (192) mit (i) einer ersten Eingabe, die mit dem Prüfbetriebs-Auswahlkontakt (163) der weiteren Prüfschnittstelle (160) verbunden ist; (ii) einer zweiten Eingabe, die mit dem Bitmusterdecoder (194) verbunden ist; und (iii) mehreren Ausgaben, wobei eine Ausgabe der mehreren Ausgaben angeordnet ist, um die Prüfschnittstelle (140a; 140b, 160) der mehreren Prüfschnittstellen (140a, 140b, 160) mit dem einzelnen Prüfbetriebs-Auswahlsignal bereitzustellen.
  9. Elektronische Vorrichtung (100) nach Anspruch 7, dadurch gekennzeichnet, dass sie ferner Folgendes umfasst einen weiteren Kontakt (114, 116, 118) zum Bereitstellen der Prüfbetriebs-Steuereinheit (190) mit einem Prüfschnittstellen-Auswahlsignal, wobei die Prüfbetriebs-Steuereinheit (190) angeordnet ist um einen Multiplexer (220a; 220b) aus der Kette von Multiplexern (220) mit einem einzelnen Steuersignal bereitzustellen; und den Überbrückungsmultiplexer (102) mit einem Steuersignal bereitzustellen.
DE60218498T 2001-09-20 2002-09-04 Elektronisches gerät Expired - Lifetime DE60218498T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP01203565 2001-09-20
EP01203565 2001-09-20
PCT/IB2002/003617 WO2003025595A2 (en) 2001-09-20 2002-09-04 Electronic device

Publications (2)

Publication Number Publication Date
DE60218498D1 DE60218498D1 (de) 2007-04-12
DE60218498T2 true DE60218498T2 (de) 2007-11-08

Family

ID=8180950

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60218498T Expired - Lifetime DE60218498T2 (de) 2001-09-20 2002-09-04 Elektronisches gerät

Country Status (9)

Country Link
US (1) US6988230B2 (de)
EP (1) EP1430319B1 (de)
JP (1) JP4249019B2 (de)
KR (1) KR100896538B1 (de)
CN (1) CN100342241C (de)
AT (1) ATE355534T1 (de)
DE (1) DE60218498T2 (de)
TW (1) TWI232951B (de)
WO (1) WO2003025595A2 (de)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7222315B2 (en) 2000-11-28 2007-05-22 Synplicity, Inc. Hardware-based HDL code coverage and design analysis
US7827510B1 (en) 2002-06-07 2010-11-02 Synopsys, Inc. Enhanced hardware debugging with embedded FPGAS in a hardware description language
AU2003247097A1 (en) * 2002-08-14 2004-03-03 Koninklijke Philips Electronics N.V. Module, electronic device and evaluation tool
US7010722B2 (en) * 2002-09-27 2006-03-07 Texas Instruments Incorporated Embedded symmetric multiprocessor system debug
JP2007500356A (ja) * 2003-05-28 2007-01-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ シグナルインテグリティ自己テストアーキテクチャ
US7246282B2 (en) * 2003-06-25 2007-07-17 Hewlett-Packard Development Company, L.P. Bypassing a device in a scan chain
KR101118447B1 (ko) * 2004-01-13 2012-03-06 엔엑스피 비 브이 멀티 칩 시스템 및 이 시스템을 테스트하는 방법
JP2007524095A (ja) * 2004-02-19 2007-08-23 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ テストアクセスを備えた電子ストリーム処理回路
WO2005086940A2 (en) * 2004-03-11 2005-09-22 Interdigital Technology Corporation Control of device operation within an area
US20060137018A1 (en) * 2004-11-29 2006-06-22 Interdigital Technology Corporation Method and apparatus to provide secured surveillance data to authorized entities
US20060159440A1 (en) * 2004-11-29 2006-07-20 Interdigital Technology Corporation Method and apparatus for disrupting an autofocusing mechanism
US7574220B2 (en) * 2004-12-06 2009-08-11 Interdigital Technology Corporation Method and apparatus for alerting a target that it is subject to sensing and restricting access to sensed content associated with the target
US20060227640A1 (en) * 2004-12-06 2006-10-12 Interdigital Technology Corporation Sensing device with activation and sensing alert functions
TW200730836A (en) * 2004-12-06 2007-08-16 Interdigital Tech Corp Method and apparatus for detecting portable electronic device functionality
US20090307545A1 (en) * 2004-12-20 2009-12-10 Koninklijke Philips Electronics N.V. Testable multiprocessor system and a method for testing a processor system
JP4388903B2 (ja) 2005-02-09 2009-12-24 富士通マイクロエレクトロニクス株式会社 Jtag試験方式
TW200708750A (en) 2005-07-22 2007-03-01 Koninkl Philips Electronics Nv Testable integrated circuit, system in package and test instruction set
WO2007049172A1 (en) * 2005-10-24 2007-05-03 Nxp B.V. Ic testing methods and apparatus
WO2007069097A1 (en) * 2005-11-02 2007-06-21 Nxp B.V. Ic testing methods and apparatus
EP1791133A1 (de) * 2005-11-29 2007-05-30 STMicroelectronics Pvt. Ltd. Ein Verfahren zur gemeinsamen Nutzung von Testvorrichtungen für mehrere eingebettete Speicher und zugehöriges Speichersystem
US7579689B2 (en) * 2006-01-31 2009-08-25 Mediatek Inc. Integrated circuit package, and a method for producing an integrated circuit package having two dies with input and output terminals of integrated circuits of the dies directly addressable for testing of the package
US7978698B2 (en) * 2006-03-16 2011-07-12 Panasonic Corporation Terminal for performing multiple access transmission suitable to a transmission path having varied characteristics
US7546498B1 (en) * 2006-06-02 2009-06-09 Lattice Semiconductor Corporation Programmable logic devices with custom identification systems and methods
US7620864B2 (en) * 2006-10-26 2009-11-17 International Business Machines Corporation Method and apparatus for controlling access to and/or exit from a portion of scan chain
KR100829402B1 (ko) * 2006-11-01 2008-05-15 주식회사 유니테스트 순차적 반도체 테스트 장치
US7657854B2 (en) * 2006-11-24 2010-02-02 Freescale Semiconductor, Inc. Method and system for designing test circuit in a system on chip
US8108744B2 (en) * 2006-11-28 2012-01-31 Stmicroelectronics Pvt. Ltd. Locally synchronous shared BIST architecture for testing embedded memories with asynchronous interfaces
JP2008310792A (ja) * 2007-05-11 2008-12-25 Nec Electronics Corp テスト回路
US7937631B2 (en) * 2007-08-28 2011-05-03 Qimonda Ag Method for self-test and self-repair in a multi-chip package environment
US7904770B2 (en) * 2008-09-09 2011-03-08 Qualcomm Incorporated Testing circuit split between tiers of through silicon stacking chips
EP2372379B1 (de) * 2010-03-26 2013-01-23 Imec Testzugriffsarchitektur für TSV-basierte 3D-gestapelte ICS
KR101010358B1 (ko) * 2010-10-19 2011-01-25 (주)청석엔지니어링 종횡 방향 부직포가 부착된 부틸합성고무 시트 방수제 및 이를 이용한 방수공법
KR101035399B1 (ko) * 2010-10-19 2011-05-20 (주)청석엔지니어링 폐타이어 고분자가 함유된 자착식 부틸합성고무 시트 방수제 및 이를 이용한 방수공법
TW201221981A (en) * 2010-11-24 2012-06-01 Inventec Corp Multi-chip testing system and testing method thereof
US20130086441A1 (en) * 2011-09-30 2013-04-04 Qualcomm Incorporated Dynamically self-reconfigurable daisy-chain of tap controllers
DE102012210408A1 (de) * 2012-06-20 2013-12-24 Robert Bosch Gmbh Verfahren zum Ansteuern einer Zustandsmaschine
US9026872B2 (en) * 2012-08-16 2015-05-05 Xilinx, Inc. Flexible sized die for use in multi-die integrated circuit
US9063734B2 (en) 2012-09-07 2015-06-23 Atmel Corporation Microcontroller input/output connector state retention in low-power modes
US9250690B2 (en) * 2012-09-10 2016-02-02 Atmel Corporation Low-power modes of microcontroller operation with access to configurable input/output connectors
US9547034B2 (en) 2013-07-03 2017-01-17 Xilinx, Inc. Monolithic integrated circuit die having modular die regions stitched together
GB2518866A (en) * 2013-10-03 2015-04-08 St Microelectronics Res & Dev Flexible interface
WO2015193707A1 (en) * 2014-06-19 2015-12-23 X-Fab Semiconductor Foundries Ag Sleek serial interface for a wrapper boundary register (device and method)
US9557383B2 (en) 2014-12-12 2017-01-31 International Business Machines Corporation Partitioned scan chain diagnostics using multiple bypass structures and injection points
US9429621B2 (en) 2015-01-27 2016-08-30 International Business Machines Corporation Implementing enhanced scan chain diagnostics via bypass multiplexing structure
US9964597B2 (en) * 2016-09-01 2018-05-08 Texas Instruments Incorporated Self test for safety logic
KR101890030B1 (ko) * 2016-09-02 2018-08-20 주식회사 아이닉스 체인 형태로 연결된 디바이스 및 그 설정 방법
CN110825439B (zh) * 2018-08-10 2021-03-09 北京百度网讯科技有限公司 信息处理方法和处理器
US11249134B1 (en) * 2020-10-06 2022-02-15 Qualcomm Incorporated Power-collapsible boundary scan
CN112098818B (zh) * 2020-11-02 2021-02-02 创意电子(南京)有限公司 一种基于标准边界扫描电路的sip器件测试系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW253031B (de) 1993-12-27 1995-08-01 At & T Corp
US5615217A (en) * 1994-12-01 1997-03-25 International Business Machines Corporation Boundary-scan bypass circuit for integrated circuit electronic component and circuit boards incorporating such circuits and components
DE69734379T2 (de) * 1996-08-30 2006-07-06 Texas Instruments Inc., Dallas Vorrichtung zur Prüfung von integrierten Schaltungen
JPH1183956A (ja) * 1997-06-30 1999-03-26 Texas Instr Inc <Ti> 集積回路
US6032279A (en) * 1997-11-07 2000-02-29 Atmel Corporation Boundary scan system with address dependent instructions
KR19990047438A (ko) * 1997-12-04 1999-07-05 윤종용 핀 공유를 이용한 바이패스 회로를 구비하는 반도체 장치

Also Published As

Publication number Publication date
TWI232951B (en) 2005-05-21
WO2003025595A3 (en) 2003-08-28
JP4249019B2 (ja) 2009-04-02
KR20040035848A (ko) 2004-04-29
US6988230B2 (en) 2006-01-17
CN100342241C (zh) 2007-10-10
EP1430319A2 (de) 2004-06-23
CN1555491A (zh) 2004-12-15
ATE355534T1 (de) 2006-03-15
KR100896538B1 (ko) 2009-05-07
WO2003025595A2 (en) 2003-03-27
US20030079166A1 (en) 2003-04-24
DE60218498D1 (de) 2007-04-12
EP1430319B1 (de) 2007-02-28
JP2005503563A (ja) 2005-02-03

Similar Documents

Publication Publication Date Title
DE60218498T2 (de) Elektronisches gerät
DE69107463T2 (de) Integrierte Schaltung, System und Verfahren zur Fehlererzeugung.
DE3130714C2 (de)
DE69118952T2 (de) Halbleitervorrichtung mit integrierter Halbleiterschaltung und Betriebsverfahren dafür
DE69734379T2 (de) Vorrichtung zur Prüfung von integrierten Schaltungen
DE69631658T2 (de) Verfahren und gerät zur prüfung einer megazelle in einem asic unter verwendung von jtag
DE60220511T2 (de) Verfahren und system zur optimierung der testkosten und deaktivierungsdefekte für scan- und bist-speicher
DE602004007503T2 (de) REKONFIGURIERBARE ARCHITEKTUR FÜR SOCs
DE69226001T2 (de) Hochgeschwindigkeitsprüfung einer integrierten Schaltung mit JTAG
DE68921269T2 (de) Integrierte Prüfschaltung.
DE19952272B4 (de) Verfahren und System zum Prüfen von auf eingebetteten Bausteinen basierenden integrierten Systemchip-Schaltungen
DE102004009693A1 (de) Technik zum Kombinieren eines Abtasttests und eines eingebauten Speicherselbsttests
DE602004003475T2 (de) Testen von integrierten schaltungen
DE4243910C2 (de) Aufgeteiltes Boundary-Scan-Testen zum Vermindern des durch Testen hervorgerufenen Schadens
EP0186724B1 (de) Prüf- und Diagnoseeinrichtung für Digitalrechner
DE60025789T2 (de) Logische eingebaute Selbstprüfung (LBIST) Steuerschaltungen, Systeme und Verfahren mit automatischer Bestimmung der maximalen Abtastkettenlänge
DE19943941A1 (de) Programmierbare JTAG-Netzwerkarchitektur zum Unterstützen eines proprietären Debug-Protokolls
DE4434927C2 (de) Verfahren zum Testen einer Schaltungsplatine
DE102004053559A1 (de) Drahtloses, berührungsloses Testen von integrierten Schaltungen
DE69126848T2 (de) Integrierte Halbleiterschaltung
DE69031291T2 (de) Testmethode, Testschaltung und integrierter Halbleiterschaltkreis mit Testschaltung
DE60110199T2 (de) Testzugriffs-portsteuerungsvorrichtung (tap) und verfahren zur beseitigung interner intermediärer abtastprüffehler
DE4127216A1 (de) Integrierte halbleiterschaltungseinrichtung
DE69720157T2 (de) System und Verfahren zur Prüfung elektronischer Geräte
DE19952262A1 (de) Schaltungssystem und Verfahren zum Prüfen von Mikroprozessoren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: NXP B.V., EINDHOVEN, NL

8328 Change in the person/name/address of the agent

Representative=s name: EISENFUEHR, SPEISER & PARTNER, 10178 BERLIN