CN1555491A - 电子装置 - Google Patents

电子装置 Download PDF

Info

Publication number
CN1555491A
CN1555491A CNA028182812A CN02818281A CN1555491A CN 1555491 A CN1555491 A CN 1555491A CN A028182812 A CNA028182812 A CN A028182812A CN 02818281 A CN02818281 A CN 02818281A CN 1555491 A CN1555491 A CN 1555491A
Authority
CN
China
Prior art keywords
test
multiplexer
interface
test interface
chain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028182812A
Other languages
English (en)
Other versions
CN100342241C (zh
Inventor
H��G��H������
H·G·H·维穆伦
�Ү��
T·F·瓦亚耶斯
A
G·E·A·洛斯伯格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1555491A publication Critical patent/CN1555491A/zh
Application granted granted Critical
Publication of CN100342241C publication Critical patent/CN100342241C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558—Addressing or selecting of subparts of the device under test
    • G01R31/318563—Multiple simultaneous testing of subparts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558—Addressing or selecting of subparts of the device under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558—Addressing or selecting of subparts of the device under test
    • G01R31/318561—Identification of the subpart
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Surgical Instruments (AREA)
  • Valve Device For Special Equipments (AREA)
  • Noodles (AREA)

Abstract

一种具有多个子装置(120a，120b)的电子装置(100)，其中各子装置(120a；120b)与测试接口(140a；140b)相连。测试接口(140a；140b)排列成一个测试接口(140)链，方法是通过使链(140)中前驱测试接口(140a)的TDO接触点(142a)与后继测试接口(140b)的TDI接触点(141b)相连。此外，在链(140)的开始处，为链(140)扩充边界扫描兼容的测试接口(160)，用于测试电子装置(100)的其它部分。链(140)中最末测试接口(140b)的TDO接触点(142b)以及测试接口(160)的TDO接触点(162)均与旁路多路复用器(102)相连，这样形成从测试数据输入(110)到测试数据输出(112)的两条可能的路径：贯穿全链(140、160)或只贯穿测试接口(160)。因此，电子装置(100)可以作为宏装置或子装置(120a，120b)的集合来加以测试或调试。

Description

电子装置
本发明涉及一种电子装置，它包括：
多个子装置；
具有第一输入、第二输入和输出的旁路多路复用器；
测试数据输入；
与旁路多路复用器的输出相连的测试数据输出；
多个测试接口，这些测试接口包括：
一组测试接口，此测试接口组中的各测试接口与所述
多个子装置中的一个子装置相连，所述测试接口组形成测
试接口链，因为：测试接口链中的前驱测试接口的测试数
据输出接触点与测试接口链中的后继测试接口的测试数据
输入接触点相连；以及
    与边界扫描兼容的附加测试接口，用于控制所述旁路
多路复用器，附加测试接口具有：
          与测试数据输入相连的附加测试数据输入接触
      点；以及
          与旁路多路复用器的第一输入相连的附加测试
      数据输出接触点。
这种电子装置的实施方式公开于Steven F.Oakland所著的题为“在片上系统集成电路上实现IEEE 1149.1的考虑”的国际测试会议文献论文(the conference joumal Proceedings of the international testconference(ITC)2000，p.628-637)中，具体参见该论文的图7。
在IC设计领域，重用现有构件模块已越来越成为减少上市时间的共识。随着集成尺寸不断减小，这些构件模块的复杂度也增加到了这样一种程度，即电子装置，如承载多个子装置的印制电路板(PCB)、片上系统结构、多芯片模块(MCM)等是用更小且已经很复杂的电子装置如IP核、嵌入式处理器、集成电路等来构建的。当组装一个电子装置时，通常由若干子装置构成该装置，这些子装置分别具有各自的测试结构，如可通过测试接口访问的边界扫描测试装置。通常，测试接口如测试访问端口(TAP)通过用于控制测试接口的各种状态的TAP控制器接收控制信号。此外，集成了各种子装置的电子装置还可包括一些其自身的待测试逻辑，如时钟同步逻辑。这造成测试和/或调试这种装置的复杂性，因为通过该电子装置外围的输入/输出接触点直接访问那些测试接口中的每一个测试接口从接触点资源和成本的观点来看是不可行的。此外，所述各种测试接口必须这样设置，使得其中每个子装置可以独立以及成组加以测试/调试，最大限度是以整个电子装置作为一个被测装置来进行测试
ITC 2000论文公开了一种采用边界扫描体系结构的具有多个嵌入式处理器的电子装置。可通过使这些嵌入式处理器的TAP串联而实现对TAP的访问，其中，下一TAP的测试数据输入接触点连接到前一TAP的测试数据输出接触点，从而形成嵌入式处理器TAP链。此外，系统级主TAP的指令寄存器也包括在该链中，而系统级TAP的数据寄存器和旁路寄存器与该链中的测试接口的对应的寄存器并行配置，因而在访问机制的数据和旁路部分中形成一种层次结构。
已知配置的缺点在于，分层访问机制阻碍同时使用主测试接口的数据寄存器和嵌入式处理器的TAP的数据寄存器。尤其是在调试嵌入式处理器时，其与周围系统级逻辑的交互对在调试期间取得大的故障覆盖率会很重要。这在已知的配置中很困难，因为在调试嵌入式处理器时，不能向受主TAP控制的系统级逻辑馈送调试数据。
本发明的目的主要是提供一种在开头段中描述的电子装置，该电子装置具有增加的调试功能。
现在，本发明的目的是这样实现的：测试接口链中最末的测试接口的测试数据输出接触点与旁路多路复用器的第二输入相连；以及附加测试数据输出接触点还连接到测试接口链中的第一测试接口的测试数据输入接触点。
将附加测试接口完整地添加到测试接口链中尤其有利，因为可以将数据同时提供给子装置测试接口和附加测试接口。例如，在调试子装置的同时，还通过附加测试接口或另一测试接口将调试数据提供给不属于子装置的周围逻辑，从而在调试期间得到改善的故障覆盖率。显然，在其它功能测试期间可获得其它类似的优点。
有利的是，附加测试接口包括与附加测试接口的指令寄存器相连的、用于控制旁路多路复用器的旁路控制器。
通常，与边界扫描兼容的测试接口的指令寄存器的内容指定要激活测试接口的哪一个寄存器，例如旁路、数据、边界扫描或可选的标识寄存器。通过监测指令寄存器的内容，旁路控制器可以在指令寄存器中存在适当的指令，如边界扫描测试或旁路指令时迫使旁路多路复用器切换到旁路状态。此外，它有助于检测附加、专用的其它测试接口指令，如调试用旁路指令(在此指令下，可以使附加测试接口旁路而无须选择旁路多路复用器的旁路状态)。这样，可以容易地将测试接口链中的其它测试接口选为待测装置或待调试装置
另一有利特征的是，附加测试接口包括与旁路控制器相连的、用于存储测试接口组中各测试接口的指令信息的寄存器。
当测试或调试软件不利于使用专用测试或调试指令时，包含用于存储测试接口组中各测试接口的指令信息如指令操作码的寄存器是有用的。这在附加测试接口被BYPASS(旁路)指令旁路以利于测试或调试测试接口组中的测试接口时，可防止错误地将旁路多路复用器切换到旁路状态，因为附加寄存器中的旁路控制器也将检测到迫使测试接口进入期望模式的指令。
有利的特征还有，该寄存器还与旁路多路复用器的第三输入相连。
将该寄存器连接到旁路寄存器使得可通过电子装置的测试数据输入和测试数据输出对该寄存器进行测试，这提高了该装置的测试覆盖率。
在本发明的实施例中，所述电子装置还包括测试模式控制单元，用于控制测试接口链中测试接口的测试模式，该测试模式控制单元包括：与附加测试接口的指令寄存器相连的位模式译码器；以及具有与附加测试接口的测试模式选择接触点相连的第一输入、与位模式译码器相连的第二输入以及与测试接口链相连的输出的逻辑电路。如果指示利用指定的位模式对受附加测试接口控制的电子装置的组成部分进行测试或调试的指令存在于指令寄存器中，则位模式译码器将检测到该模式并向逻辑电路如“与”门转发信号。测试接口链中的所有测试接口均通过它们各自的TMS接触点与该逻辑电路的输出相连，因此，可以使整个链断开，从而提供这样一种测试或调试模式，其中，可以单独测试或调试在附加测试接口控制下的电子装置的组成部分。
在本发明的另一实施例中，所述电子装置包括：为多个测试接口中的测试接口提供各自的测试模式选择信号的测试模式控制单元；一组多路复用器，此多路复用器组中的每个多路复用器包括第一输入、第二输入和输出，此多路复用器组形成多路复用器链，因为：多路复用器链中的后继多路复用器的第一输入与测试接口链中的前驱测试接口的测试数据输出接触点相连，多路复用器链中的前驱多路复用器的输出与后继多路复用器的第二输入和测试接口链中的前驱测试接口的测试数据输入接触点相连；多路复用器链中的第一多路复用器的第一输入与附加数据输出接触点相连；多路复用器链中的第一多路复用器的第二输入与测试数据输入相连；以及多路复用器链中最末的多路复用器的输出与旁路多路复用器的第一输入相连，其中，附加测试数据输出接触点通过多路复用器链与旁路多路复用器的第一输入相连。
如上所述，在测试接口链中插入附加多路复用器链为测试接口链中各测试接口提供了从测试数据输入接触点到测试数据输出接触点的通路，包括附加测试接口的旁路通路。因此，甚至可以将附加测试接口断开，这提供了创建一种测试或调试状态的可能性，在这种测试或调试状态下，只选择测试接口链中的一个或多个测试接口。
本发明的另一实施例的有利特征是：附加测试接口包括用于为多路复用器链中的多路复用器提供单独的控制信号以及为旁路多路复用器提供控制信号的数据寄存器；测试模式控制单元包括与数据寄存器相连的位模式译码器；以及具有与附加测试接口的测试模式选择接触点相连的第一输入、与位模式译码器相连的第二输入和多个输出的逻辑电路，其中，多个输出中的输出用于为多个测试接口中的测试接口提供单独的测试模式选择信号。
在此配置中，多个测试接口和伴随的旁路多路复用器是通过使适当的位模式移位到附加测试接口的数据寄存器中而得以控制的。因此，测试配置可以在测试过程中重新进行配置，这提供了一种非常灵活的测试结构，其中，可以包括范围从一个到所有多个测试接口的任意数量的测试接口。
本发明的另一实施例的另一有利特征在于：所述电子电路还包括附加接触点，用于为测试模式控制单元提供测试接口选择信号，测试模式控制单元用于为多路复用器链中的多路复用器提供单独的控制信号；以及为旁路多路复用器提供控制信号。
为所述电子装置扩充专用接触点，以便为测试接口提供专用的测试模式选择信号，这提供了一种配置，在这种配置下，可以从所述电子装置外部通过例如外置的测试机，容易地将目标测试接口断开且将伴随的多路复用器切换到旁路状态。
注意到，US5673276公开了一种多芯片模块(MCM)，这种多芯片模块具有n个半导体芯片，n是整数，且每个芯片具有扩充了旁路电路的边界扫描体系结构，如该专利文献中第24-27行第5栏、第35-38行第5栏以及第1-6行第10栏、权利要求1中所述。
这种旁路电路的多路复用器38由外部产生的信号BCE来控制，这允许将该MCM作为一个器件或者作为多芯片结构来测试(其中，n个芯片中的每个芯片在边界扫描测试期间均有效)。如第17-25行第2栏所述，US5673276的发明目的是创建一种配置，这种配置作为宏装置是边界扫描兼容的。要强调的是，该配置与本发明有实质上的不同，因为外部控制信号用于控制n个半导体芯片的TAP的每个旁路多路复用器，这与本发明的旁路控制装置或附加测试接口控制附加多路复用器相反，其中，可以为测试或调试目的从测试接口链中选择部分测试接口，这是US5673276中不能利用的一个选项，因为采用全局旁路信号导致在测试配置中旁路n-1个TAP或者包括所有n个TAP。由此表明，相比于US5673276，本发明表现出并非显而易见但却具备优势的不同特征。
现在，参照附图通过非限制性的实例更详细地描述根据本发明的电子装置，附图中：
图1显示了根据本发明的电子装置的一个实施例；
图2显示了根据本发明的电子装置的另一实施例；
图3显示了根据本发明的电子装置的又一实施例；
图4显示了根据本发明的电子装置的另一实施例。
在图1中，电子装置100包括若干子装置120a和120b。显然，此配置可以加以扩展而不脱离本发明的范围。电子装置100可以是例如承载若干IP核的集成电路、承载若干集成电路(IC)的集成电路板或承载若干半导体芯片的多芯片模块等。各子装置120a、120b扩充了各自的测试接口140a、140b，例如测试访问端口(TAP)，而电子装置100扩充了与IEEE 1149.1标准如边界扫描(BS)兼容的附加测试接口160。附加测试接口160通常具有与电子装置100的测试数据输入110相连的测试数据输入(TDI)接触点161、测试数据输出(TDO)接触点162、测试模式选择(TMS)接触点163、测试时钟(TCK)接触点164和测试复位(TRST)接触点165。此外，附加测试接口160具有与电子装置100的若干I/O接触点相连的指令寄存器170、数据寄存器172、旁路寄存器174和边界扫描寄存器176。寄存器170、172、174和176通过多路复用器178与TDO接触点162相连，多路复用器178受未示出的与指令寄存器170相连的译码逻辑控制。可选地，未显示的标识寄存器也是存在的。
通常，测试接口140a和140b具有类似于附加测试接口160的部件，如各自的TDI接触点141a和141b、各自的TDO接触点142a和142b、各自的TMS接触点143a和143b、各自的TCK接触点144a和144b、各自的TRST接触点145a和145b以及各自的指令寄存器150a和150b、各自的数据寄存器152a和152b还有各自的旁路寄存器154a和154b。要强调的是，在本发明的实施例中，测试接口140a、140b和160的TMS、TCK和TRST接触点与适当的信号引线相连，在各图中未显示这些引线只是为了简洁起见。寄存器150a、152a和154a通过多路复用器158a与TDO接触点142a相连，多路复用器158a受未显示的与指令寄存器150a相连的译码逻辑的控制，以及寄存器150b、152b和154b通过多路复用器158b与TDO接触点142b相连，多路复用器158b受未显示的与指令寄存器150b相连的译码逻辑的控制。在图1所示的实施例中，测试接口140a和140b缺少BS寄存器，因为这种寄存器对于预计的调试目的而言不是绝对必要的。但是，测试接口140a和140b中最好具有BS寄存器，因为它将使测试接口140a和140b与BS标准兼容。
测试接口140a和140b形成测试接口140链，其中，前驱测试接口140a的TDO接触点142a与后继测试接口140b的TDI接触点141b相连。对本专业的技术人员而言，测试接口140链显然可以容易地加以扩充，以便包括更多的测试接口。
附加测试接口160通过使其TDO接触点162与测试接口140链中的第一测试接口140a的TDI接触点141a相连而添加到测试接口140链中。此外，TDO接触点162还与旁路多路复用器102的第一输入103相连，旁路多路复用器102的输出106与电子装置100的测试数据输出112相连。旁路多路复用器102还具有与测试接口140链中最末的测试接口140b的TDO接触点142b相连的第二输入104。旁路多路复用器102由与指令寄存器170相连的旁路控制器168控制。旁路控制器168可以是未显示的、与指令寄存器170相连的译码逻辑的组成部分。要求此配置是BS兼容的；电子装置100可以作为单个装置加以测试，在此情况下，通过将TDO接触点162直接连接到旁路多路复用器102的第一输入103而旁路测试接口140链；电子装置还可以通过将测试接口140链包含在TDO接触点162和旁路多路复用器102之间而作为多个子装置120a和120b加以测试。通常，测试接口140链在指令寄存器170包含某些指令如边界扫描测试指令或旁路指令时被旁路。
此外，子装置120a和120b可以单独或作为一个整体如若干子装置构成的子集来加以测试或调试。为此，除了分别与子装置120a和120b相关的测试接口140a和140b的适当的指令，专用的测试用旁路或调试用旁路指令必须移位到指令寄存器170中，以选择旁路寄存器174而不旁路测试接口140链。这是重要的，因为，使测试接口140链旁路会妨碍在测试数据输出112上观测到期望的测试或调试结果。
在备选配置方案中，附加测试接口160还具有与旁路译码器168相连的寄存器180，用于存储测试接口(如测试接口140a和140b)链中各测试接口的指令信息。当指令数据移位到测试接口140链中时，还将其拷贝到寄存器180中。这就不需要专用的测试用旁路或调试用旁路指令，因为现在指令寄存器170中的旁路指令不会自动导致测试接口140链的旁路。仅当如寄存器180的内容所示，没有选择测试接口140链中的任一测试接口140a和140b用于测试或调试时，才会将旁路多路复用器102设置为使测试接口140链旁路。寄存器180最好连接到旁路多路复用器102的第三输入105。这使得可从外通过数据输入110和测试数据输出112测试寄存器180。
现在同时参照图1及其详细说明来说明其余图。对应的参考标号除非另外说明，否则具有类似的含义。要强调的是，子装置120a和120b仍然存在，只是为简洁起见已在下图中将其省略。
在图2中，测试模式控制单元190集成在附加测试接口160中。为简洁起见，已从附加测试接口160中将寄存器172、174和176省略；但它们仍然在根据本发明的电子装置的这一特定实施例中存在。这里，测试模式控制单元具有逻辑电路192，如一个“与”门，它具有与测试接口140链中的各测试接口140a和140b的各TMS接触点143a和143b相连的输出。“与”门192通过其第一输入与附加测试接口的TMS接触点163相连。此外，测试模式控制单元具有连在指令寄存器172和“与”门192的第二输入之间的位模式译码器194。位模式译码器194用于对指令寄存器170中的指令操作码的部分位模式进行译码。要强调的是，当译码的位模式由一个比特构成时，位模式译码器可以简单如反相器或只是将寄存器170的对应的数据存储单元与“与”门192的第二输入相连的连线。如果通过附加测试接口160的TMS接触点163为其提供了TMS信号，则测试接口140链中的测试接口140a和140b可以包括在测试配置中或从测试配置中排除掉，例如通过将指令寄存器170中适当的位模式馈送给测试模式控制单元190而使其切换到功能模式。从测试配置中排除测试接口140a和140b防止仍然可以将JTAG指令装入对应测试接口的指令寄存器且随后执行(这可能影响电子装置100的操作)。因此，这就具有如下优点：被测试或调试的子装置不会在被动模式如旁路或测试模式下受其它子装置的干扰，这有助于改善电子装置100的可测性和调试功能。所以，电子装置100可以作为宏装置加以测试或调试，例如测试接口140a、140b和160均在测试模式下，或者通过使用具有专用位模式的指令迫使测试接口140a和140b在它们的功能模式下而从测试或调试配置中排除所有子装置120a；120b。此外，很清楚，对本专业的技术人员而言，可以用等效逻辑门或其组合容易地替换“与”门192而不背离本发明范围。
反向参照图2及其详细说明来对图3进行说明。规定仅为简洁起见，相对于图2从图3中省略了测试接口140a的寄存器142a、144a和146a、测试接口140b的寄存器142b、144b和146b以及TCK接触点144a和144b和TRST接触点145a和145b。同样地，指令寄存器170已由数据寄存器172替换的事实并不意味着附加测试接口160中不存在指令寄存器170。在本发明的此特定实施例中，位模式译码器194与数据寄存器172和逻辑电路192相连。此外，测试接口140链以如下方式与多路复用器220链间插。测试接口140链中的前驱测试接口140a的TDI接触点141a与多路复用器220链中的前驱多路复用器220a的输出226a相连。测试接口140链中的前驱测试接口140a的TDO接触点142a与多路复用器220链中的后继多路复用器220b的第一输入222b相连。此外，前驱多路复用器220a的输出还与后继多路复用器220b的第二输入224b相连，从而形成围绕前驱测试接口140a的旁路通路。多路复用器220链中的第一多路复用器220a的第一输入222a与TDI接触点162相连，而多路复用器220链中的第一多路复用器220a的第二输入224a与测试数据输入110相连，从而亦为附加测试接口160提供了一条旁路通路。最后，多路复用器220链中最末的多路复用器220b的输出226b与旁路多路复用器102的第一输入103相连。现在，TDO接触点162通过多路复用器220链与旁路多路复用器102的第一输入103相连。再次强调，测试接口140链和伴随的多路复用器220链可以容易地加以扩充而又不背离本发明范围。此外，明确规定，测试接口140链可包括不可旁路的测试接口，例如在多路复用器220链中不具有伴随的多路复用器的测试接口。因此，这种测试接口不能从选定的测试配置中排除。
多路复用器220链中的每个多路复用器以及旁路多路复用器102通过数据寄存器172的内容来控制。因此，可以从图3所示的实施例中省略旁路译码单元168。换言之，数据寄存器172设置用于为多路复用器220链中的各多路复用器220a和220b提供单独的控制信号以及为旁路多路复用器102提供控制信号。此外，位模式译码器194用于为逻辑电路192提供多个用于从目标测试配置中选择或去选择测试接口140a、140b和160的信号。逻辑电路192可包括多个“与”门，其中每个“与”门具有与TMS接触点163相连的第一输入、用于接收位模式译码器194的多个信号之一的第二输入和与目标测试接口相连的输出。测试模式选择单元190和测试接口140链中的测试接口之间的连接最后通过数据通信总线来实现。对本专业的技术人员而言，显然在不背离本发明范围的前提下就可容易地得到逻辑电路192的其它实施例。此外，位模式译码器194可以简单如线集合、反相器集合或它们的组合。
此配置结构允许进行非常灵活的测试或调试设置；通过在数据寄存器172中插入适当的数据模式，就可以通过多路复用器220链包括旁路多路复用器102以及通过测试模式选择单元190，分别使各测试接口140a、140b和160从存在的多个测试接口中旁路并切换到功能模式或包括在测试或调试设置中。这种设置还可以在运行时加以改动；通过将新的位模式移入数据寄存器172中，测试接口140链和多路复用器220链相应地重新配置自己。规定如果附加测试接口160切换到功能模式，如测试空闲模式，则电子装置100的工作方式只能通过在TRST接触点165上为附加测试接口160提供测试复位信号而改变。
在图4中，显示了一种用于为测试或调试目的而选择电子装置100的各部分的配置。反向参照图3及其详细说明来说明图4。此外，约定为仅为简洁起见从附加测试接口160中省略数据寄存器172；它不一定表示附加测试接口160中不存在数据寄存器172。
电子装置100扩增测试模式选择单元190，以便通过测试接口140链中的各测试接口140a和140b和附加测试接口160的各自的TMS接触点143a、143b和163，为其分别提供专用TMS信号。此外，例如多路复用器220链中的多路复用器220a、220b以及旁路多路复用器102还响应测试模式选择单元190。换言之，测试模式控制单元190设置用于为多路复用器220链中的多路复用器提供单独的控制信号以及为旁路多路复用器102提供控制信号。专用TMS信号通过电子装置100的TMS接触点馈送到测试模式控制单元190。此外，通过电子装置100的专用接触点为测试模式控制单元190提供测试接口特定的测试选择信号。例如，可以通过接触点114为测试模式控制单元190提供适当的测试接口选择信号而选择或去选择附加测试接口160。可以通过接触点116为测试模式控制单元190提供适当的测试接口选择信号而选择或去选择测试接口140a，而测试接口140b的专用测试接口选择信号则通过接触点118来接收，如此类推。因此，不通过BS测试端口如测试数据输入110来控制的测试接口可以继续在测试逻辑复位状态，如它们的功能模式下运行，而用于旁路这些测试接口的多路复用器将在测试模式控制单元190的控制下切换到旁路状态。用于将测试接口置于其测试逻辑复位状态下的测试接口选择信号最好还用于将对应的旁路多路复用器切换到旁路状态。要强调的是；IEEE 1149.1标准允许增加接触点114和116，这使得图2所示的配置与BS标准兼容。
应注意，上述实施例用于说明而非限制本发明，本专业的技术人员可以在不脱离本发明所附权利要求书范围的前提下设计出许多备选实施例。在权利要求书中，置于括号之间的任何参考符号不应视为对权利要求进行限制。单词“包括”不排除权利要求中存在不同于所列举的单元或步骤。单元之前的单词“一个”不排除存在多个这样的单元。本发明可以通过包括若干不同单元的硬件和通过适当编程的计算机来实现。在枚举若干部件的装置权利要求中，这些部件中的若干部件可以通过同一项硬件来实现。互不相同的从属权利要求中列举一定措施这一事实并不表示不可以利用这些措施的组合。

Claims (9)

1.一种电子装置(100)，它包括：
多个子装置(120a，120b)；
具有第一输入(103)、第二输入(104)和输出(106)的旁路多路复用器(102)；
测试数据输入(110)；
与所述旁路多路复用器(102)的所述输出(106)相连的测试数据输出(112)；
多个测试接口(140a，140b，160)，包括：
一组测试接口(140a，140b)，所述测试接口(140a，140b)组中的各测试接口(140a；140b)与所述多个子装置(120a，120b)中的一个子装置(120a；120b)相连，所述测试接口(140a，140b)组形成测试接口(140)链，因为：所述测试接口(140)链中的前驱测试接口(140a)的测试数据输出接触点(142a)与所述测试接口(140)链中的后继测试接口(140b)的测试数据输入接触点(141b)相连；以及
与边界扫描兼容的附加测试接口(160)，用于控制所述旁路多路复用器(102)，所述附加测试接口(160)具有：
与所述测试数据输入(110)相连的附加测试数据输入接触点(161)；以及
与所述旁路多路复用器(102)的所述第一输入(103)相连的附加测试数据输出接触点(162)；
所述电子装置的特征在于：
所述测试接口(140)链中最末的测试接口(140b)的测试数据输出接触点(142b)与所述旁路多路复用器(102)的
所述第二输入(104)相连；以及
所述附加测试数据输出接触点(162)还与所述测试接口(140)链中第一测试接口(140a)的测试数据输入接触点(141a)相连。
2.如权利要求1所述的电子装置(100)，其特征在于，所述附加测试接口(160)包括旁路控制器(168)，所述旁路控制器(168)与所述附加测试接口(160)的指令寄存器(170)相连，用于控制所述旁路多路复用器(102)。
3.如权利要求2所述的电子装置(100)，其特征在于，所述附加测试接口(160)包括与所述旁路控制器(168)相连的寄存器(180)，用于存储所述测试接口(140a，140b)组中各测试接口(140a；140b)的指令信息。
4.如权利要求3所述的电子装置(100)，其特征在于，所述寄存器(180)还连接到所述旁路多路复用器(102)的第三输入(105)。
5.如权利要求1所述的电子装置(100)，其特征在于，它还包括测试模式控制单元(190)，用于控制所述测试接口(140)链中测试接口(140a；140b)的测试模式，所述测试模式控制单元(190)包括：
与所述附加测试接口(160)的指令寄存器(170)相连的位模式译码器(194)；以及
逻辑电路(192)，此逻辑电路具有：
与所述附加测试接口(160)的测试模式选择接触点(163)相连的第一输入；
与所述位模式译码器(194)相连的第二输入；以及
与所述测试接口(140)链相连的输出。
6.如权利要求5所述的电子装置(100)，其特征在于，所述逻辑电路(192)包括“与”门。
7.如权利要求1所述的电子装置(100)，其特征在于包括：
测试模式控制单元(190)，用于为所述多个测试接口(140a，140b，160)的测试接口(140a，140b，160)提供单独的测试模式选择信号；
一组多路复用器(220a，220b)，所述多路复用器(220a，220b)组中的各多路复用器(220a；220b)包括第一输入(222a；222b)、第二输入(224a；224b)和输出(226a；226b)；所述多路复用器(220a，220b)组形成多路复用器(220)链，因为：
所述多路复用器(220)链中的后继多路复用器(220b)的所述第一输入(222b)与所述测试接口(140)链中的所述前驱测试接口(140a)的所述测试数据输出接触点(142a)相连；
所述多路复用器(220)链中的前驱多路复用器(220a)的所述输出(226a)与后继多路复用器(220b)的所述第二输入(224b)以及所述测试接口(140)链中的所述前驱测试接口(140a)的测试数据输入接触点(141a)相连：
所述多路复用器(220)链中的所述第一多路复用器(220a)的所述第一输入(222a)与所述附加数据输出接触点(162)相连；
所述多路复用器(220)链中的所述第一多路复用器(220a)的所述第二输入(224a)与所述测试数据输入(110)相连；以及
所述多路复用器(220)链中所述最末的多路复用器(220b)的所述输出(226b)与所述旁路多路复用器(102)的所述第一输入(103)相连，其中，所述附加测试数据输出接触点(162)通过所述多路复用器(120)链与所述旁路多路复用器(102)的所述第一输入(103)相连。
8.如权利要求7所述的电子装置(100)，其特征在于，所述附加测试接口包括(160)：
数据寄存器(172)，用于为所述多路复用器(220)链的多路复用器(220a；220b)提供单独的控制信号以及用于为所述旁路多路复用器(102)提供控制信号；以及
所述测试模式控制单元(190)包括：
与所述数据寄存器(172)相连的位模式译码器(194)；以及
逻辑电路(192)，它具有：
与所述附加测试接口(160)的所述测试模式选择接触点(163)相连的第一输入；
与所述位模式译码器(194)相连的第二输入；以及
多个输出，其中，所述多个输出中的输出用于为所述多个测试接口(140a，140b，160)的测试接口(140a，140b，160)提供单独的测试模式选择信号。
9.如权利要求7所述的电子装置(100)，其特征在于还包括：
附加接触点(114，116，118)，用于为所述测试模式控制单元(190)提供测试接口选择信号，所述测试模式控制单元(190)用于：
为所述多路复用器(220)链的多路复用器(220a；220b)提供单独的控制信号；以及
为所述旁路多路复用器(102)提供控制信号。
CNB028182812A 2001-09-20 2002-09-04 电子装置 Expired - Fee Related CN100342241C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01203565.5 2001-09-20
EP01203565 2001-09-20

Publications (2)

Publication Number Publication Date
CN1555491A true CN1555491A (zh) 2004-12-15
CN100342241C CN100342241C (zh) 2007-10-10

Family

ID=8180950

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028182812A Expired - Fee Related CN100342241C (zh) 2001-09-20 2002-09-04 电子装置

Country Status (9)

Country Link
US (1) US6988230B2 (zh)
EP (1) EP1430319B1 (zh)
JP (1) JP4249019B2 (zh)
KR (1) KR100896538B1 (zh)
CN (1) CN100342241C (zh)
AT (1) ATE355534T1 (zh)
DE (1) DE60218498T2 (zh)
TW (1) TWI232951B (zh)
WO (1) WO2003025595A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101169467B (zh) * 2006-10-26 2011-06-15 国际商业机器公司 用于控制访问部分扫描链和/或从其退出的方法和装置
CN101292171B (zh) * 2005-10-24 2012-04-18 Nxp股份有限公司 Ic测试方法和设备
CN105518475A (zh) * 2013-10-03 2016-04-20 意法半导体(R&D)有限公司 柔性接口
CN112098818A (zh) * 2020-11-02 2020-12-18 创意电子(南京)有限公司 一种基于标准边界扫描电路的sip器件测试系统

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7222315B2 (en) 2000-11-28 2007-05-22 Synplicity, Inc. Hardware-based HDL code coverage and design analysis
US7827510B1 (en) 2002-06-07 2010-11-02 Synopsys, Inc. Enhanced hardware debugging with embedded FPGAS in a hardware description language
CN100347560C (zh) * 2002-08-14 2007-11-07 皇家飞利浦电子股份有限公司 模块、电子设备和评估工具
US7010722B2 (en) * 2002-09-27 2006-03-07 Texas Instruments Incorporated Embedded symmetric multiprocessor system debug
US7478302B2 (en) * 2003-05-28 2009-01-13 Nxp B.V. Signal integrity self-test architecture
US7246282B2 (en) * 2003-06-25 2007-07-17 Hewlett-Packard Development Company, L.P. Bypassing a device in a scan chain
EP1706752B1 (en) * 2004-01-13 2008-05-07 Nxp B.V. Jtag test architecture for multi-chip pack
DE602005010215D1 (de) 2004-02-19 2008-11-20 Nxp Bv Elektronische stream-verarbeitungsschaltung mit testzugang
US20050232580A1 (en) * 2004-03-11 2005-10-20 Interdigital Technology Corporation Control of device operation within an area
US20060137018A1 (en) * 2004-11-29 2006-06-22 Interdigital Technology Corporation Method and apparatus to provide secured surveillance data to authorized entities
US20060159440A1 (en) * 2004-11-29 2006-07-20 Interdigital Technology Corporation Method and apparatus for disrupting an autofocusing mechanism
TWI285742B (en) * 2004-12-06 2007-08-21 Interdigital Tech Corp Method and apparatus for detecting portable electronic device functionality
US20060227640A1 (en) * 2004-12-06 2006-10-12 Interdigital Technology Corporation Sensing device with activation and sensing alert functions
US7574220B2 (en) * 2004-12-06 2009-08-11 Interdigital Technology Corporation Method and apparatus for alerting a target that it is subject to sensing and restricting access to sensed content associated with the target
CN101124547A (zh) * 2004-12-20 2008-02-13 皇家飞利浦电子股份有限公司 可测试的多处理器系统和用于测试处理器系统的方法
JP4388903B2 (ja) 2005-02-09 2009-12-24 富士通マイクロエレクトロニクス株式会社 Ｊｔａｇ試験方式
TW200708750A (en) 2005-07-22 2007-03-01 Koninkl Philips Electronics Nv Testable integrated circuit, system in package and test instruction set
DE602006015084D1 (de) * 2005-11-02 2010-08-05 Nxp Bv Ic-testverfahren und vorrichtungen
EP1791133A1 (en) * 2005-11-29 2007-05-30 STMicroelectronics Pvt. Ltd. A method of sharing testing components for multiple embedded memories and the memory system incorporating the same
US7579689B2 (en) * 2006-01-31 2009-08-25 Mediatek Inc. Integrated circuit package, and a method for producing an integrated circuit package having two dies with input and output terminals of integrated circuits of the dies directly addressable for testing of the package
KR20090006828A (ko) * 2006-03-16 2009-01-15 파나소닉 주식회사 단말 장치
US7546498B1 (en) * 2006-06-02 2009-06-09 Lattice Semiconductor Corporation Programmable logic devices with custom identification systems and methods
KR100829402B1 (ko) * 2006-11-01 2008-05-15 주식회사 유니테스트 순차적 반도체 테스트 장치
US7657854B2 (en) * 2006-11-24 2010-02-02 Freescale Semiconductor, Inc. Method and system for designing test circuit in a system on chip
US8108744B2 (en) * 2006-11-28 2012-01-31 Stmicroelectronics Pvt. Ltd. Locally synchronous shared BIST architecture for testing embedded memories with asynchronous interfaces
JP2008310792A (ja) * 2007-05-11 2008-12-25 Nec Electronics Corp テスト回路
US7937631B2 (en) * 2007-08-28 2011-05-03 Qimonda Ag Method for self-test and self-repair in a multi-chip package environment
US7904770B2 (en) * 2008-09-09 2011-03-08 Qualcomm Incorporated Testing circuit split between tiers of through silicon stacking chips
EP2372379B1 (en) * 2010-03-26 2013-01-23 Imec Test access architecture for TSV-based 3D stacked ICS
KR101035399B1 (ko) * 2010-10-19 2011-05-20 (주)청석엔지니어링 폐타이어 고분자가 함유된 자착식 부틸합성고무 시트 방수제 및 이를 이용한 방수공법
KR101010358B1 (ko) * 2010-10-19 2011-01-25 (주)청석엔지니어링 종횡 방향 부직포가 부착된 부틸합성고무 시트 방수제 및 이를 이용한 방수공법
TW201221981A (en) * 2010-11-24 2012-06-01 Inventec Corp Multi-chip testing system and testing method thereof
US20130086441A1 (en) * 2011-09-30 2013-04-04 Qualcomm Incorporated Dynamically self-reconfigurable daisy-chain of tap controllers
DE102012210408A1 (de) * 2012-06-20 2013-12-24 Robert Bosch Gmbh Verfahren zum Ansteuern einer Zustandsmaschine
US9026872B2 (en) * 2012-08-16 2015-05-05 Xilinx, Inc. Flexible sized die for use in multi-die integrated circuit
US9063734B2 (en) 2012-09-07 2015-06-23 Atmel Corporation Microcontroller input/output connector state retention in low-power modes
US9250690B2 (en) * 2012-09-10 2016-02-02 Atmel Corporation Low-power modes of microcontroller operation with access to configurable input/output connectors
US9547034B2 (en) 2013-07-03 2017-01-17 Xilinx, Inc. Monolithic integrated circuit die having modular die regions stitched together
DE112014006751T5 (de) * 2014-06-19 2017-03-23 X-Fab Semiconductor Foundries Ag Schlankes serielles Interface für ein Wrapper-Boundary-Register (vorrichtung und Verfahren)
US9557383B2 (en) 2014-12-12 2017-01-31 International Business Machines Corporation Partitioned scan chain diagnostics using multiple bypass structures and injection points
US9429621B2 (en) 2015-01-27 2016-08-30 International Business Machines Corporation Implementing enhanced scan chain diagnostics via bypass multiplexing structure
US9964597B2 (en) * 2016-09-01 2018-05-08 Texas Instruments Incorporated Self test for safety logic
KR101890030B1 (ko) * 2016-09-02 2018-08-20 주식회사 아이닉스 체인 형태로 연결된 디바이스 및 그 설정 방법
CN110825439B (zh) * 2018-08-10 2021-03-09 北京百度网讯科技有限公司 信息处理方法和处理器
US11249134B1 (en) * 2020-10-06 2022-02-15 Qualcomm Incorporated Power-collapsible boundary scan

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW253031B (zh) 1993-12-27 1995-08-01 At & T Corp
US5615217A (en) * 1994-12-01 1997-03-25 International Business Machines Corporation Boundary-scan bypass circuit for integrated circuit electronic component and circuit boards incorporating such circuits and components
DE69734379T2 (de) * 1996-08-30 2006-07-06 Texas Instruments Inc., Dallas Vorrichtung zur Prüfung von integrierten Schaltungen
JPH1183956A (ja) * 1997-06-30 1999-03-26 Texas Instr Inc <Ti> 集積回路
US6032279A (en) * 1997-11-07 2000-02-29 Atmel Corporation Boundary scan system with address dependent instructions
KR19990047438A (ko) * 1997-12-04 1999-07-05 윤종용 핀 공유를 이용한 바이패스 회로를 구비하는 반도체 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101292171B (zh) * 2005-10-24 2012-04-18 Nxp股份有限公司 Ic测试方法和设备
CN101169467B (zh) * 2006-10-26 2011-06-15 国际商业机器公司 用于控制访问部分扫描链和/或从其退出的方法和装置
CN105518475A (zh) * 2013-10-03 2016-04-20 意法半导体(R&D)有限公司 柔性接口
CN105518475B (zh) * 2013-10-03 2019-09-10 意法半导体(R&D)有限公司 柔性接口
CN112098818A (zh) * 2020-11-02 2020-12-18 创意电子(南京)有限公司 一种基于标准边界扫描电路的sip器件测试系统

Also Published As

Publication number Publication date
JP2005503563A (ja) 2005-02-03
DE60218498D1 (de) 2007-04-12
DE60218498T2 (de) 2007-11-08
EP1430319B1 (en) 2007-02-28
CN100342241C (zh) 2007-10-10
ATE355534T1 (de) 2006-03-15
EP1430319A2 (en) 2004-06-23
US6988230B2 (en) 2006-01-17
KR20040035848A (ko) 2004-04-29
TWI232951B (en) 2005-05-21
US20030079166A1 (en) 2003-04-24
WO2003025595A3 (en) 2003-08-28
JP4249019B2 (ja) 2009-04-02
WO2003025595A2 (en) 2003-03-27
KR100896538B1 (ko) 2009-05-07

Similar Documents

Publication Publication Date Title
CN100342241C (zh) 电子装置
EP0930570B1 (en) Interconnect testing through utilization of board topology data
US8977918B2 (en) IC with connections between linking module and test access ports
US7702980B2 (en) Scan-load-based dynamic scan configuration
US7581151B2 (en) Method and apparatus for affecting a portion of an integrated circuit
CN1910465A (zh) 具有多个时钟域的电路的测试
US7523370B1 (en) Channel masking during integrated circuit testing
CN1471640A (zh) 用于测试可测试电子装置的方法
CN1908690A (zh) 边界扫描系统及方法
CN1243307C (zh) 通过jtag对单板进行测试的方法以及设备
US20030126533A1 (en) Testing of circuit modules embedded in an integrated circuit
US7447962B2 (en) JTAG interface using existing I/O bus
US6862705B1 (en) System and method for testing high pin count electronic devices using a test board with test channels
CN117517932B (zh) 一种芯粒间tsv测试电路及测试方法
CN1254690C (zh) 输入/输出连续性测试模式电路
CN1230885C (zh) 一种边界扫描芯片容错测试方法及系统
CN1253794C (zh) 一种非边界扫描器件逻辑簇故障测试方法
CN100347560C (zh) 模块、电子设备和评估工具
EP0543506B1 (en) Enhanced boundary-scan interconnect test diagnosis through utilization of board topology data
CN1317857C (zh) 一种测试交换芯片及相关高速链路的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071010

Termination date: 20130904