CN1908690A - 边界扫描系统及方法 - Google Patents

边界扫描系统及方法 Download PDF

Info

Publication number
CN1908690A
CN1908690A CNA2006101112508A CN200610111250A CN1908690A CN 1908690 A CN1908690 A CN 1908690A CN A2006101112508 A CNA2006101112508 A CN A2006101112508A CN 200610111250 A CN200610111250 A CN 200610111250A CN 1908690 A CN1908690 A CN 1908690A
Authority
CN
China
Prior art keywords
signal
boundary scan
scanned
input end
sweep
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101112508A
Other languages
English (en)
Other versions
CN100487473C (zh
Inventor
滑思真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CNB2006101112508A priority Critical patent/CN100487473C/zh
Priority to DE602007009119T priority patent/DE602007009119D1/de
Priority to EP07702184A priority patent/EP2053515B8/en
Priority to AT07702184T priority patent/ATE480823T1/de
Priority to PCT/CN2007/000255 priority patent/WO2008022504A1/zh
Publication of CN1908690A publication Critical patent/CN1908690A/zh
Priority to US12/361,967 priority patent/US7757139B2/en
Application granted granted Critical
Publication of CN100487473C publication Critical patent/CN100487473C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Electrotherapy Devices (AREA)
  • Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明公开了一种边界扫描系统及方法，用以解决现有技术中在进行边界扫描时，边界扫描速度缓慢的问题。所述系统包括扫描信号产生装置及边界扫描控制器，所述边界扫描控制器中包括扫描信号驱动模块，用于将串行的边界扫描信号以差分信号形式输出到顺次连接在扫描信号输出端及输入端之间的第一个被扫描器件的扫描信号输入端；所述方法包括：边界扫描控制器对接收到的边界扫描信号进行并/串转换，以差分信号形式将转换后得到的串行的边界扫描信号输出至第一个被扫描器件中，依次对顺次连接的各个被扫描器件进行边界扫描。采用本发明能够大大降低干扰对边界扫描的影响，提高了边界扫描的速度。

Description

边界扫描系统及方法
技术领域
本发明涉及电路扫描技术，尤其涉及一种边界扫描系统及方法。
背景技术
随着印刷电路板与大规模集成电路技术的发展，印刷电路板越来越复杂，元器件的管脚数和管脚密度不断提高，使用万用表或示波器的探针接触测试点变得越来越困难，成本也越来越高。1988年，北美的一些公司成立了JTAG(JointTest Action Group，联合测试行动组)并起草了BST(Boundary Scan Testing，边界扫描测试)规范，该规范在1990年被IEEE(Institute of Electrical andElectronic Engineers，电气和电子工程师协会)批准为1149.1标准。
边界扫描技术通过软件对边界扫描器件的引脚进行完全的控制，设置或读取其状态。图1所示为边界扫描器件的结构示意图，其中，Logic是器件内部原本的逻辑功能模块，器件的每个I/O(Input/Output，输入/输出)引脚对应一个边界扫描单元，每个边界扫描单元介于芯片的外部引脚与内部的逻辑功能模块之间，这些边界扫描单元在器件内部串行连接组成边界扫描链。器件正常工作时，边界扫描功能没有打开，边界扫描单元是“透明”的，通过器件引脚可以正常操作器件内部的逻辑功能模块。当使用TCK(Test Clock Input，测试时钟输入)、TMS(Test Mode Select Input，测试模式选择输入)控制器件内部专用的TAP(Test Access Port，测试存取通道)控制器打开边界扫描功能后，通过边界扫描链可以任意读取或设置边界扫描单元中每一个引脚的状态，这样配合专用的测试软件，就能够完成对器件内部或外部电路的测试。
图2所示为利用边界扫描控制器对多个被测器件进行边界扫描的示意图。边界扫描控制器通过PCI接口、USB接口或者网口等接口与扫描信号产生装置连接，将扫描信号产生装置发出的并行测试数据转换为边界扫描控制器能够识别的串行测试数据，同时产生时钟信号TCK和状态控制信号TMS，TDI、TMS、TCK通过接口单元传送给被测的边界扫描器件，边界扫描控制器通过接口单元接收来自被测边界扫描器件的TDO信号。
被测边界扫描器件通过TDI(Test Data Input，测试数据输入)及TDO(TestData Output，测试数据输出)连接成链状，即第一个器件的TDO接第二个器件的TDI，第二个器件的TDO接第三个器件的TDI，以此类推。边界扫描控制器的测试数据输入第一个器件的TDI，在第一个器件中经过串/并转换，依次通过每个边界扫描单元，最后再经过并/串转换，从TDO进入第二个器件的TDI中进行同样的处理。边界扫描控制器的测试时钟信号(TCK)分别输入每个器件的TCK，并且边界扫描控制器的测试模式信号(TMS)分别输入每个器件的TMS。
边界扫描技术最初是用来进行电路连接测试的，测试的规模一般不大，虽然边界扫描速度不快，但进行一轮扫描测试的时间也并不长，因此可以接受。但最近几年，边界扫描技术因其自身的独特之处，应用范围逐渐扩展到在线加载非易失性器件和在线仿真与诊断领域，分别简述如下：
在线加载非易失性器件是利用边界扫描能够任意控制I/O引脚状态的特点，边界扫描控制器通过控制边界扫描器件的I/O引脚状态对非易失性器件进行在线编程，非易失性器件是指FLASH(闪存)、CPLD(Complex ProgrammableLogic Device，复杂可编程逻辑器件)等。对非易失性器件进行在线编程时，边界扫描器件与FLASH器件互联，在边界扫描控制器输出的边界扫描信号的控制下，完全模拟FLASH编程时序，即可将需要的数据写入FLASH，完成编程，而且还可以回读进行校验。使用这种方式完全不需要器件内部功能参与，只要连接正确，就能完成编程，因而可靠性比较高，但由于测试数据进出完全是串行的，在边界扫描器件的I/O引脚数量很多时，编程速度将非常缓慢。
在线仿真与诊断与上面的在线编程的过程类似，利用边界扫描的特点，对系统中一组信号的状态进行设置或读取，从而完成特定功能的仿真与诊断。同样的，由于串行操作的缘故，设置或读取的速度不会太高。
现有技术中的边界扫描控制器驱动的是TTL(Transistor-Transistor Logic，晶体管-晶体管逻辑电平)信号或CMOS(ComplementaryMetal-Oxide-Semiconductor Transistor，互补型金属氧化物半导体)信号。对多个器件进行边界扫描时，边界扫描信号要连接多个器件，其走线一般都很长且分支很多，TTL信号或CMOS信号为单端传输，其传输电路只需要一根信号线，外部干扰在单端信号线上可以直接叠加，单端传输的信号线也向外辐射更多干扰，在传输距离稍长的情况下，单端信号更容易被干扰，也产生更多干扰；另外单端传输是用公共的地平面来作为信号的回流通道，地平面上各种干扰也会直接影响信号传输。因此采用TTL信号或CMOS信号作为边界扫描信号进行边界扫描时，其信号间串扰大、抗干扰能力差，边界扫描速度缓慢。
发明内容
本发明提供一种边界扫描系统及方法，用以解决现有技术中在进行边界扫描时，边界扫描速度缓慢的问题。
本发明采用以下技术方案：
一种边界扫描系统，包括：
扫描信号产生装置，用于产生并行的单极性边界扫描信号；
边界扫描控制器，用于对扫描信号产生装置产生的并行的单极性边界扫描信号进行并/串转换，利用串行的单极性边界扫描信号对顺次连接在扫描信号输出端及输入端之间的被扫描器件依次进行边界扫描；
所述边界扫描控制器中包括扫描信号驱动模块，用于将串行的单极性边界扫描信号以差分信号形式输出至连接在扫描信号输出端的被扫描器件的扫描信号输入端，以及接收被扫描器件扫描信号输出端返回的差分信号并转换为串行的单极性边界扫描信号。
较佳的，所述被扫描器件的扫描信号输入端设置有差分信号接收模块，用于将接收到的串行的差分信号转换为串行的单极性信号输入器件内部的边界扫描链中；
所述被扫描器件的扫描信号输出端设置有差分信号发送模块，用于将完成边界扫描链扫描的串行的单极性信号以差分信号形式传输至下一个扫描信号输入端。
较佳的，所述被扫描器件的扫描信号输入端设置的差分信号接收模块及扫描信号输出端设置的差分信号发送模块位于被扫描器件内部，或者为所述系统中的独立实体。
较佳的，所述边界扫描控制器在对扫描信号产生装置产生的并行的边界扫描信号进行并/串转换的同时产生时钟信号和状态控制信号。
较佳的，所述边界扫描控制器中进一步包括：
时钟信号驱动模块，用于将时钟信号以差分信号形式分别输出到顺次连接在扫描信号输出端及输入端之间的各个被扫描器件的时钟信号输入端；
状态控制信号驱动模块，用于将状态控制信号以差分信号形式分别输出到顺次连接在扫描信号输出端及输入端之间的各个被扫描器件的状态控制信号输入端；
所述被扫描器件的时钟信号输入端及状态控制信号输入端设置有差分信号接收模块，用于将接收到的差分信号转换为单极性信号输入被扫描器件的内部电路。
较佳的，所述被扫描器件的时钟输入端及状态控制输入端设置的差分信号接收模块位于被扫描器件内部，或者为所述系统中的独立实体。
一种边界扫描方法，包括步骤：
A、扫描信号产生装置产生并行的单极性边界扫描信号，发送给边界扫描控制器；
B、边界扫描控制器对接收到的边界扫描信号进行并/串转换，以差分信号形式将转换后得到的串行的边界扫描信号输出至第一个被扫描器件中，依次对顺次连接在扫描信号输出端及输入端之间的被扫描器件进行边界扫描。
较佳的，所述第一个被扫描器件将接收到的差分信号形式的边界扫描信号转换为单极性的边界扫描信号输入自身内部的边界扫描链中，并将完成自身边界扫描链扫描的边界扫描信号以差分信号形式传输至下一个扫描信号输入端。
较佳的，所述边界扫描控制器在对扫描信号产生装置产生的并行的边界扫描信号进行并/串转换的同时产生时钟信号和状态控制信号。
较佳的，所述边界扫描控制器将产生的时钟信号以差分信号形式分别输出到顺次连接在扫描信号输出端及输入端之间的各个被扫描器件的时钟信号输入端，被扫描器件将接收到的差分信号形式的时钟信号转换为单极性信号。
较佳的，所述边界扫描控制器将产生的状态控制信号以差分信号形式分别输出到顺次连接在扫描信号输出端及输入端之间的各个被扫描器件的状态控制信号输入端，被扫描器件将接收到的差分信号形式的状态控制信号转换为单极性信号。
采用本发明所述技术方案，具有以下有益效果：
本发明技术方案中，边界扫描系统的各个组成部分之间传输的边界扫描信号、时钟信号及状态控制信号均采用差分信号形式传输，由于差分信号是一种抗干扰的高速信号，因此采用本发明能够大大降低干扰对边界扫描的影响，提高了边界扫描的速度，使得对边界扫描器件进行加载、诊断、测试的效率得到提升。
附图说明
图1为边界扫描的工作原理示意图；
图2为利用边界扫描控制器对多个器件进行边界扫描的示意图；
图3为本发明边界扫描系统的一种较佳实施例的结构框图；
图4为本发明边界扫描方法的一种较佳实施例的流程图。
具体实施方式
本发明技术方案中边界扫描控制器内的扫描信号驱动模块驱动的是差分信号，由于差分信号是一种利用一对物理导体传输电压相位相反的信号来实现抗干扰的高速信号，因此与现有技术相比，采用本发明能够大大降低干扰对边界扫描的影响，提高了边界扫描的速度，使得对边界扫描器件进行加载、诊断、测试的效率得到提升。
下面将结合各个附图对本发明技术方案的主要实现原理、具体实施方式及其对应能够达到的有益效果进行详细的阐述。
请参阅图3，该图为本发明边界扫描系统的一种较佳实施例的结构框图，其主要包括扫描信号产生装置30、边界扫描控制器31以及至少一个被扫描器件32，下面对边界扫描系统各个组成部分的主要作用进行详细描述：
扫描信号产生装置30，用于产生并行的单极性边界扫描信号；
边界扫描控制器31，与扫描信号产生装置30连接，包括数据格式转换模块310、扫描信号驱动模块311、时钟信号驱动模块312以及状态控制信号驱动模块313；
被扫描器件32，顺次连接在边界扫描控制器的扫描信号输入端与扫描信号输出端之间，接收上一个扫描信号输出端输出的串行的差分信号形式的边界扫描信号，将其转换为串行的单极性的边界扫描信号后输入自身内部的边界扫描链中，以及将完成边界扫描链扫描的串行边界扫描信号以差分信号形式传输至下一个扫描信号输入端。
其中，所述边界扫描控制器31的各个组成模块的主要作用如下：
数据格式转换模块310，用于对扫描信号产生装置30输出的并行的单极性边界扫描信号进行并/串转换，同时根据接收到的并行的边界扫描信号产生时钟信号及状态控制信号，以及对扫描信号驱动模块311发出的串行的单极性边界扫描信号进行串/并转换，将转换后得到的并行的边界扫描信号发送给扫描信号产生装置30。
扫描信号驱动模块311，连接所述数据格式转换模块310，用于将串行的单极性边界扫描信号以差分信号形式输出到顺次连接的第一个被扫描器件32的扫描信号输入端，依次对顺次连接在边界扫描控制器31的扫描信号输出端及扫描信号输入端之间的被扫描器件32进行边界扫描，以及将最后一个被扫描器件32的扫描信号输出端输出的串行的差分信号形式的边界扫描信号转换为串行的单极性的边界扫描信号发送给数据格式转换模块310；
其中，所述边界扫描信号采用的差分信号形式为LVDS(Low-VoltageDifferential Signaling，低压差分信号)或者BLVDS(Bus Low-Voltage DifferentialSignaling，总线型低压差分信号)。
时钟信号驱动模块312，连接所述数据格式转换模块310，用于将时钟信号以差分信号形式分别输出到顺次连接在边界扫描控制器31的扫描信号输出端及扫描信号输入端之间的各个被扫描器件32的时钟信号输入端。
状态控制信号驱动模块313，连接所述数据格式转换模块310，用于将状态控制信号以差分信号形式分别输出到顺次连接在边界扫描控制器31的扫描信号输出端及输入端之间的各个被扫描器件32的状态控制信号输入端。
其中，所述被扫描器件32包括：
差分信号接收模块320，分别设置在被扫描器件的扫描信号输入端、时钟信号输入端及状态控制信号输入端，位于边界扫描器件32内，或者为所述系统中的独立实体，用于将接收到的差分信号形式的边界扫描信号转换为单极性信号输入器件内部的边界扫描链中，以及将接收到的差分信号形式的时钟信号及状态控制信号转换为单极性信号输入被扫描器件的内部电路；
差分信号发送模块321，设置在被扫描器件的扫描信号输出端，位于边界扫描器件32内，或者为所述系统中的独立实体，用于将完成边界扫描链扫描的串行边界扫描信号以差分信号形式传输至下一个扫描信号输入端，所述下一个扫描信号输入端为边界扫描器件32的扫描信号输入端，或者为边界扫描控制器31的扫描信号输入端。
本发明上述边界扫描系统中，边界扫描信号、时钟信号及状态控制信号在系统的各个组成部分之间传输时均采用差分信号形式传输，由于差分信号是一种抗干扰的高速信号，因此采用本发明能够大大降低干扰对边界扫描的影响，提高了边界扫描的速度，使得对边界扫描器件进行加载、诊断、测试的效率得到提升。
相应于本发明上述提出的边界扫描系统，本发明这里还进而提出了一种对应的边界扫描方法，请参阅图4，该图为本发明边界扫描方法的一种较佳实施例的流程图，其主要包括步骤：
步骤S10、扫描信号产生装置产生并行的单极性边界扫描信号，发送给边界扫描控制器。
步骤S11、边界扫描控制器对扫描信号产生装置输出的并行的单极性边界扫描信号进行并/串转换，同时根据接收到的并行的边界扫描信号产生时钟信号及状态控制信号。
步骤S12、边界扫描控制器将转换后得到的串行的单极性边界扫描信号以差分信号形式输出至顺次连接在边界扫描控制器的扫描信号输出端及输入端之间的第一个被扫描器件中，并且将产生的时钟信号及状态控制信号以差分信号形式输出到顺次连接在边界扫描控制器的扫描信号输出端及输入端之间的各个被扫描器件的时钟信号输入端及状态控制信号输入端；
所述第一个被扫描器件将接收到的差分信号形式的边界扫描信号转换为单极性的边界扫描信号输入自身内部的边界扫描链中，并将完成自身边界扫描链扫描的边界扫描信号以差分信号形式传输至下一个扫描信号输入端，依照这种方式依次对顺次连接在边界扫描控制器的扫描信号输出端及输入端之间的被扫描器件进行边界扫描；
所述被扫描器件将接收到的差分信号形式的时钟信号及状态控制信号转换为单极性信号输入自身的内部电路中。
步骤S13、当边界扫描信号对顺次连接在边界扫描控制器的扫描信号输出端及输入端之间所有被扫描器件的完成边界扫描后，顺次连接在边界扫描控制器的扫描信号输出端及输入端之间的最后一个被扫描器件的扫描信号输出端将串行的差分信号形式的边界扫描信号输出至边界扫描控制器的扫描信号输入端。
步骤S14、边界扫描控制器将扫描信号输入端接收到的差分信号形式的串行的边界扫描信号转换为单极性的并行的边界扫描信号，并将其发送给扫描信号产生装置，从而完成对顺次连接在边界扫描控制器的扫描信号输出端及输入端之间所有被扫描器件的边界扫描。
以上仅以较佳实施例对本发明进行说明，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (11)

1、一种边界扫描系统，包括：
扫描信号产生装置，用于产生并行的单极性边界扫描信号；
边界扫描控制器，用于对扫描信号产生装置产生的并行的单极性边界扫描信号进行并/串转换，利用串行的单极性边界扫描信号对顺次连接在扫描信号输出端及输入端之间的被扫描器件依次进行边界扫描；
其特征在于，
所述边界扫描控制器中包括扫描信号驱动模块，用于将串行的单极性边界扫描信号以差分信号形式输出至连接在扫描信号输出端的被扫描器件的扫描信号输入端，以及接收被扫描器件扫描信号输出端返回的差分信号并转换为串行的单极性边界扫描信号。
2、如权利要求1所述的系统，其特征在于，
所述被扫描器件的扫描信号输入端设置有差分信号接收模块，用于将接收到的串行的差分信号转换为串行的单极性信号输入器件内部的边界扫描链中；
所述被扫描器件的扫描信号输出端设置有差分信号发送模块，用于将完成边界扫描链扫描的串行的单极性信号以差分信号形式传输至下一个扫描信号输入端。
3、如权利要求2所述的系统，其特征在于，所述被扫描器件的扫描信号输入端设置的差分信号接收模块及扫描信号输出端设置的差分信号发送模块位于被扫描器件内部，或者为所述系统中的独立实体。
4、如权利要求1所述的系统，其特征在于，所述边界扫描控制器在对扫描信号产生装置产生的并行的边界扫描信号进行并/串转换的同时产生时钟信号和状态控制信号。
5、如权利要求4所述的系统，其特征在于，
所述边界扫描控制器中进一步包括：
时钟信号驱动模块，用于将时钟信号以差分信号形式分别输出到顺次连接在扫描信号输出端及输入端之间的各个被扫描器件的时钟信号输入端；
状态控制信号驱动模块，用于将状态控制信号以差分信号形式分别输出到顺次连接在扫描信号输出端及输入端之间的各个被扫描器件的状态控制信号输入端；
所述被扫描器件的时钟信号输入端及状态控制信号输入端设置有差分信号接收模块，用于将接收到的差分信号转换为单极性信号输入被扫描器件的内部电路。
6、如权利要求5所述的系统，其特征在于，所述被扫描器件的时钟输入端及状态控制输入端设置的差分信号接收模块位于被扫描器件内部，或者为所述系统中的独立实体。
7、一种边界扫描方法，其特征在于，包括步骤：
A、扫描信号产生装置产生并行的单极性边界扫描信号，发送给边界扫描控制器；
B、边界扫描控制器对接收到的边界扫描信号进行并/串转换，以差分信号形式将转换后得到的串行的边界扫描信号输出至第一个被扫描器件中，依次对顺次连接在扫描信号输出端及输入端之间的被扫描器件进行边界扫描。
8、如权利要求7所述的方法，其特征在于，所述第一个被扫描器件将接收到的差分信号形式的边界扫描信号转换为单极性的边界扫描信号输入自身内部的边界扫描链中，并将完成自身边界扫描链扫描的边界扫描信号以差分信号形式传输至下一个扫描信号输入端。
9、如权利要求7所述的方法，其特征在于，所述边界扫描控制器在对扫描信号产生装置产生的并行的边界扫描信号进行并/串转换的同时产生时钟信号和状态控制信号。
10、如权利要求9所述的方法，其特征在于，所述边界扫描控制器将产生的时钟信号以差分信号形式分别输出到顺次连接在扫描信号输出端及输入端之间的各个被扫描器件的时钟信号输入端，被扫描器件将接收到的差分信号形式的时钟信号转换为单极性信号。
11、如权利要求9所述的方法，其特征在于，所述边界扫描控制器将产生的状态控制信号以差分信号形式分别输出到顺次连接在扫描信号输出端及输入端之间的各个被扫描器件的状态控制信号输入端，被扫描器件将接收到的差分信号形式的状态控制信号转换为单极性信号。
CNB2006101112508A 2006-08-17 2006-08-17 边界扫描系统及方法 Active CN100487473C (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CNB2006101112508A CN100487473C (zh) 2006-08-17 2006-08-17 边界扫描系统及方法
DE602007009119T DE602007009119D1 (de) 2006-08-17 2007-01-23 Boundary-scan-verfahren, system und einrichtung
EP07702184A EP2053515B8 (en) 2006-08-17 2007-01-23 A boundary scan method, system and device
AT07702184T ATE480823T1 (de) 2006-08-17 2007-01-23 Boundary-scan-verfahren, system und einrichtung
PCT/CN2007/000255 WO2008022504A1 (fr) 2006-08-17 2007-01-23 Procédé de balayage du front, et système et dispositif correspondants
US12/361,967 US7757139B2 (en) 2006-08-17 2009-01-29 Boundary scan method, system and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006101112508A CN100487473C (zh) 2006-08-17 2006-08-17 边界扫描系统及方法

Publications (2)

Publication Number Publication Date
CN1908690A true CN1908690A (zh) 2007-02-07
CN100487473C CN100487473C (zh) 2009-05-13

Family

ID=37699856

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101112508A Active CN100487473C (zh) 2006-08-17 2006-08-17 边界扫描系统及方法

Country Status (6)

Country Link
US (1) US7757139B2 (zh)
EP (1) EP2053515B8 (zh)
CN (1) CN100487473C (zh)
AT (1) ATE480823T1 (zh)
DE (1) DE602007009119D1 (zh)
WO (1) WO2008022504A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102338848A (zh) * 2010-07-16 2012-02-01 英飞凌科技股份有限公司 用于半导体芯片的晶片级测试的方法和系统
CN103645434A (zh) * 2013-11-28 2014-03-19 陕西千山航空电子有限责任公司 一种远程jtag实现方法
CN105301479A (zh) * 2015-11-17 2016-02-03 中国航天科技集团公司第九研究院第七七一研究所 一种基于开关矩阵控制的可变链长动态边界扫描结构和方法
CN109901044A (zh) * 2017-12-07 2019-06-18 英业达科技有限公司 多电路板的中央处理单元差分测试系统及其方法
CN109901048A (zh) * 2017-12-09 2019-06-18 英业达科技有限公司 以不同扫描链测试差分线路的系统及其方法
TWI759379B (zh) * 2017-12-13 2022-04-01 英業達股份有限公司 多電路板的中央處理單元差分測試系統及其方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100487473C (zh) 2006-08-17 2009-05-13 华为技术有限公司 边界扫描系统及方法
US7941721B2 (en) * 2009-08-31 2011-05-10 Freescale Semiconductor, Inc. System and a method for testing connectivity between a first device and a second device
EP2372379B1 (en) * 2010-03-26 2013-01-23 Imec Test access architecture for TSV-based 3D stacked ICS
KR101709071B1 (ko) * 2010-05-19 2017-02-22 삼성전자주식회사 컴프레션 모드 스캔 테스트를 위한 집적 회로
CN104330978A (zh) * 2014-09-30 2015-02-04 苏州天准精密技术有限公司 一种长距离传输jtag信号的装置、仿真系统及其方法
TWI738937B (zh) * 2017-12-13 2021-09-11 英業達股份有限公司 差分時脈信號的測試系統及其方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2616410B2 (ja) * 1993-11-29 1997-06-04 日本電気株式会社 バウンダリスキャン用回路を具備する半導体集積回路
JP2002228722A (ja) * 2001-02-02 2002-08-14 Fujitsu Ltd バウンダリ・スキャン・レジスタを有する集積回路装置
US6763486B2 (en) 2001-05-09 2004-07-13 Agilent Technologies, Inc. Method and apparatus of boundary scan testing for AC-coupled differential data paths
JP3955196B2 (ja) * 2001-09-05 2007-08-08 富士通株式会社 試験回路および半導体集積回路装置
JP3446124B2 (ja) * 2001-12-04 2003-09-16 科学技術振興事業団 高速入出力装置を備えた半導体集積回路装置の試験方法及び試験装置
US7089463B1 (en) * 2002-02-20 2006-08-08 Cisco Technology Inc. Test buffer design and interface mechanism for differential receiver AC/DC boundary scan test
DE50203676D1 (de) * 2002-03-28 2005-08-25 Siemens Ag Senderseitige Zusatzschaltung für den Boundary Scan bei der Datenübertragung mit differentiellen Signalen
US6990618B1 (en) * 2002-12-03 2006-01-24 Cypress Semiconductor Corporation Boundary scan register for differential chip core
US7139957B2 (en) * 2003-06-30 2006-11-21 Intel Corporation Automatic self test of an integrated circuit component via AC I/O loopback
US7088091B2 (en) * 2003-08-14 2006-08-08 Intel Corporation Testing a multi-channel device
TWI229741B (en) * 2004-01-16 2005-03-21 Sunplus Technology Co Ltd Device and method for accessing hidden data in boundary scan test interface
US7428678B1 (en) * 2004-09-22 2008-09-23 Cypress Semiconductor Corporation Scan testing of integrated circuits with high-speed serial interface
CN100365423C (zh) * 2004-10-20 2008-01-30 华为技术有限公司 一种jtag链自动连接系统及其实现方法
US7305601B2 (en) 2004-11-17 2007-12-04 Lsi Corporation Method and test apparatus for testing integrated circuits using both valid and invalid test data
KR20060055595A (ko) * 2004-11-18 2006-05-24 엘지전자 주식회사 칩 테스트를 위한 테스트 억세스 포트의 간소화 장치
CN100487473C (zh) 2006-08-17 2009-05-13 华为技术有限公司 边界扫描系统及方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102338848A (zh) * 2010-07-16 2012-02-01 英飞凌科技股份有限公司 用于半导体芯片的晶片级测试的方法和系统
CN102338848B (zh) * 2010-07-16 2015-12-16 英飞凌科技股份有限公司 用于半导体芯片的晶片级测试的方法和系统
US9304166B2 (en) 2010-07-16 2016-04-05 Infineon Technologies Ag Method and system for wafer level testing of semiconductor chips
CN103645434A (zh) * 2013-11-28 2014-03-19 陕西千山航空电子有限责任公司 一种远程jtag实现方法
CN105301479A (zh) * 2015-11-17 2016-02-03 中国航天科技集团公司第九研究院第七七一研究所 一种基于开关矩阵控制的可变链长动态边界扫描结构和方法
CN105301479B (zh) * 2015-11-17 2017-12-01 中国航天科技集团公司第九研究院第七七一研究所 一种基于开关矩阵控制的可变链长动态边界扫描结构和方法
CN109901044A (zh) * 2017-12-07 2019-06-18 英业达科技有限公司 多电路板的中央处理单元差分测试系统及其方法
CN109901044B (zh) * 2017-12-07 2021-11-12 英业达科技有限公司 多电路板的中央处理单元差分测试系统及其方法
CN109901048A (zh) * 2017-12-09 2019-06-18 英业达科技有限公司 以不同扫描链测试差分线路的系统及其方法
CN109901048B (zh) * 2017-12-09 2021-04-27 英业达科技有限公司 以不同扫描链测试差分线路的系统及其方法
TWI759379B (zh) * 2017-12-13 2022-04-01 英業達股份有限公司 多電路板的中央處理單元差分測試系統及其方法

Also Published As

Publication number Publication date
US20090138771A1 (en) 2009-05-28
EP2053515A4 (en) 2009-11-11
EP2053515B1 (en) 2010-09-08
US7757139B2 (en) 2010-07-13
ATE480823T1 (de) 2010-09-15
CN100487473C (zh) 2009-05-13
EP2053515A1 (en) 2009-04-29
EP2053515B8 (en) 2010-10-13
DE602007009119D1 (de) 2010-10-21
WO2008022504A1 (fr) 2008-02-28

Similar Documents

Publication Publication Date Title
CN1908690A (zh) 边界扫描系统及方法
CN100367045C (zh) 基于二分法的电路连线导通测试方法
CN101071155A (zh) 一种可实现边界扫描多链路测试的装置及方法
CN100351638C (zh) 一种集成电路边界扫描测试装置
CN1555491A (zh) 电子装置
CN101996687A (zh) 基于扫描测试的多个sram的内建自测试方法
CN1928573A (zh) 系统芯片的故障诊断设备及方法以及系统芯片
CN1243307C (zh) 通过jtag对单板进行测试的方法以及设备
CN110007217A (zh) 一种低功耗边界扫描测试方法
CN109164378B (zh) 一种边界扫描测试链路的设计及测试方法
CN107340467B (zh) 测试系统
CN1254690C (zh) 输入/输出连续性测试模式电路
CN1580801A (zh) 一种电路板的边界扫描测试方法
CN115639463A (zh) 一种基于边界扫描jtag测试系统
CN101031809A (zh) 电路互联测试装置及其方法
CN101059546A (zh) 具多种测试模式的系统芯片及其测试方法
CN1619325A (zh) 一种边界扫描测试控制器及边界扫描测试方法
CN1928578A (zh) 测试电路及其测试方法
US7688087B2 (en) Test apparatus
US20050283693A1 (en) Multi-chip digital system signal identification method and apparatus
CN203573309U (zh) 嵌入式系统存储器的测试结构
CN100340990C (zh) 一种flash加载的方法
CN1300695C (zh) 一种利用边界扫描器件进行flash加载的方法
CN110717307A (zh) 一种基于边界扫描电路的sip器件可测试性方法
CN105988080A (zh) 建立扫描测试架构的方法和集成电路与电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant