CN1300695C - 一种利用边界扫描器件进行flash加载的方法 - Google Patents

Abstract

本发明公开了一种利用边界扫描器件进行FLASH加载的方法，该方法包括步骤：将系统中的多个边界扫描测器件的JTAG，形成一个边界扫描链，其中所述多个边界扫描器件与FLASH具有电气连接关系；由边界扫描控制器产生写信号控制所述FLASH器件的写信号输入端；分别对边界扫描链和所述写信号进行控制，实现FLASH的加载。利用本发明，可通过边界扫描链，提供一种更快速的FLASH编程方法。

Description

一种利用边界扫描器件进行FLASH加载的方法

技术领域

本发明涉及IC(集成电路)测试技术，尤其涉及一种利用边界扫描器件进行FLASH加载的方法。

背景技术

边界扫描测试技术的基本思想是在芯片管脚和芯片内部逻辑之间(即芯片边界位置)增加串行连接的边界扫描测试单元，实现对芯片管脚状态的设定和读取，使芯片管脚状态具有可控性和可观测性。边界扫描测试技术最初由各大半导体公司成立的联合测试行动小组(JTAG)于1988年提出，1990年被IEEE(美国电气和电子工程师协会)规定为电子产品可测试性设计的标准(IEEE1149.1/2/3)。IEEE1149.1标准支持以下3种测试功能：(1)内部测试一IC内部的逻辑测试；(2)外部测试一IC间相互连接的测试；(3)取样测试一IC正常运行时的数据取样测试。目前该标准已被一些大规模集成电路所采用(如DSP，CPU，FPGA等)，而访问边界扫描测试电路的接口信号定义标准被称为JTAG接口，很多嵌入式处理器内置了这种测试接口。

边界扫描器件在内部定义一个TAP(测试访问口)，通过专用的JTAG测试工具对内部节点进行测试。利用边界扫描测试过程中器件输入/输出引脚可控制的特点，还可以实现对与边界扫描器件相连接的可编程器件的在线编程操作。一个典型的应用就是对FLASH器件进行编程。

通过边界扫描器件的测试存取端口对FLASH进行编程时的硬件连接如图1所示，JTAG接口信号包括TCK(测试时钟)、TMS(测试模式选择)、TDI(测试数据输入)和TDO(测试数据输出)这四个必需的信号线和一个可选的信号TRST(测试复位)。编程器或加载仪通过一系列边界扫描单元的串行移位操作来设置边界扫描器件各个I/O(输入/输出)引脚对应的扫描单元的值，通过对扫描单元的刷新操作将这些值输出到FLASH对应的引脚上；再进行数据移位，再刷新输出......反复进行数据移位和刷新操作，模拟产生FLASH的编程时序，实现对FLASH的加载。

图2是以Intel公司C3系列的字/字节编程周期为例的FLASH编程时序图，图中，每一个编程周期包含了四个节拍，每一个节拍表示通过移位和刷新操作改变边界扫描器件的引脚状态。由图可见，第2、第4节拍中，FLASH的地址线、数据线和片选线的状态保持不变，而只有写信号的状态从低电平被驱动到高电平。由于每个信号线的变化都是通过对边界扫描器件的扫描单元进行移位、刷新操作产生的，所以，在第2、第4节拍中，对边界扫描器件所有扫描单元进行移位、刷新操作实际上只改变了其中一个I/O引脚的状态。因而这种对FLASH加载程序的方法效率较低。在现有的技术方案下可以采用一些额外的方法来提高加载效率。

现有技术采用的方法主要有以下几种：

一、通过减少边界扫描单元总数的方法减少扫描移位的总次数，从而减少FLASH的编程时间。在实际电路中，建立多个扫描链来减少每个扫描链上边界扫描器件的个数实现减少扫描单元总数的目的。如图3所示，图中表示了两条扫描链，通过这两条扫描链均可对FLASH进行编程。在相同条件下，通过扫描链2加载时只在边界扫描器件2上执行移位操作，执行移位操作的扫描单元总数比扫描链1少，节省编程/边界扫描测试时间。

虽然通过设置扫描链的方法可以减少编程过程中参加移位操作的边界扫描单元总数，但由于扫描链的设计与具体的硬件电路相关，而且扫描链的设计通常还与硬件测试相关，因此，电路设计的差异性限制了这种方法的通用性。

二、在加载相同大小的地址空间的情况下，较大的数据总线宽度意味着较少的编程周期，也就意味着较少的边界扫描单元数据移位次数，其结果将提高编程速率。但是，数据总线的宽度与具体的设计密切相关，所以这种方法也面临电路设计的差异性问题，这种特性也限制了该方法的通用性。

三、提高TCK(测试时钟)的频率，使执行移位操作的时间减少，加快编程速度。但是，TCK的频率不能大于扫描链上任一边界扫描器件的TCK频率上限，而且TCK的频率不仅与编程工具信号传输方式有关，还与被加载单板的硬件设计相关，因此，通过提高TCK频率来提高编程速度的理论方法受到客观条件限制。

发明内容

提供一种利用边界扫描器件进行FLASH加载的改进方法，以解决现有技术中的扫描链的设计与具体的硬件电路相关，进而限制了扫描链通用性的问题。

为解决上述问题，本发明提供如下的技术方案：

一种利用边界扫描器件进行FLASH加载的方法，其中，所加载的系统包括一个边界扫描控制器和多个边界扫描器件，所述方法包括步骤：

将所述多个边界扫描器件通过JTAG(联合行动测试组)接口串联在一起，形成一个边界扫描链，其中所述多个边界扫描器件与所述FLASH器件存在电气连接关系；

由所述边界扫描控制器产生写信号控制所述FLASH的写信号输入端；

分别控制所述边界扫描链上的所述多个边界扫描器件和所述写信号。

优选地，所述控制所述边界扫描链上的所述多个边界扫描器件的步骤包括：在边界扫描测试的操作方式下对所述FLASH器件进行编程。

可选地，所述在边界扫描测试的操作方式下对所述FLASH器件进行编程的步骤包括步骤：

(1)由所述边界扫描控制器产生写信号，将写命令字送入所述FLASH器件；

(2)由所述边界扫描控制器产生写信号，将编程数据送入所述FLASH器件；

重复上述(1)至(2)的过程，完成对所述FLASH器件的编程。

可选地，所述由所述边界扫描控制器产生写信号，将写命令字送入所述FLASH器件的步骤包括步骤：

通过所述JTAG扫描链的数据移位，将所述写命令字的数据和地址分别送到所述边界扫描器件的扫描单元中；

通过所述扫描单元刷新操作从所述边界扫描器件的I/O(输入/输出)引脚上输出所述FLASH器件的地址和数据信号；

所述边界扫描控制器置写信号为低电平，使写操作有效；

所述边界扫描控制器置写信号为高电平，使写操作结束。

可选地，所述由所述边界扫描控制器产生写信号，将编程数据送入所述FLASH器件的步骤包括步骤：

通过所述JTAG扫描链的数据移位，将所述编程数据的数据和地址分别送到所述边界扫描器件的扫描单元中；

通过所述扫描单元刷新操作从所述边界扫描器件的I/O(输入/输出)引脚上输出所述FLASH器件的地址和数据信号；

所述边界扫描控制器置写信号为低电平，使写操作有效；

所述边界扫描控制器置写信号为高电平，使写操作结束。

利用本发明，可在对一些大规模集成电路，比如，DSP(数字信号处理)，CPU(中央控制单元)，FPGA(现场可编程门阵列)进行边界扫描测试的同时，还能对与它们相连的FLASH器件进行更快速的在线编程。

在编程操作中的每个编程周期都是由写命令、写数据这两个或多个写操作组成的，因此，如果能减少每个编程周期中写操作的扫描移位次数就可以减少编程所花时间。在编程操作中产生写信号低脉冲时，由于编程器件的数据线和地址线保持不变，因此，在通过边界扫描单元的移位和刷新而产生写信号的低脉冲的过程中，真正发生变化的数据只有与写信号线相对应的某一位。

本发明改变了FLASH写信号的产生方法，即不通过边界扫描器件的移位和刷新操作产生FLASH的写信号，而直接由扫描控制器产生写信号脉冲。通过扫描控制器输出写信号的时间一般为纳秒级，与整个写操作所花时间相比，这个时间可以忽略不计，在执行一个写命令和写数据操作中只需两个扫描刷新操作产生FLASH编程所需的地址和数据信号，比现有技术方法减少了一半的移位和刷新操作，使编程时间缩短一半，从而提高加载效率。

附图说明

图1是具有2个芯片的系统的边界扫描测试原理图；

图2是图1所示的具有2个芯片的系统的边界扫描测试原理图中的输入引脚的扫描单元的原理图；

图3是现有技术通过边界扫描器件的TAP接口进行FLASH编程的硬件连接关系图；

图4是现有技术通过边界扫描器件的TAP接口进行FLASH编程的时序图；

图5是现有技术方法一的扫描链设置原理图；

图6是本发明利用边界扫描器件进行FLAHS加载时的硬件连接关系图；

图7是本发明方法中FLASH编程的时序图。

具体实施方式

下面结合附图对本发明作进一步详细说明：

参照图1，图1描述了具有2个芯片的系统的边界扫描测试原理，其中，TCK为测试同步时钟输入，TMS为测试模式选中输入，TDI为测试数据输入，TDO为测试数据输出。图中的小方框表示位于芯片内核逻辑与器件引脚之间的边界扫描测试逻辑单元。芯片的每个引脚信号经过边界扫描单元和内部的功能单元相连接。其中输入引脚边界扫描单元的原理图如图2所示，在不进行边界扫描测试情况下，芯片引脚DIN(左端)直接通过门电路U4和芯片内部DIN连接；在进行扫描测试时，有两种工作状况：第一种是输入引脚通过U4-＞U1-＞U3后电路后被采样到测试输出引脚TDO，这种方式用于测试芯片之间的互联，或者外部输入信号电平的观察；第二种情况是U4电路的2和3连接，外部引脚DIN被阻断，芯片输入信号由测试数据输入TDI通过U2-＞U3-＞U4路径提供，从而测试芯片内核逻辑的工作状态。输出引脚和双向引脚的扫描测试工作原理与此类似。

再参照图6，图6描述了本发明利用边界扫描器件进行FLAHS加载时的硬件连接关系图：

其中，TCK为测试同步时钟输入，TMS为测试模式选中输入，TDI为测试数据输入，TDO为测试数据输出。边界扫描器件的的I/O引脚分别和FLASH的地址线、数据线、片选信号和读信号相连。边界扫描控制器直接控制FLASH的写输入端。

由图7可见，由边界扫描控制器直接控制FLASH写信号，其作用就是在编程过程中，改变FLASH的写信号状态，取代现有技术通过边界扫描单元的移位和刷新而产生写信号的低脉冲的方法。

在上述改进的基础上，参照图7，对闪存器加载程序通过反复执行下述步骤(1)至(9)进行：

(1)边界扫描控制器将FLASH的写信号置为高电平；

(2)通过扫描链的数据移位，将写命令字及地址信息送到边界扫描器件的扫描单元中，其作用在于准备待写的“命令字”的数据和地址；

(3)通过扫描链的刷新操作，扫描单元将写命令字的命令数据和地址输入FLASH器件；

(4)边界扫描控制器将FLASH的写信号线置为低电平，写信号线置于低电平则FLASH的“写操作”有效，FLASH芯片处于可写入状态；

(5)边界扫描控制器将FLASH的写信号置为高电平，结束“写命令字”周期，将命令写入到FLASH中；

(6)通过扫描链的数据移位，将编程操作中待写入的数据及其相应地址信息送到边界扫描器件的扫描单元中，用于准备待写入的数据及其地址。

(7)通过刷新操作，扫描单元将数据和地址输入FLASH器件；

(8)边界扫描控制器直接将FLASH的写信号线置为低电平，写信号线置为低电平则FLASH的“写操作”生效；

(9)边界扫描控制器将FLASH的写信号置为高电平，结束“写操作”周期，将待编程数据写入到FLASH的相应地址中。

于是，相对于图4，在图7所示的每个编程周期中，执行一个写命令和写数据操作只需两个扫描刷新操作，扫描移位所花费的时间减少了一半。

Claims (5)

1、一种利用边界扫描器件进行FLASH加载的方法，其中，加载的系统包括一个边界扫描控制器和多个边界扫描器件，其特征在于，所述方法包括步骤：

将所述多个边界扫描器件通过JTAG接口串联在一起，形成一个边界扫描链，其中所述多个边界扫描器件与所述FLASH器件存在电气连接关系；

由所述边界扫描控制器产生写信号控制所述FLASH的写信号输入端；

分别控制所述边界扫描链上的所述多个边界扫描器件和所述写信号。

2、如权利要求1所述的利用边界扫描器件进行FLASH加载的方法，其特征在于，所述控制所述边界扫描链上的所述多个边界扫描器件的步骤包括：在边界扫描测试的操作方式下对所述FLASH器件进行编程。

3、如权利要求2所述的利用边界扫描器件进行FLASH加载的方法，其特征在于，所述在边界扫描测试的操作方式下对所述FLASH器件进行编程的步骤包括步骤：

(1)由所述边界扫描控制器产生写信号，将写命令字送入所述FLASH器件；

(2)由所述边界扫描控制器产生写信号，将编程数据送入所述FLASH器件；

重复上述(1)至(2)的过程，完成对所述FLASH器件的编程。

4、如权利要求3所述的利用边界扫描器件进行FLASH加载的方法，其特征在于，所述由所述边界扫描控制器产生写信号，将写命令字送入所述FLASH器件的步骤包括步骤：

通过所述JTAG扫描链的数据移位，将所述写命令字的数据和地址分别送到所述边界扫描器件的扫描单元中；

通过所述扫描单元刷新操作从所述边界扫描器件的输入/输出I/O引脚上输出所述FLASH器件的地址和数据信号；

所述边界扫描控制器置写信号为低电平，使写操作有效；

所述边界扫描控制器置写信号为高电平，使写操作结束。

5、如权利要求3所述的利用边界扫描器件进行FLASH加载的方法，其特征在于，所述由所述边界扫描控制器产生写信号，将编程数据送入所述FLASH器件的步骤包括步骤：

通过所述JTAG扫描链的数据移位，将所述编程数据的数据和地址分别送到所述边界扫描器件的扫描单元中；

通过所述扫描单元刷新操作从所述边界扫描器件的输入/输出I/O引脚上输出所述FLASH器件的地址和数据信号；

所述边界扫描控制器置写信号为低电平，使写操作有效；

所述边界扫描控制器置写信号为高电平，使写操作结束。

Images