CN1222909C - 一种flash芯片的加载方法和jtag控制器 - Google Patents

Abstract

一种FLASH芯片加载方法，其特征在于通过JTAG控制器发送命令和数据给与欲加载FLASH芯片相邻的边界扫描器件，进而将数据传送到该FLASH芯片而实现加载的目的。本发明相对于以前的各种加载方式，只需要在普通PC机上插一块PCI卡，利用电路板本身的扫描链即可完成，对外部条件要求很低，适用性很强。

Description

一种FLASH芯片的加载方法和JTAG控制器

技术领域

本发明涉及通信、电子领域，尤其涉及一种基于边界扫描完成FLASH芯片加载的方法和所用JTAG控制器。

技术背景

在现代电子、通信领域，随着微电子技术的迅猛发展，组装工艺的不断更新，使得电子系统集成化程度不断提高、物理尺寸不断减小。但同时也使得测试越来越复杂，可供进行电路测试的结点间距越来越小，有的甚至完全成为隐性结点。在这种情况下，只是使用探针、针床等传统测试设备已经无法进行有效的测试。针对这种情况，电子测试的研究方向也从研究接触式测试、测试针床、测试分析仪器等传统测试方法发展到了研究在电子系统甚至芯片设计时就考虑系统测试问题的新兴设计方法——可测性设计(DFT Design forTest)，通过它来解决现代系统的测试问题。在现有技术中，作为可测性设计的结构化设计方法，主要有以下几种：扫描通路法、级敏扫描法、随机存取扫描法、扫描置入法、自测试与内建自测试、边界扫描等。而边界扫描已经成为一种重要的有效的测试方法。

为了解决VLSI的测试问题，1985年，由Philips、Siemens等公司成立的JETAG(Joint European Test Action Group)提出了边界扫描技术，它通过存在于器件输入输出管脚与内核电路之间的BSC(边界扫描单元)对器件及其外围电路进行测试，从而提高了器件的可控性和可观察性，解决了现代电子技术发展带来的上述测试问题，可以较方便地完成由现代器件组装的电路板的测试。后来由于其它地区的一些公司的加入，JETAG改名为JTAG。1990年，IEEE正式承认了JTAG标准，经过补充和修订以后，命名为IEEE1149.1-90。同年，又提出了BSDL(Boundary Scan Description Language，边界扫描描述语言)，后来成为IEEE1149.1-93标准的一部分。IEEE1149.1标准大大地推动了边界扫描技术地发展和广泛应用。

FLASH芯片加载技术是制成板加载中非常重要的一部分。其中可编程器件的编程方式分为两大类：在板编程(OBP，On-Board Programming)和离板(Off-Board)编程。

离板编程是指在可编程器件被安装到PCB之前对其进行编程。这一般是采用编程器来完成的，常见的编程器有ALL-07、ALL-11等。

在板编程是指在可编程器件被焊接到PCB上以后对其进行编程。常见的方法有利用ICT进行的在线编程(ICP)、利用CPU进行的系统编程(ISP)和利用JTAG进行的在板编程(OBP)等。

在线编程ICP(In-Circuit Programming)是指通过外部设备连接到PCB上，提供必要的隔离和编程信号驱动来实现编程。常见的如采用ICT(In CircuitTest)等测试装备进行的在线编程，需要占用昂贵的设备资源。

系统编程ISP(In-System Programming)是指通过系统上的CPU来执行可编程器件的擦除和编程算法来实现可编程器件的编程。这种方式要求CPU能够正常工作，并且需要提供额外的网口、串口等硬件接口进行软件下载。

而现在其余的FLASH加载方式不仅成本较高，而且容易导致产品不稳定，而且，它们都无法处理BS器件和FLASH器件之间经常存在的复杂的CLUSTER。

发明内容

针对如上所述的问题，本发明的目的就是提出一种先进的FLASH芯片加载方法，以减少传统加载技术中的耗时、成本偏高的缺点。

本发明的另一个目的，是提供一种JTAG控制器，通过该控制器，可以实现如前所述的FLASH加载方法。

一种FLASH芯片的加载方法，其特征在于通过JTAG控制器发送命令和数据给与欲加载FLASH芯片相连的边界扫描器件，进而将数据传送到该FLASH芯片而实现加载的目的。

所述的FLASH芯片的加载方法，包括如下步骤：

a、通过命令扫描将FLASH芯片周边的边界扫描器件处于EXTEST(外部测试)状态，保证该边界扫描器件可以通过该边界扫描器件形成的边界扫描链向外输出命令和数据；

b、进行数据移位，将数据刷新输出到FLASH芯片；

c、从FLASH芯片回读数据；

d、重复步骤b和c，向FLASH芯片发出各种编程需要命令和数据，直到完成FLASH芯片的加载。

所述的FLASH芯片的加载方法，还包括：在第一次数据移位进行之前，进行一次命令移位，将EXTEST命令装入命令寄存器。

所述的FLASH芯片的加载方法，如果在加载的过程中对命令进行了更改，则在下一次进行数据移位之前，要进行一次命令移位，将EXTEST命令装入命令寄存器。

所述的与FLASH芯片相连的边界扫描器件，可以是一个或多个，如果与FLASH芯片相连的是多个边界扫描器件，则在数据加载的过程中，将不相关的边界扫描器件旁路。

所述的与FLASH芯片相连的边界扫描器件可以是直接相连，也可以是间隔有非边界扫描器件逻辑簇的间接相连。

所述的命令和数据，是通过与JTAG相连接的终端进行输入和控制的。

所述的终端上，安装有边界扫描加载系统，该系统可以描述FLASH芯片结构特征和各种操作命令。

所述的边界扫描加载系统包括：

a、管脚定义：描述与FLASH芯片相连的边界扫描器件的相应管脚，包括控制线、地址线和数据线；

b、块结构描述：包括块数定义和块组成情况描述两部分，其中块数定义是用户要指定FLASH芯片的总的块的个数；块组成情况描述具体描述FLASH芯片每一块的大小、最大块擦除时间、最大块编程时间；

c、编程信息描述：主要描述编程时的一些相关参数设定；

d、ID码定义：主要描述厂商ID和一个设备ID；

e、状态位定义：记录对FLASH芯片进行操作尤其是擦写操作时芯片的一些状态信息，用于状态校验，确认FLASH芯片某些操作是否执行成功，或指明了操作失败的具体原因；

f、操作命令描述：详细描述对FLASH芯片进行各种常用操作的流程和各引脚的相应取值。

一种JTAG控制器，包括PCI接口逻辑模块、RAM存储器模块，其特征在于还包括边界扫描逻辑模块，用以实现边界扫描的各种信号的产生、输出，所述三个模块之间通过数据线相连，其中PCI接口逻辑模块统一提供PCI接口，与终端机通过PCI总线相连，RAM存储器模块用来存储数据，完成PCI接口逻辑模块与边界扫描逻辑模块的数据交换。

所述的JTAG控制器还包括信号调理模块，所述的信号调理模块与边界扫描逻辑模块通过数据线现连，对信号进行转换，并将转换过的信号输出到待加载FLASH芯片上。

所述的信号调理模块可以带有多于一个的输出端口，可以连接多个被测板，实现多个FLASH芯片的同时加载。

本发明相对于以前的各种加载方式，只需要在普通PC机上插一块PCI卡，利用电路板本身的扫描链即可完成，对外部条件要求很低，适用性很强。只要电路板引出了JTAG口，上电即可加载，操作简单方便。无论在产品的开发阶段，还是维护阶段；无论是进行生产加载，还是后期程序升级，都很容易完成FLASH芯片的加载。同时本发明的加载方法削减了物料成本，优化了生产流程，减少了产品不稳定因素，具有广泛的应用前景。

附图说明

图1是现有技术中的加载示意图；

图2是边界扫描加载FLASH芯片与现有技术加载FLASH芯片的一个对比示意图；

图3是本发明的JTAG控制器的逻辑框图；

图4是本发明的JTAG控制器加装在系统中的示意图；

图5是本发明的一个系统连接图；

图6是本发明的一个加载流程图；

图7是本发明的一个FLASH芯片加载连接示意图；

图8是本发明的一个编程时续图；

图9是加载一个字节所需扫描周期示意图。

具体实施方式

下面结合说明书附图来说明本发明的具体实施方式。

如图1所示，是现有技术中的加载示意图，如图2所示，是边界扫描加载FLASH芯片与现有技术加载FLASH芯片的一个对比示意图。

如图3所示，是本发明的JTAG控制器的逻辑框图，该JTAG控制器包括PCI接口逻辑模块：PCI接口逻辑实现了三部分功能。首先，PCI接口逻辑实现PCI接口即插即用功能，即在计算机初始化过程中通过BIOS系统可对板卡的资源进行分配。主要包括：端口地址空间分配，存储器地址空间分配，中断分配。计算机进入工作状态后，调用系统中的VXD控制程序实现同板卡的数据通讯。其次，PCI接口逻辑实现存储器和寄存器的读写功能。通过对PCI总线信号的正确翻译并利用接口逻辑状态机产生读写信号，在数据和地址寄存器的配合下完成对存储器和寄存器的读写。第三，PCI接口逻辑通过内部寄存器提供边界扫描的启动信号并接受边界扫描结束信号。这一部分主要实现RAM控制权的交接过程。在边界扫描启动信号有效后，PCI接口逻辑将RAM控制权转交给边界扫描逻辑，禁止PCI总线对存储器和端口的读写操作。在PCI接口逻辑接收到边界扫描结束信号后，取得存储器的控制权，置边界扫描启动信号无效，允许PCI对存储器进行读写操作。

该JTAG控制器还有一RAM存储器模块，该存储器模块是实现测试数据存储的核心器件，其由PCI接口逻辑和边界扫描逻辑进行读写来完成数据交换。

本发明的JTAG控制器，是在传统的控制器中增加了一个边界扫描逻辑模块，该边界扫描逻辑主要实现边界扫描的各种信号的产生，即产生TCK，输出TDI、TMS，将TDO存储到存储器中。在边界扫描逻辑的实现过程中，主要是根据PCI总线在边界扫描逻辑的控制端口的各种配置数据，产生所需信号。

该PCI接口逻辑模块与RAM存储器模块及边界扫描逻辑模块通过数据线相连。

本发明的JTAG控制器还包括信号调理模块，该信号调理模块与边界扫描逻辑模块通过数据线相连，对信号进行转换，并将转换过的信号输出到待加载FLASH芯片上。信号调理部分是将LVTTL信号转变成LVDS信号用于长线传输。普通10MHz的LVTTL信号是无法进行一米左右的普通电缆传输的。为了保证信号的质量和频率在PCI-JTAG板卡输出信号之前，先将LVTTL信号转变为LVDS信号保证信号的高质量传输。

信号调理模块可以带有多于一个的输出端口，可以连接多个被测板，这样，可以实现同时对多个目标板同时实现加载。

如图4所示，是本发明的JTAG控制器在系统中的连接示意图。

如图5所示，本发明使用的系统包括一终端机，该终端机与被编程制成板PCB板相连接，带有本发明的JTAG控制器。在终端机上安装有加载系统，该加载系统编译一个包含描述FLASH芯片结构特征和各种操作命令的文件，这就是FLASH芯片编程脚本FPS(FLASH PROGRAMMING SCRIPT)。FPS有着特定的编写格式和语法规则，它是进行FLASH芯片编程的基本输入工具。我们还提供FLASH芯片脚本自动生成工具，结合系统自身的FLASH芯片器件库和CPU器件库，引导用户生成编程所需要的脚本。

FPS采用ANSI C语言格式设计和编写，由六部分组成：

a、管脚定义：

管脚定义描述FLASH芯片所有管脚的信息。值得注意的是，管脚定义描述的不是FLASH芯片本身的管脚，而是与FLASH芯片相连的某个BS器件的相应的管脚，一般就是与之直接或间接相连的BS器件相应的管脚。

系统将管脚分为3类分别进行定义，它们是：控制线、地址线和数据线。

b、块结构描述：

块结构描述包括块数定义和块组成情况描述两部分。

块数定义就是用户要指定FLASH芯片的总的块的个数。

块组成情况描述具体描述FLASH芯片每一块的大小、最大块擦除时间、最大块编程时间(WORD模式和BYTE模式)。

c、编程信息描述

编程信息描述主要描述编程时的一些相关参数设定。包括三个部分：起始编程块，起始偏移量，地址增量。

d、ID码定义

每个FLASH芯片都会包含一个厂商ID(Manufacturer ID)和一个设备ID(Device ID)，ID码定义主要描述这两个ID的情况，以便进行ID校验。ID码定义包括三部分：ID码长度、ID码存放地址、ID值。

e、状态位定义

每个FLASH芯片都有一个状态寄存器SR，它记录对FLASH芯片进行操作尤其是擦写操作时芯片的一些状态信息，用于状态校验，确认FLASH芯片某些操作是否执行成功，或指明了操作失败的具体原因。

通常的SR是一个8位的字，每一位代表一个状态，每一位的取值标识该状态的成功与否。

f、操作命令描述

FLASH芯片是Memory芯片的一种，但是它和别的Memory芯片不一样，对它进行读写操作需要先在特定的地址写入一些特定的命令字方能进行。操作命令描述就是详细描述对FLASH芯片进行各种常用操作的流程和各引脚的相应取值。

在本发明中，通过JTAG控制器发送命令和数据给与欲加载FLASH芯片相邻的边界扫描器件，进而将数据传送到该FLASH芯片而实现加载的目的。本发明的FLASH芯片加载系统支持对FLASH芯片进行在板编程。该FLASH芯片并不被要求带有JTAG接口，而且它一般也不是BS器件，但是它所有的地址线、数据线和控制信号都直接或者间接连接到边界扫描器件上。运行于PC机上的FLASH芯片加载系统通过JTAG控制器发送命令和数据给边界扫描器件，并将数据传送到欲编程的FLASH芯片上，即可实现编程。

在被编程制成板上，与欲加载FLASH芯片相邻的一个或多个边界扫描器件相连接，如果是多个边界扫描器件相连，则形成一个边界扫描链，不管是一个还是多个边界扫描器件，都不影响本发明的实现，边界扫描加载系统就是通过这一系列的扫描链串行移位来完成FLASH芯片的在板编程。

如图6所示，是本发明加载的一个流程图。

首先在终端上通过命令扫描使得欲加载FLASH芯片周边的边界扫描器件处于EXTEST状态，以保证这些边界扫描器件可以通过该边界扫描链向外输出数据和命令；

关于EXTEST命令，它是器件厂家必须提供的公用命令，利用它来进行芯片的整体失效模拟是最适合的。外部测试命令将选择串行连接在TDI与TDO之间的边界扫描寄存器构成的扫描链，同时器件内核逻辑从输入/输出管脚中隔离出来。利用EXTEST命令可以完成的功能：

1)进行芯片之间的互连测试；

2)模拟芯片整体失效功能；

3)可以控制边界扫描器件对其余器件进行读写等操作。

其中2和3是本发明所创新，在本发明的加载方法中，该ESTEST命令是用来完成模拟芯片整体失效，对其他器件进行读写等操作。

然后就是数据移位，将数据刷新输出；

然后从FLASH芯片上回读数据和命令；

再进行数据移位，重新刷新并输出；……，就这样反复进行数据扫描和数据输出，向FLASH芯片输入各种命令和数据，以及从FLASH芯片读回数据，一直到完成FLASH芯片编程为止。

在加载过程中，每次数据移位完毕，所有数据均已经准备好，在进入Update-DR状态时边界扫描器件的边界扫描单元将数据打入FLASH芯片，此时命令寄存器中的命令要求是EXTEST。所以在执行数据移位之前，还要进行一次命令移位，将EXTEST命令装入命令寄存器。但是完成命令装载以后，只要不更改命令，就不再需要进行命令移位了，此时只需要进行数据移位，所以数据移位是编程的主要操作，扫描链的长度是影响FLASH芯片编程速度的关键因素之一。

在系统加载的过程中，当扫描链由多个边界扫描器件组成时，系统会自动将不相关的边界扫描器件旁路掉。

由于都是一些串行移位的过程，所以利用JTAG加载FLASH芯片的速度就成为一个重要的性能指标。

在实际的操作中，以下因素影响JTAG进行FLASH芯片编程的速度：

边界扫描链的长度：扫描链越长意味着编程时间越长；

数据扫描的次数：完成每个地址单元(Byte/Word等)的编程操作需要的扫描次数越多，编程速度就越低。这与FLASH芯片的操作时序有关，执行一个FLASH芯片的操作命令所需要的总线周期越多，编程速度越慢；

数据宽度：对相同字节数的内容进行编程，8-bit的数据宽度要比16-bit的数据宽度多需要一倍的编程时间，也就是说一次编程的数据宽度越大，编程速度越快；

TCK频率：TCK的频率越低，编程速度越慢；TCK频率越高，编程速度越快。但是每一个BS器件都有一个TCK频率的上限(在BSDL中有说明)，超过此频率，信号就不稳定了。

如图7所示，是通过边界扫描器件加载FLASH芯片的连接示意图，其中一个FLASH芯片可以通过一个边界扫描器件完全控制，也可以通过多个边界扫描器件连接。当在边界扫描链中装载了适当的数据后，在EXTEST命令下将数据传送给FLASH芯片。假设图中的边界扫描器件有224个边界扫描单元BSC(以Intel 486D×2为例)，系统必须使用224个TCK时钟完成在每一个BSC中装载预定的数据，这称为一次数据移位(DR-Shift)。

如图8所示，是以28F160C3为例的FLASH编程时序图。由图中可以看出，Intel系列的Flash芯片完成一个地址的Byte/Word编程操作需要4个周期，具体如图9所示。其中，完成FLASH芯片一个地址的Byte/Word编程操作需要写入一个命令字和一组地址/数据，而每一次都需要完成WE从1到0的跳变，所以编程一个Byte/Word需要JTAG进行四次数据扫描。

下面举例计算编程一个4-Mbit Intel Flash memory(以芯片PA28F400BV为例)所需的理论时间。

A、一次数据移位的时间：

TCK＝80ns Cycle Time(12.5Mhz TCK)

224BSC bits×80ns＝17.92us

特别注意，在图7中标注的时间是20us，而我们这里计算的结果是17.92us，多出的2.08us是考虑到系统开销，包括JTAG编程控制器传输数据的开销等。

B、编程一个Byte/Word的时间：

4 signal transitions×17.92us＝71.68us

C、编程4-Mbit的FLASH所需要的时间：

262,144 words(flash memory density)×71.68us＝18.79s

D、编程8-Kword boot block的所需要的时间：

8,192 words(boot block size)×71.68us＝0.59s

E、由上可知，JTAG对FLASH编程的时间计算公式为：

FLASH芯片编程总时间＝(TCK周期)×(扫描链长度)×(编程一个位或字需要的扫描次数)×(FLASH芯片编程大小)

应用实例：应用我们的边界扫描加载系统对某产品中某电路板实现FLASH编程，BS器件为mpc850的CPU(扫描链长度为397)，FLASH芯片为28F320C3TA(4MB，16位数据宽度)，TCK工作频率设置为5MHZ，FLASH的编程大小为2M字节。实际编程时间为365秒，理论编程时间为：

397×4×2×1024×1024×8/(16×5×1000000)＝333秒，

实际消耗时间与理论时间相近(系统存在一定开销)。

本发明利用电路板上的边界扫描器件完成FLASH芯片的加载，成本很低，操作简单方便，而且不会对电路板造成任何损伤，其操作简单，实验和模拟中，取得了很好的效果。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉该技术的人在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims (9)

1、一种FLASH芯片的加载方法，其特征在于通过JTAG控制器发送命令和数据给与欲加载FLASH芯片相连的边界扫描器件，进而将数据传送到该FLASH芯片而实现加载的目的，该方法包括如下步骤：

a、通过命令扫描将FLASH芯片的周边的边界扫描器件设置为EXTEST状态，保证该边界扫描器件可以通过该边界扫描器件形成的边界扫描链输出命令和数据；

b、进行数据移位，将数据刷新输出至FLASH芯片；

c、从FLASH芯片回读数据；

d、重复步骤b和c，向FLASH芯片发出各种编程需要命令和数据，直到完成FLASH芯片的加载。

2、如权利要求1所述的FLASH芯片的加载方法，其特征在于：如步骤b中所述的数据移位是在进行一次命令移位，将EXTEST命令装入命令寄存器后才进行的，如果在加载的过程中对命令进行了更改，则在下一次进行数据移位之前，要进行一次命令移位，将EXTEST命令装入命令寄存器。

3、如权利要求1所述的FLASH芯片的加载方法，其特征在于所述的与欲加载FLASH芯片相邻的边界扫描器件，可以是一个或多个，如果与FLASH芯片相连的是多个边界扫描器件，则在数据加载的过程中，将不相关的边界扫描器件旁路。

4、如权利要求1所述的FLASH芯片的加载方法，其特征在于所述的与FLASH芯片相连的边界扫描器件为直接相连或间隔有非边界扫描器件逻辑簇的间接相连。

5、如权利要求1、2、3或4所述的FLASH芯片的加载方法，其特征在于所述的命令和数据，是通过终端输入和控制的，所述的终端上安装有JTAG控制器。

6、如权利要求5所述的FLASH芯片的加载方法，其特征在于所述的终端上，安装有边界扫描加载系统，该系统描述FLASH结构特征和各种操作命令，包括：

a、管脚定义：描述与FLASH芯片相连的边界扫描器件的相应管脚，包括控制线、地址线和数据线；

b、块结构描述：包括块数定义和块组成情况描述两部分，其中块数定义是用户要指定FLASH芯片的总的块的个数；块组成情况描述具体描述FLASH芯片每一块的大小、最大块擦除时间、最大块编程时间；

c、编程信息描述：主要描述编程时的一些相关参数设定；

d、ID码定义：主要描述厂商ID和一个设备ID；

e、状态位定义：记录对FLASH芯片进行操作尤其是擦写操作时芯片的一些状态信息，用于状态校验，确认FLASH芯片某些操作是否执行成功，或指明了操作失败的具体原因；

f、操作命令描述：详细描述对FLASH芯片进行各种常用操作的流程和各引脚的相应取值。

7、一种JTAG控制器，包括PCI接口逻辑模块、RAM存储器模块，其特征在于还包括边界扫描逻辑模块，用以实现边界扫描的各种信号的产生、输出，所述三个模块之间通过数据线相连，所述的PCI接口逻辑模块统一提供PCI接口，与终端机通过PCI总线相连，所述的RAM存储器模块用来存储数据，完成PCI接口逻辑模块与边界扫描逻辑模块的数据交换；

其中，所述PCI接口逻辑模块和边界逻辑模块之间的数据线有双向的寄存器读写，有从PCI接口逻辑模块到边界逻辑模块的扫描启动，有从边界逻辑模块到PCI接口逻辑模块的扫描结束；

所述PCI接口逻辑模块和RAM存储器模块之间的数据线有双向的存储器读写；

所述RAM存储器模块和边界扫描逻辑模块之间的数据线有双向的数据读写。

8、如权利要求7所述的JTAG控制器，其特征在于还包括信号调理模块，所述的信号调理模块与边界扫描逻辑模块通过数据线相连，对信号进行转换，并将转换过的信号输出到待加载FLASH芯片上。

9、如权利要求8所述的JTAG控制器，其特征在于所述的信号调理模块可以带有多于一个的输出端口，可以连接多个被测板，实现多个FLASH芯片的同时加载。

Images