CN1435695A - 基于边界扫描器件的电路板互连线的测试方法 - Google Patents

基于边界扫描器件的电路板互连线的测试方法 Download PDF

Info

Publication number
CN1435695A
CN1435695A CN 02100465 CN02100465A CN1435695A CN 1435695 A CN1435695 A CN 1435695A CN 02100465 CN02100465 CN 02100465 CN 02100465 A CN02100465 A CN 02100465A CN 1435695 A CN1435695 A CN 1435695A
Authority
CN
China
Prior art keywords
test
circuit board
scan
testing
boundary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 02100465
Other languages
English (en)
Inventor
李颖悟
兰波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN 02100465 priority Critical patent/CN1435695A/zh
Publication of CN1435695A publication Critical patent/CN1435695A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种基于边界扫描器件的电路板互连线的测试方法，该方法首先确定扫描链描述文件、网表文件和边界扫描语言描述文件(BDSL)，对上述文件进行编译，根据编译结果确定进行互连线测试的测试扫描链；通过在测试扫描链上的生成测试激励的器件引脚上施加测试激励数据，在捕获测试响应的器件引脚上捕获测试响应数据，最后根据测试响应数据进行电路板互连线的测试分析；采用上述方案，测试成本低廉，对被测电路板的技术要求很低，适用性较强，不再需要传统的任何探测工具，尤其对传统工具不能进行测试的隐性结点也能进行测试，因此本发明与传统方法相比更能够对电路板上的电路网络连线进行有效地测试。

Description

基于边界扫描器件的电路板互连线的测试方法
技术领域
本发明涉及电路板互连线的测试方法，具体地说涉及基于边界扫描器件的电路板互连线的测试方法。
背景技术
对电路板上的电子器件间的互连线进行测试是消除电器故障隐患的一种手段，现有的测试方法通常是采用探针、针床等传统测试设备对电路板上的电子器件间的连线进行测试。如果需要对电路板上的电路网络的连线进行测试，通常需要使用探针在互连连线的一端施加测试激励，在连线的另一端回收测试响应，从而判断电路板互连网络是否存在短路、开路等故障。
但是随着集成电路的发展进入超大规模集成电路时代，电路板的高度复杂性以及多层印制板、表面封装(SMT)、球栅阵列(BGA)、圆片规模集成(WSI)和多芯片模块(MCM)技术在电路系统中的运用，使得电路节点的物理可访问性正逐步削弱以至于消失，电路和系统的可测试性急剧下降。由于电路板的集成度越来越大，可供测试的结点间距越来越小，有的甚至完全成为隐性结点，在这种情况下，如果只采用探针、针床等传统测试设备进行电路板互连网络的测试就存在很多弊端，甚至无法对电路板进行有效的测试。首先是器件引脚间距越来越小，探针伸上去比较困难，如果一定要将探针伸上去还有可能损伤器件本身；其次有的器件引脚已经成为隐性结点，根本就无法使用探针，比如BGA封装的芯片和MCM器件等。这不但使测试成本上升，在电路和系统总开销中所占的比例不断上升，测试周期加长，而且仍然有不可测的情况存在，因此常规测试方法正面临着日趋严重的测试困难。
发明内容
本发明的目的在于提供一种基于边界扫描器件的能够对电路板上的互连线进行有效测试的测试方法。
为达到上述目的，本发明提供的基于边界扫描器件的电路板互连线的测试方法，包括：
(1)确定扫描链描述文件、网表文件和边界扫描语言描述文件(BDSL)，对上述文件进行编译，根据编译后的网表文件、扫描链描述文件和边界扫描语言描述文件，获得边界扫描器件信息，确定进行互连线测试的测试扫描链；
(2)根据测试扫描链确定生成测试激励的器件和捕获测试响应的器件；
(3)确定生成测试激励的器件的测试引脚，为所述测试引脚指定赋值，根据所述引脚赋值整理扫描链的数据，并将所述引脚赋值发送到生成测试激励器件的相应扫描单元；
(4)生成激励测试的边界扫描器件进行数据刷新，输出相应扫描单元的测试激励数据；
(5)捕获测试响应的器件进行数据捕获，取回相应的测试响应数据，并将相应的测试响应数据送出器件；
(6)根据测试响应数据进行电路板互连线的测试分析。
由于本发明根据电路板上的边界扫描器件以及在上述器件间构成的测试扫描链，在测试扫描链上生成测试激励的器件施加测试信号，在捕获测试响应的器件上捕获测试响应数据，根据测试响应数据进行电路板互连线的测试分析，与现有的方法相比，测试成本低廉，只需利用计算机的并行端口或者在计算机机上插一块接口卡，即可利用电路板器件本身形成的扫描链完成电路板上互连线的测试，因此本发明对被测板的技术要求很低，适用性较强，不再需要传统的任何探测工具，尤其对传统工具不能进行测试的隐性结点也能进行测试，因此本发明与传统方法相比能够对电路板上的电路板互连线进行更有效地测试。另外由于本发明所述方法适合于采用计算机进行测试操作，这样在测试时还可以提供传统测试方法无法提供的直观操作和观察界面，从而使本发明具有较高的测试效率。
附图说明
图1是本发明所述方法的实施例流程图；
图2是典型的边界扫描器件的结构图；
图3是应用本发明所述方法的测试系统的体系结构图；
图4是本发明所述方法的第一个测试示例图；
图5是本发明所述方法的第二个测试示例图。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的描述。
本发明所述的方法基于边界扫描(BS)器件，由于该类器件在输入输出管脚与内核电路之间存在有边界扫描单元(BSC)，利用该单元可以对器件及其外围电路进行测试，从而提高了器件的可控性和可观察性，本发明利用上述BSC对由该类器件组装的电路板的互连线进行测试。
本发明所基于的边界扫描器件的典型结构参考图2。图中，指令和数据寄存器的工作由测试存取通道(TAP)控制器的信号来控制。TAP控制器是一个时序电路，通过测试存取通道接收它的控制信号。标准的测试存取通道至少需要四个集成电路管脚：测试时钟(TCK)、测试激励输入(TDI)、测试模式选择(TMS)和测试响应输出(TDO)。TAP控制器由测试模式选择(TMS)和测试时钟(TCK)信号驱动。TAP控制器的操作按照国际电子电气工程师协会的1149.1标准(IEEE1149.1)定义的状态图来进行。
应用本发明所述方法的测试系统的体系结构参考图3。图中所示测试系统由三部分组成：计算机、JTAG(Joint Test Action Group：联合测试活动组)控制器和被测板。依据本发明所述方法的测试软件由计算机存储并指向，该软件主要完成电路板的分析，提取电路信息，生成测试激励，并通过并行口、PCI接口、ISA接口、USB接口等硬件接口将测试激励传送到JTAG控制器。JTAG控制器负责将测试激励整理成JTAG信号(TDI、TMS和TCK)并施加到被测板上，并且同时从被测板回收测试响应(TDO)信号返回给计算机进行分析。
本发明所述方法的实施例参考图1。按照图1，本发明在步骤1首先确定扫描链描述文件、网表文件和边界扫描语言描述文件(BDSL)，所述扫描链描述文件通常由用户提供，用于确定边界扫描器件的连接关系，例如串行连接顺序；所述网表文件通过需要测试的电路板的电路原理图得到，用于确定电路板上器件的不同引脚的连接关系；所述边界扫描语言描述文件通常由边界扫描器件厂商提供，用于确定电路板上采用的边界扫描器件的属性。对上述三个文件进行编译，根据编译获得边界扫描器件信息和电路板网络连接信息，确定进行互连线测试的测试扫描链。通过步骤2，在上述步骤1中确定的测试扫描链上的边界扫描器件中确定生成测试激励的器件和捕获测试响应的器件。然后根据测试的需要在步骤3确定生成测试激励的器件的测试引脚，为所述测试引脚指定赋值，根据所述引脚赋值整理扫描链的数据，并将所述引脚赋值通过移位的方法发送到生成测试激励器件的相应扫描单元。接着进行步骤4，对生成激励测试的边界扫描器件进行数据刷新，使其输出相应扫描单元的测试激励数据。完成上述操作后，即可进行步骤5，通过捕获测试响应的器件进行响应数据的捕获，取回相应的测试响应数据，并将相应的测试响应数据通过移位的方法送出器件，例如送到计算机系统中的存储器或寄存器中，根据上述响应数据在步骤6进行电路板互连线的测试分析。
应用本发明所述的方法主要用来测试电路板上各集成电路芯片之间互连线的呆滞型故障、开路故障和短路故障。测试示例参考图4。
图4中，由集成电路IC1、IC2、IC3的相应管脚构成了一条测试扫描链，假如需要对net1、net2、net3三条连线进行测试，将IC1的引脚A赋值1、引脚B赋值1，IC2的引脚C赋值0，通过器件的扫描链将这三个值从相应的扫描单元驱动出去，再通过扫描链将IC3对应D、E、F引脚的响应值取回来观察，在正常情况下D、E、F的响应值为1、1、0，而图中的实际响应值为0、0、0，经过进一步分析可以发现图中的net1与地短路、net2和net3桥接短路的故障。
在图5中。通过在IC1的引脚A、B施加测试激励0和1，IC2的引脚C赋值0，从IC3的引脚D、E、F回收测试响应，可以发现net1与电源短路、net2开路的故障。

Claims (6)

1、一种基于边界扫描器件的电路板互连线的测试方法，包括：
(1)确定扫描链描述文件、网表文件和边界扫描语言描述文件(BDSL)，对上述文件进行编译，根据编译后的网表文件、扫描链描述文件和边界扫描语言描述文件，获得边界扫描器件信息，确定进行互连线测试的测试扫描链；
(2)根据测试扫描链确定生成测试激励的器件和捕获测试响应的器件；
(3)确定生成测试激励的器件的测试引脚，为所述测试引脚指定赋值，根据所述引脚赋值整理扫描链的数据，并将所述引脚赋值发送到生成测试激励器件的相应扫描单元；
(4)生成激励测试的边界扫描器件进行数据刷新，输出相应扫描单元的测试激励数据；
(5)捕获测试响应的器件进行数据捕获，取回相应的测试响应数据，并将相应的测试响应数据送出器件；
(6)根据测试响应数据进行电路板互连线的测试分析。
2、根据权利要求1所述的电路板互连线的测试方法，其特征在于：所述扫描链描述文件用于确定边界扫描器件的串行连接顺序。
3、根据权利要求1所述的电路板互连线的测试方法，其特征在于：所述网表文件用于确定电路板上所有器件引脚的互连关系。
4、根据权利要求1所述的电路板连线的测试方法，其特征在于：所述边界扫描语言描述文件用于确定电路板上采用的边界扫描器件的属性。
5、根据权利要求1所述的电路板互连线的测试方法，其特征在于：将引脚赋值发送到生成测试激励器件的相应扫描单元，通过移位的方法完成。
6、根据权利要求1所述的电路板互连线的测试方法，其特征在于：捕获测试响应数据，将相应的响应数据送出器件，通过移位的方法完成。
CN 02100465 2002-02-01 2002-02-01 基于边界扫描器件的电路板互连线的测试方法 Pending CN1435695A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 02100465 CN1435695A (zh) 2002-02-01 2002-02-01 基于边界扫描器件的电路板互连线的测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 02100465 CN1435695A (zh) 2002-02-01 2002-02-01 基于边界扫描器件的电路板互连线的测试方法

Publications (1)

Publication Number Publication Date
CN1435695A true CN1435695A (zh) 2003-08-13

Family

ID=27627101

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 02100465 Pending CN1435695A (zh) 2002-02-01 2002-02-01 基于边界扫描器件的电路板互连线的测试方法

Country Status (1)

Country Link
CN (1) CN1435695A (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100340990C (zh) * 2003-08-28 2007-10-03 华为技术有限公司 一种flash加载的方法
CN100348992C (zh) * 2003-11-19 2007-11-14 华为技术有限公司 一种外围互连线的测试方法
CN100367045C (zh) * 2005-03-30 2008-02-06 中国人民解放军国防科学技术大学 基于二分法的电路连线导通测试方法
CN100426304C (zh) * 2004-09-30 2008-10-15 华为技术有限公司 一种系统级电路审查方法及工具
CN102279357A (zh) * 2011-06-23 2011-12-14 哈尔滨工业大学 一种基于边界扫描技术的分解式电路互连测试方法
CN102435935A (zh) * 2011-10-28 2012-05-02 上海宏力半导体制造有限公司 扫描测试方法
CN102495347A (zh) * 2011-12-01 2012-06-13 北京航天测控技术有限公司 一种边界扫描互联网络测试向量生成方法
CN104181458A (zh) * 2014-08-26 2014-12-03 广州华欣电子科技有限公司 一种pcba板的检测方法及检测装置
CN106597250A (zh) * 2016-11-24 2017-04-26 深圳市紫光同创电子有限公司 一种可编程逻辑器件测试方法及设备
CN106707142A (zh) * 2017-03-07 2017-05-24 济南浪潮高新科技投资发展有限公司 一种检验pcb中pin器件电气连接信息的方法
CN107526027A (zh) * 2017-09-04 2017-12-29 中国航空工业集团公司洛阳电光设备研究所 一种pcba板bga芯片焊点问题快速诊断方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100340990C (zh) * 2003-08-28 2007-10-03 华为技术有限公司 一种flash加载的方法
CN100348992C (zh) * 2003-11-19 2007-11-14 华为技术有限公司 一种外围互连线的测试方法
CN100426304C (zh) * 2004-09-30 2008-10-15 华为技术有限公司 一种系统级电路审查方法及工具
CN100367045C (zh) * 2005-03-30 2008-02-06 中国人民解放军国防科学技术大学 基于二分法的电路连线导通测试方法
CN102279357A (zh) * 2011-06-23 2011-12-14 哈尔滨工业大学 一种基于边界扫描技术的分解式电路互连测试方法
CN102279357B (zh) * 2011-06-23 2013-11-06 哈尔滨工业大学 一种基于边界扫描技术的分解式电路互连测试方法
CN102435935B (zh) * 2011-10-28 2016-06-01 上海华虹宏力半导体制造有限公司 扫描测试方法
CN102435935A (zh) * 2011-10-28 2012-05-02 上海宏力半导体制造有限公司 扫描测试方法
CN102495347A (zh) * 2011-12-01 2012-06-13 北京航天测控技术有限公司 一种边界扫描互联网络测试向量生成方法
CN102495347B (zh) * 2011-12-01 2014-04-16 北京航天测控技术有限公司 一种边界扫描互联网络测试向量生成方法
CN104181458A (zh) * 2014-08-26 2014-12-03 广州华欣电子科技有限公司 一种pcba板的检测方法及检测装置
CN106597250A (zh) * 2016-11-24 2017-04-26 深圳市紫光同创电子有限公司 一种可编程逻辑器件测试方法及设备
CN106707142A (zh) * 2017-03-07 2017-05-24 济南浪潮高新科技投资发展有限公司 一种检验pcb中pin器件电气连接信息的方法
CN107526027A (zh) * 2017-09-04 2017-12-29 中国航空工业集团公司洛阳电光设备研究所 一种pcba板bga芯片焊点问题快速诊断方法
CN107526027B (zh) * 2017-09-04 2019-08-20 中国航空工业集团公司洛阳电光设备研究所 一种pcba板bga芯片焊点问题快速诊断方法

Similar Documents

Publication Publication Date Title
US20040001432A1 (en) Embedding a JTAG host controller into an FPGA design
CN106597250A (zh) 一种可编程逻辑器件测试方法及设备
CN1243307C (zh) 通过jtag对单板进行测试的方法以及设备
CN1435695A (zh) 基于边界扫描器件的电路板互连线的测试方法
Fetherston et al. Testability features of AMD-K6/sup TM/microprocessor
Lefebvre Functional test and diagnosis: A proposed JTAG sample mode scan tester
CN102565664B (zh) 一种测试覆盖率的评估方法
CN1453593A (zh) 一种非边界扫描器件逻辑簇故障测试方法
Ungar et al. IEEE-1149. X standards: achievements vs. expectations
Lu et al. A general fault injection method based on jtag
Miranda A BIST and boundary-scan economics framework
CN1458592A (zh) 基于边界扫描结构的器件功能自动测试方法
Whetsel Event qualification: A gateway to at-speed system testing
Torreiter et al. Testing the enterprise IBM System/390/sup TM/multi processor
Ferreira et al. Automatic generation of a single-chip solution for board-level BIST of boundary scan boards
CN1230765C (zh) 基于边界扫描的电路采样的逻辑分析方法和装置
Manjula et al. Survey of Electronic hardware Testing types ATE evolution & case studies
Hansen Hierarchical test generation: taking boundary scan to the next level
de Boer et al. Silicon debug: avoid needles respins
Lefebvre Test generation: A boundary scan implementation for module interconnect testing
Storey et al. A test methodology to support an ASEM MCM foundry
KR100379721B1 (ko) 경계주사 테스트용 테스트벡터의 생성방법
Dettmer JTAG-setting the standard for boundary-scan testing
Wedge Using boundary scan with a fault dictionary to test and diagnose clusters of non-scan logic
Hartley et al. A rapid-prototyping environment for digital-signal processors

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication