CN102279357A - 一种基于边界扫描技术的分解式电路互连测试方法 - Google Patents

一种基于边界扫描技术的分解式电路互连测试方法 Download PDF

Info

Publication number
CN102279357A
CN102279357A CN201110171426A CN201110171426A CN102279357A CN 102279357 A CN102279357 A CN 102279357A CN 201110171426 A CN201110171426 A CN 201110171426A CN 201110171426 A CN201110171426 A CN 201110171426A CN 102279357 A CN102279357 A CN 102279357A
Authority
CN
China
Prior art keywords
test
measured
interconnection
interconnection network
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110171426A
Other languages
English (en)
Other versions
CN102279357B (zh
Inventor
朱敏
刘思久
杨春玲
陈宇
杨江
李洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harbin Institute of Technology
Original Assignee
Harbin Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harbin Institute of Technology filed Critical Harbin Institute of Technology
Priority to CN 201110171426 priority Critical patent/CN102279357B/zh
Publication of CN102279357A publication Critical patent/CN102279357A/zh
Application granted granted Critical
Publication of CN102279357B publication Critical patent/CN102279357B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

一种基于边界扫描技术的分解式电路互连测试方法，涉及一种电路互连测试方法，它解决了现有的电路互连测试方法的故障诊断的准确率低的问题。其方法：选取一个待测互连网络，并将该待测互连网络中的一个引脚选为测试激励引脚，将该测试激励引脚的输出功能打开，采用边界扫描机制，将激励数据发送到被选中的测试激励引脚上，产生测试响应后，采用边界扫描机制接收其它引脚的测试响应；根据测试响应对电路进行开路或短路故障诊断，获得该待测互连网络的测试结果。本发明适用于电路的互连测试。

Description

一种基于边界扫描技术的分解式电路互连测试方法
技术领域
本发明涉及一种电路互连测试方法。
背景技术
随着电子技术的飞速发展，大规模集成电路和复杂数字芯片越来越广泛的应用于电子设备中，这使得电路板的测试难度不断增加，特别是在表面贴装(SMT)技术出现之后，电路板上的器件安装密度越来越高，可供测试的结点间距也越来越小，有的甚至完全成为隐性的不可达结点，传统的针床、探针等测试方法已经很难对电路板的互连(电路节点的相互连接)进行有效的测试。
使用边界扫描技术进行互连测试时，测试算法是其中关键的环节。传统的测试算法都是按照一定规则去生成测试数据矩阵，测试时需要向所有被测网络同时施加激励。由于测试数据的产生于被测网络数量直接相关，当被测网络较多时，测试数据矩阵会比较大，生成过程和故障诊断过程都比较复杂，而且每次测试都要向所有被测网络施加测试激励，网络直接存在影响，会导致故障的混淆；另一方面，大量的数据同时向被测电路施加，容易受到干扰，影响测试效果，故障诊断的准确率低。
发明内容
本发明是为了解决现有的电路互连测试方法的故障诊断的准确率低的问题，从而提供一种基于边界扫描技术的分解式电路互连测试方法。
一种基于边界扫描技术的分解式电路互连测试方法，它由以下步骤实现：
步骤一、计算待测电路板中待测互连网络的数量，剔除不能进行边界扫描测试的待测互连网络；
步骤二、在边界扫描机制下，将步骤一获得的待测互连网络中的所有引脚设置为只能输入的高阻状态；
步骤三、选取一个待测互连网络，并将该待测互连网络中的一个引脚选为测试激励引脚；
步骤四、将步骤三中所述的测试激励引脚的输出功能打开，采用边界扫描机制，将激励数据发送到被选中的测试激励引脚上，产生测试响应后，采用边界扫描机制接收其它引脚的测试响应；
步骤五、根据步骤四所述的测试响应对电路进行开路或短路故障诊断，获得该待测互连网络的测试结果；
步骤六、判断待测互连网络是否已完成测试，如果判断结果为否，则更换待测互连网络，返回执行步骤二；如果判断结果为是，则结束对电路的互连测试。
步骤一中所述待测互连网络互连形式为单驱动单响应、单驱动多响应、多驱动单响应、多驱动多响应中的一种或几种。
有益效果：本发明采用分解式的操作，每次测试只对一个网络进行操作，不需生成复杂的测试数据矩阵，大大减少了测试的数据量，降低了测试数据生成和诊断的难度，减小了受干扰的可能性，提高了测试的可靠性和可行性，故障诊断的准确率高。
附图说明
图1是本发明的流程示意图；图2是本方法具体实施方式二中测试电路的互连示意图；图3是待测互连网络互连形式为单驱动单响应的电路连接示意图；图4是待测互连网络互连形式为单驱动多响应的电路连接示意图；图5是待测互连网络互连形式为多驱动单响应的电路连接示意图；图6是待测互连网络互连形式为多驱动多响应的电路连接示意图；图7是具体实施方式中所述第一个网络的测试过程的电路连接示意图；图8是具体实施方式二中的诊断结果为开路的示意图；图9是具体实施方式二中的诊断结果为短路的示意图。
具体实施方式
具体实施方式一、结合图1说明本具体实施方式，一种基于边界扫描技术的分解式电路互连测试方法，它由以下步骤实现：
步骤一、计算待测电路板中待测互连网络的数量，剔除不能进行边界扫描测试的待测互连网络；
步骤二、在边界扫描机制下，将步骤一中获得的待测互连网络中的所有引脚设置为只能输入的高阻状态；
步骤三、选取一个待测互连网络，并将该待测互连网络中的一个引脚选为测试激励引脚，并产生数据‘1’或‘0’；
步骤四、将步骤三中所述的测试激励引脚的输出功能打开，采用边界扫描机制，将激励数据发送到被选中的测试激励引脚上，产生测试响应后，采用边界扫描机制接收其它引脚的测试响应；
步骤五、根据步骤四所述的测试响应对电路进行开路或短路故障诊断，获得该待测互连网络的测试结果；
步骤六、判断待测互连网络是否已完成测试，如果判断结果为否，则更换待测互连网络，返回执行步骤二；如果判断结果为是，则结束对电路的互连测试。
步骤一中所述待测互连网络互连形式为单驱动单响应(如图3所示)、单驱动多响应(如图4所示)、多驱动单响应(如图5所示)、多驱动多响应(如图6所示)中的一种或几种。
本发明采用边界扫描技术，通过向芯片内部嵌入边界扫描结构的办法，解决了大规模、高密度电路板的物理测点不易访问的难题，降低了测试难度和成本，实现了对大规模、超大规模数字电路的互连测试。同时，本发明通过分解测试的思想，以单个网络为测试单位，通过向每个网络分别发送测试激励的方法，实现电路的互连测试，不必生成传统测试算法所必须的测试数据矩阵，从而简化了测试的数据生成、施加以及故障诊断过程，降低了测试难度，提高了测试诊断能力和可靠性。
具体实施方式二、本具体实施方式以一个电路互连为示例，对本发明的方法进行说明；如图2所示，电路互连的芯片为U1和U2，共有6个可测的互连网络：net1至net6，具体测试过程为：
步骤一、计算待测电路板中待测互连网络的数量，剔除不能进行边界扫描测试的待测互连网络；
具体为：根据电路原理图文件(.net文件)，查找电路中的互连网络，并将其中不能被边界扫描机制控制的网络剔除，剩余的网络数量即为可测网络总数。
步骤二、在边界扫描机制下，将步骤一中剔除后的待测互连网络中的所有引脚设置为只能输入的高阻状态；
具体为：根据被测器件的BSDL文件，查找步骤一中确定的待测网络中的引脚所对应的边界扫描单元(BSC)序号，然后通过边界扫描机制，向每个引脚对应的控制型单元串行移入控制数据，关闭引脚的输出功能，置为只能输入的高阻状态。
步骤三、在步骤二中，选取一个待测互连网络，并将该待测互连网络中的一个引脚选为测试激励引脚，并产生数据‘1’或‘0’；
具体为：选取一个网络，将其中一个引脚选为测试激励引脚，并产生数据‘1’和‘0’。此时，其他引脚为测试的响应引脚，依然保持步骤二所设定的高阻状态。
步骤四、将步骤三中所述的测试激励引脚的输出功能打开，采用边界扫描机制，将激励数据发送到被选中的测试激励引脚上，产生测试响应后，采用边界扫描机制接收其它引脚的测试响应；
具体为：将步骤三中选中的引脚的输出功能打开，通过边界扫描机制，将激励数据发送到被选中的激励引脚上，其它引脚保持高阻状态，用于接收测试响应；响应接收完毕后，再通过边界扫描机制将所有响应引脚上当响应数据收回。图7为第一个网络的测试过程，其中U1_1脚是激励引脚，其他引脚都为响应引脚，测试时，向U1_1脚发送数据‘1’和‘0’，其他引脚会收到响应的响应数据，通过分析其他引脚的响应就可以判断网络1的开路情况以及该网络和其他网络的短路情况。
步骤五、根据步骤四所述的测试响应响应对电路进行开路或短路故障诊断，获得该待测互连网络的测试结果；
具体为：根据步骤四收回的响应对电路进行开路和短路故障诊断。图8是开路诊断的示例：假设网络1中的U1_2脚出现开路，当向激励脚U1_1发送‘1’和‘0’时，由于U1_2脚与网络断开，故该引脚收回的数据不随激励数据而变化，而保持一个定值，可以据此判断出开路故障；图9是短路诊断的示例：假设网络2和网络1短路，当电路正常时，网络2与网络1不连接，因此响应也不随激励变化，但电路短路时，网络2和网络1相连，网络2的所有引脚的响应就会跟随激励变化，可以据此判断出短路故障。其他网络的故障也依次判断。
步骤六、判断待测互连网络是否已完成测试，如果判断结果为否，则返回执行步骤二；如果判断结果为是，则结束对电路的互连测试。

Claims (2)

1.一种基于边界扫描技术的分解式电路互连测试方法，其特征是：它由以下步骤实现：
步骤一、计算待测电路板中待测互连网络的数量，剔除不能进行边界扫描测试的待测互连网络；
步骤二、在边界扫描机制下，将步骤一获得的待测互连网络中的所有引脚设置为只能输入的高阻状态；
步骤三、选取一个待测互连网络，并将该待测互连网络中的一个引脚选为测试激励引脚；
步骤四、将步骤三中所述的测试激励引脚的输出功能打开，采用边界扫描机制，将激励数据发送到被选中的测试激励引脚上，产生测试响应后，采用边界扫描机制接收其它引脚的测试响应；
步骤五、根据步骤四所述的测试响应对电路进行开路或短路故障诊断，获得该待测互连网络的测试结果；
步骤六、判断待测互连网络是否已完成测试，如果判断结果为否，则更换待测互连网络，返回执行步骤二；如果判断结果为是，则结束对电路的互连测试。
2.根据权利要求1所述的一种基于边界扫描技术的分解式电路互连测试方法，其特征在于步骤一中所述待测互连网络互连形式为单驱动单响应、单驱动多响应、多驱动单响应、多驱动多响应中的一种或几种。
CN 201110171426 2011-06-23 2011-06-23 一种基于边界扫描技术的分解式电路互连测试方法 Expired - Fee Related CN102279357B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110171426 CN102279357B (zh) 2011-06-23 2011-06-23 一种基于边界扫描技术的分解式电路互连测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110171426 CN102279357B (zh) 2011-06-23 2011-06-23 一种基于边界扫描技术的分解式电路互连测试方法

Publications (2)

Publication Number Publication Date
CN102279357A true CN102279357A (zh) 2011-12-14
CN102279357B CN102279357B (zh) 2013-11-06

Family

ID=45104914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110171426 Expired - Fee Related CN102279357B (zh) 2011-06-23 2011-06-23 一种基于边界扫描技术的分解式电路互连测试方法

Country Status (1)

Country Link
CN (1) CN102279357B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103954905A (zh) * 2014-05-16 2014-07-30 哈尔滨工业大学 数字电路故障检测电路及利用该电路测试故障的方法
CN104655951A (zh) * 2013-11-21 2015-05-27 英业达科技有限公司 连接接口的差分信号测试系统及其方法
CN109901045A (zh) * 2017-12-08 2019-06-18 英业达科技有限公司 电路板的连接器插槽引脚导通检测系统及其方法
CN110007217A (zh) * 2019-05-22 2019-07-12 哈尔滨工业大学（威海） 一种低功耗边界扫描测试方法
CN111044879A (zh) * 2019-12-20 2020-04-21 苏州浪潮智能科技有限公司 一种快速定位主板物理接口故障位置的方法及系统
CN111289876A (zh) * 2020-03-02 2020-06-16 电子科技大学 一种大规模电路的边界扫描互连测试矢量生成方法
CN111398701A (zh) * 2019-01-02 2020-07-10 深圳市广和通无线股份有限公司 设备测试方法、装置、计算机设备和存储介质
CN112462245A (zh) * 2019-09-09 2021-03-09 英业达科技有限公司 边界扫描互联线路的生成方法与装置
TWI813441B (zh) * 2022-09-13 2023-08-21 英業達股份有限公司 以待測接腳之測試點進行邊界掃描測試之系統及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172377A (en) * 1990-09-07 1992-12-15 Genrad, Inc. Method for testing mixed scan and non-scan circuitry
EP0543506A2 (en) * 1991-11-19 1993-05-26 Hewlett-Packard Company Enhanced boundary-scan interconnect test diagnosis through utilization of board topology data
US5513188A (en) * 1991-09-10 1996-04-30 Hewlett-Packard Company Enhanced interconnect testing through utilization of board topology data
CN1435695A (zh) * 2002-02-01 2003-08-13 华为技术有限公司 基于边界扫描器件的电路板互连线的测试方法
US6754863B1 (en) * 2000-04-04 2004-06-22 Silicon Graphics, Inc. Scan interface chip (SIC) system and method for scan testing electronic systems
CN101529388A (zh) * 2007-03-08 2009-09-09 中兴通讯股份有限公司 一种非边界扫描数字器件的测试方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172377A (en) * 1990-09-07 1992-12-15 Genrad, Inc. Method for testing mixed scan and non-scan circuitry
US5513188A (en) * 1991-09-10 1996-04-30 Hewlett-Packard Company Enhanced interconnect testing through utilization of board topology data
EP0543506A2 (en) * 1991-11-19 1993-05-26 Hewlett-Packard Company Enhanced boundary-scan interconnect test diagnosis through utilization of board topology data
US6754863B1 (en) * 2000-04-04 2004-06-22 Silicon Graphics, Inc. Scan interface chip (SIC) system and method for scan testing electronic systems
CN1435695A (zh) * 2002-02-01 2003-08-13 华为技术有限公司 基于边界扫描器件的电路板互连线的测试方法
CN101529388A (zh) * 2007-03-08 2009-09-09 中兴通讯股份有限公司 一种非边界扫描数字器件的测试方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104655951A (zh) * 2013-11-21 2015-05-27 英业达科技有限公司 连接接口的差分信号测试系统及其方法
CN103954905A (zh) * 2014-05-16 2014-07-30 哈尔滨工业大学 数字电路故障检测电路及利用该电路测试故障的方法
CN103954905B (zh) * 2014-05-16 2016-07-06 哈尔滨工业大学 数字电路故障检测电路及利用该电路测试故障的方法
CN109901045A (zh) * 2017-12-08 2019-06-18 英业达科技有限公司 电路板的连接器插槽引脚导通检测系统及其方法
CN111398701A (zh) * 2019-01-02 2020-07-10 深圳市广和通无线股份有限公司 设备测试方法、装置、计算机设备和存储介质
CN110007217A (zh) * 2019-05-22 2019-07-12 哈尔滨工业大学（威海） 一种低功耗边界扫描测试方法
CN110007217B (zh) * 2019-05-22 2021-06-25 哈尔滨工业大学（威海） 一种低功耗边界扫描测试方法
CN112462245A (zh) * 2019-09-09 2021-03-09 英业达科技有限公司 边界扫描互联线路的生成方法与装置
CN112462245B (zh) * 2019-09-09 2022-08-19 英业达科技有限公司 边界扫描互联线路的生成方法与装置
CN111044879A (zh) * 2019-12-20 2020-04-21 苏州浪潮智能科技有限公司 一种快速定位主板物理接口故障位置的方法及系统
CN111289876A (zh) * 2020-03-02 2020-06-16 电子科技大学 一种大规模电路的边界扫描互连测试矢量生成方法
TWI813441B (zh) * 2022-09-13 2023-08-21 英業達股份有限公司 以待測接腳之測試點進行邊界掃描測試之系統及方法

Also Published As

Publication number Publication date
CN102279357B (zh) 2013-11-06

Similar Documents

Publication Publication Date Title
CN102279357B (zh) 一种基于边界扫描技术的分解式电路互连测试方法
JP4791954B2 (ja) コンパクタを使用する試験応答の圧縮
CN101911491B (zh) 用于分析扫描链和确定扫描链中的保持时间故障的数目或位置的方法
US11073556B2 (en) Low pin count reversible scan architecture
US9086459B2 (en) Detection and diagnosis of scan cell internal defects
US11156661B2 (en) Reversible multi-bit scan cell-based scan chains for improving chain diagnostic resolution
EP1762856A1 (en) Fault Diagnosis Apparatus and Method for System-on-Chip (SOC)
US11041906B2 (en) Optimized scan chain diagnostic pattern generation for reversible scan architecture
US7496816B2 (en) Isolating the location of defects in scan chains
CN110308381A (zh) 一种fpga输入输出逻辑模块的内建自测方法及系统
CN105631077A (zh) 具有增大的故障覆盖率的集成电路
US8214170B2 (en) Test pattern compression
CN106771985A (zh) 一种弱短路故障测试电路及其测试方法
CN102608519B (zh) 基于节点信息的电路故障诊断方法
CN112154336A (zh) 确定性星体内建自测
Eichenberger et al. Towards a world without test escapes: The use of volume diagnosis to improve test quality
Cantoro et al. Automatic generation of stimuli for fault diagnosis in IEEE 1687 networks
Leong et al. Built-in clock domain crossing (CDC) test and diagnosis in GALS systems
US20180335475A1 (en) Reconfigurable Scan Network Defect Diagnosis
US10963612B2 (en) Scan cell architecture for improving test coverage and reducing test application time
US11408938B2 (en) Bidirectional scan cells for single-path reversible scan chains
WO2009105788A2 (en) Improving the performance of signature based diagnosis for logic bist
CN101529388B (zh) 一种非边界扫描数字器件的测试方法
CN116741751A (zh) 集成电路的单元、集成电路以及管芯的测试方法
Kahng et al. New and improved BIST diagnosis methods from combinatorial group testing theory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131106

Termination date: 20140623

EXPY Termination of patent right or utility model