CN111044879A - 一种快速定位主板物理接口故障位置的方法及系统 - Google Patents

Abstract

本申请公开了一种快速定位主板物理接口故障位置的方法及系统，该方法包括：获取良品首件的特征值，并将其作为参考数据；通过对待测接口进行故障测试，采集待测接口的测试数据；判断测试数据是否与相应的参考数据一致；如果否，判定待测接口发生故障；根据测试治具输出的IO信号，确定发生故障的待测接口的引脚，IO信号中的电平状态位与待测接口的引脚一一对应。该系统包括：待测接口、测试治具和主控模块，测试治具与待测接口连接，测试治具与主控模块通信连接，主控模块与上位机连接，主控模块包括：良品首件特征值获取单元、故障测试单元、判断单元和定位单元。通过本申请，能够大大提高故障定位效率和故障定位的准确性。

Description

一种快速定位主板物理接口故障位置的方法及系统

技术领域

本申请涉及电路板测试技术领域，特别是涉及一种快速定位主板物理接口故障位置的方法及系统。

背景技术

服务器主板中通常设置有许多物理接口，如DIMM(Dual-Inline-Memory-Modules，双列直插式存储模块)槽、PCI(Peripheral Component Interconnect，外设部件互连标准)槽以及mi-PCI槽等。这些物理接口体积较小，但是承担着重要的数据传输任务，发生故障时如果无法及时处理，会造成严重的损失。因此，如何在生产过程中对服务器主板上物理接口的故障进行定位，从而有针对性地进行故障处理，是个重要的技术问题。

目前，对主板物理接口故障进行定位的方法通常是，采用ICT设备进行具体故障点位的诊断。具体地，在板卡设计时，需要预留ICT测试点，根据这些测试点进行ICT植针，后期即可采用ICT设备进行故障点位确定。而且，采用ICT设备对高密度板进行测试时，需要进行大量的植针，甚至需要两台或两台以上ICT设备才能覆盖一个高密度板的测试。

然而，目前对主板物理接口故障进行定位的方法中，由于需要在板卡设计时预留ICT测试点，对板卡的layout提出了较高的要求，设计复杂，而且需要PCB布线，线路比较复杂，测试方法也比较复杂。针对高密度板测试时还需要大量值针，测试过程比较复杂，从而导致故障定位的效率较低。

发明内容

本申请提供了一种快速定位主板物理接口故障位置的方法及系统，以解决现有技术中对主板物理接口故障进行定位的测试方法复杂以及定位效率较低的问题。

为了解决上述技术问题，本申请实施例公开了如下技术方案：

一种快速定位主板物理接口故障位置的方法，所述主板物理接口故障类型包括：开路故障和短路故障，所述方法包括：

获取良品首件的特征值，并将其作为参考数据，所述参考数据包括：第一开路参考数据、第二开路参考数据、第一短路参考数据和第二短路参考数据，所述第一开路参考数据为良品首件在一种控制信号的开路状态下的特征值，所述第二开路参考数据为良品首件在另一种控制信号的开路状态下的特征值，所述第一短路参考数据为良品首件在一种控制信号的短路状态下的特征值，所述第二短路参考数据为良品首件在另一种控制信号的短路状态下的特征值；

通过对所述待测接口进行故障测试，采集所述待测接口的测试数据，所述故障测试包括：开路故障测试和短路故障测试，所述测试数据包括：开路测试数据和短路测试数据；

判断所述测试数据是否与相应的参考数据一致；

如果否，判定待测接口发生故障；

根据测试治具输出的IO信号，确定发生故障的待测接口的引脚，所述IO信号中的电平状态位与待测接口的引脚一一对应。

可选地，当所述主板物理接口故障类型为开路故障时，通过对所述待测接口进行故障测试，采集所述待测接口的测试数据的方法，包括：

将待测接口与测试治具的对应接口连接；

将与待测接口存在物理连接关系的芯片引脚或底座引脚短路；

获取第一状态电平控制信号；

根据所述第一状态电平控制信号，输出第一开路测试数据；

获取第二状态电平控制信号；

根据所述第二状态电平控制信号，输出第二开路测试数据。

可选地，判断所述测试数据是否与相应的参考数据一致的方法，具体为：

判断第一开路测试数据和第二开路测试数据是否满足：第一开路测试数据与第一开路参考数据一致，且，第二开路测试数据与第二开路参考数据一致。

可选地，所述根据待测接口输出的IO信号，确定发生故障的待测接口的引脚的方法，包括：

确定异常开路测试数据，所述异常开路测试数据为第一开路测试数据和第二开路测试数据中与相应参考数据不一致的开路测试数据；

按照电平状态位排列顺序，逐一比对异常开路测试数据中IO信号的电平状态位和相应参考数据中IO信号的电平状态位，确定异常开路测试数据中的异常电平状态位；

根据所述异常电平状态位，确定发生故障的待测接口的引脚。

可选地，当所述主板物理接口故障类型为短路故障时，通过对所述待测接口进行故障测试，采集所述待测接口的测试数据的方法，包括：

将待测接口与测试治具的对应接口连接；

将与待测接口存在物理连接关系的芯片引脚或底座引脚设置为开路状态；

获取第一状态电平控制信号；

根据所述第一状态电平控制信号，输出第一短路测试数据；

获取第二状态电平控制信号；

根据所述第一状态电平控制信号，输出第二短路测试数据。

可选地，判断所述测试数据是否与相应的参考数据一致的方法，具体为：

判断第一短路测试数据和第二短路测试数据是否满足：第一短路测试数据与第一短路参考数据一致，且，第二短路测试数据与第二短路参考数据一致。

可选地，所述根据待测接口输出的IO信号，确定发生故障的待测接口的引脚的方法，包括：

按照电平状态位排列顺序，逐一比对第一短路测试数据中IO信号的电平状态位和第一短路参考数据中IO信号的电平状态位，确定第一短路测试数据中的异常电平状态位；

按照电平状态位排列顺序，逐一比对第二短路测试数据中IO信号的电平状态位和第二短路参考数据中IO信号的电平状态位，确定第二短路测试数据中的异常电平状态位；

根据所述第一短路测试数据中的异常电平状态位和第二短路测试数据中的异常电平状态位，确定发生故障的待测接口的引脚。

一种快速定位主板物理接口故障位置的系统，所述主板物理接口故障类型包括：开路故障和短路故障，所述系统包括：待测接口、测试治具和主控模块，所述测试治具与待测接口连接，所述测试治具与主控模块通信连接，所述主控模块与上位机连接，所述主控模块包括：良品首件特征值获取单元、故障测试单元、判断单元和定位单元；

所述良品首件特征值获取单元，用于获取良品首件的特征值，并将其作为参考数据，所述参考数据包括：第一开路参考数据、第二开路参考数据、第一短路参考数据和第二短路参考数据，所述第一开路参考数据为良品首件在一种控制信号的开路状态下的特征值，所述第二开路参考数据为良品首件在另一种控制信号的开路状态下的特征值，所述第一短路参考数据为良品首件在一种控制信号的短路状态下的特征值，所述第二短路参考数据为良品首件在另一种控制信号的短路状态下的特征值；

故障测试单元，用于对所述待测接口进行故障测试，采集所述待测接口的测试数据；

判断单元，用于判断所述测试数据是否与相应的参考数据一致，如果是，判定待测接口没有发生故障，如果否，判定待测接口发生故障；

定位单元，用于根据测试治具输出的IO信号，确定发生故障的待测接口的引脚，所述IO信号中的电平状态位与待测接口的引脚一一对应。

可选地，所述主控模块中包括一个STM32单片机或多个STM32单片机。

可选地，当主控模块中包括多个STM32单片机时，N个所述STM32单片机中包括：一个主控STM32单片机和N-1个从控STM32单片机，任一所述从控STM32单片机与一个测试治具相匹配，所述主控STM32单片机的一端经由IO总线与待测接口连接，所述主控STM32单片机的另一端经由USART通讯总线与上位机连接，所述主控STM32单片机分别通过IO总线和USART通讯总线与任一从控STM32单片机通信连接；

所述主控STM32单片机，用于向N-1个从控STM32单片机发送控制命令，并将N-1个从控STM32单片机采集到的测试数据上传至上位机；

所述从控STM32单片机，用于根据主控STM32单片机的命令，对与所述从控STM32单片机相匹配的测试治具所采集的测试数据进行故障判断和故障定位。

本申请的实施例提供的技术方案可以包括以下有益效果：

本申请提供一种快速定位主板物理接口故障位置的方法，该方法首先获取良品首件的特征值，并将其作为参考数据；其次对待测接口进行故障测试，采集待测接口的测试数据；然后判断测试数据是否与相应的参考数据一致，当不一致时判定待测接口发生故障，最后根据测试治具输出的IO信号确定发生故障的待测接口的引脚，从而对故障位置进行定位。本实施例通过比对良品首件的特征值和测试数据，先对故障进行故障类型的进一步确定，确保是发生了初步判定的故障，再进行故障定位，有利于提高故障判定的准确性。然后根据IO信号的序列确定待测接口的相应引脚，从而实现故障位置。通过引脚确定故障位置，更加准确，有利于尽快执行故障处理，提高故障处理效率。

本申请还提供一种快速定位主板物理接口故障位置的系统，该系统主要包括待测接口、测试治具和主控模块。通过主控模块控制测试治具对待测接口进行测试，然后主控模块对采集到的测试数据进行分析，从而确定故障类型和对故障进行定位。本实施例中主控模块可以采用一个STM32单片机或多个STM32单片机，当采用多个STM32单片机时，多个STM32单片机中包括一个主控STM32单片机和N-1个从控STM32单片机，任一从控STM32单片机与一个测试治具相匹配，从而能够实现多个测试治具并联使用，一个可以测试拥有大量引脚的接口，或者一次可以批量测试多个接口，有利于大大提高测试效率。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例所提供的一种快速定位主板物理接口故障位置的方法的流程示意图；

图2为待测接口与测试治具的连接关系示意图；

图3为开路故障测试时待测接口与测试治具的连接关系示意图；

图4为待测接口的短路故障状态和开路故障状态示意图；

图5为本申请实施例所提供的一种快速定位主板物理接口故障位置的系统的结构示意图；

图6为本申请实施例中快速定位主板物理接口故障位置的系统的数据通信过程示意图；

图7为多个测试治具并联使用的连接关系示意图。

具体实施方式

为了使本技术领域的人员更好地理解本申请中的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

为了更好地理解本申请，下面结合附图来详细解释本申请的实施方式。

实施例一

参见图1，图1为本申请实施例所提供的一种快速定位主板物理接口故障位置的方法的流程示意图。由图1可知，本实施例中快速定位主板物理接口故障位置的方法，主要包括如下过程：

S1：获取良品首件的特征值，并将其作为参考数据。

本实施例中的主板物理接口包括：DIMM槽、PCI槽、mi-PCI槽等。本实施例中的主板物理接口故障类型主要包括：开路故障和短路故障。根据故障类型和不同的控制信号，参考数据包括：第一开路参考数据、第二开路参考数据、第一短路参考数据和第二短路参考数据，第一开路参考数据为良品首件在一种控制信号的开路状态下的特征值，第二开路参考数据为良品首件在另一种控制信号的开路状态下的特征值，第一短路参考数据为良品首件在一种控制信号的短路状态下的特征值，第二短路参考数据为良品首件在另一种控制信号的短路状态下的特征值。其中，控制信号包括多种，本实施例中至少选取两种控制信号下的参考数据，避免只通过一种控制信号确定故障，既能够节省测试时间，又有利于提高测试结果的准确性。

良品首件在开路状态下的特征值和在短路状态下的特征值，可以通过对良品首件分别进行开路测试和短路测试来获取，也就是良品首件在开路状态和短路状态下的测试数据，以此作为参考数据，该参考数据是良品首件在开路或短路时的引脚状态。

S2：通过对待测接口进行故障测试，采集待测接口的测试数据。

本实施例中待测接口与测试治具之间的连接关系可以参见图2。

本实施例中的故障测试包括：开路故障测试和短路故障测试，相应地，测试数据包括：开路测试数据和短路测试数据。下面分别按照不同的故障类型，描述采集待测接口的测试数据的方法。

当主板物理接口故障类型为开路故障时，步骤S2包括如下过程：

S211：将待测接口与测试治具的对应接口连接。

本实施例中开路故障时待测接口与测试治具之间的连接关系可以参见图3。开路故障时待测接口处实际的连接状态可以参见图4。

S212：将与待测接口存在物理连接关系的芯片引脚或底座引脚短路。

由图3可知，将与待测接口连接的CPU的所有引脚短路。

本实施例中以与CPU连接的PCIe接口的故障测试和故障定位为例，待测接口为PCIe接口，与PCIe接口存在物理连接关系的芯片为CPU芯片，因此，将CPU芯片引脚短路。当初步判定为开路故障之后，根据步骤S211和S212，按照开路故障测试的方法连接线路。

连接线路之后，执行步骤S213：获取第一状态电平控制信号。

本实施例中根据不同的待测接口，可以有不同状态的电平控制信号，至少取两种状态电平控制信号，能够提高测试结果的准确性。

测试治具获取第一状态电平控制信号之后，执行步骤S214：根据第一状态电平控制信号，输出第一开路测试数据。

测试治具输出的IO信号中包含高低电平信号，由于此时与待测接口连接的CPU的全部引脚短路，且IO信号中的电平状态与待测接口的引脚一一对应，此时会造成IO的高低电平进行线与，从而测试治具输出的IO信号被待测接口强制拉低，相当于待测接口被动控制测试治具的IO信号的输出，此时，测试治具所读取到的第一开路测试数据即为第一种控制信号状态下待测接口的开路测试数据。

获取第一开路测试数据之后，改变控制信号，执行步骤S215：获取第二状态电平控制信号。

S216：根据第二状态电平控制信号，输出第二开路测试数据。

本实施例通过待测接口获取不同的电平控制信号，能够更加全面准确地验证开路故障，从而提高故障判断的准确性，有利于提高后续故障定位的准确性。

当主板物理接口故障类型为短路故障时，步骤S2包括如下过程：

S221：将待测接口与测试治具的对应接口连接。

S222：将与待测接口存在物理连接关系的芯片引脚或底座引脚设置为开路状态。

本实施例中短路故障时待测接口与测试治具的连接关系示意图参考图2，只是确保与待测接口连接的CPU处于开路状态即可。短路故障时待测接口处实际的连接状态可以参见图4。

S223：获取第一状态电平控制信号。

S224：根据第一状态电平控制信号，输出第一短路测试数据。

S225：获取第二状态电平控制信号。

S226：根据第二状态电平控制信号，输出第二短路测试数据。

继续参见图1可知，获取到待测接口的测试数据之后，执行步骤S3：判断测试数据是否与相应的参考数据一致。

S4：如果否，判定待测接口发生故障。

针对开路故障测试，步骤S3具体为：

判断第一开路测试数据和第二开路测试数据是否满足：第一开路测试数据与第一开路参考数据一致，且，第二开路测试数据与第二开路参考数据一致。

也就是判断在高电平控制信号和低电平不同的控制信号下，待测接口的开路测试数据是否均与相应控制信号下良品首件的开路测试数据一致，如果一致，表明没有发生开路故障。如果不一致，根据步骤S4可知，判定待测接口发生了开路故障。通过对开路故障进行进一步判断，能够提高故障判断的准确性，为后续进行故障定位提供依据。

针对短路故障测试，步骤S3具体包括：

判断第一短路测试数据和第二短路测试数据是否满足：第一短路测试数据与第一短路参考数据一致，且，第二短路测试数据与第二短路参考数据一致。

也就是在同样控制信号下待测接口的短路测试数据与良品首件的短路测试数据一致时，判定没有短路故障，当不一致时判定发生了短路故障。

继续参见图1可知，判定发生故障之后，执行步骤S5：根据测试治具输出的IO信号，确定发生故障的待测接口的引脚。其中，IO信号中的电平状态位与待测接口的引脚一一对应。

测试治具读取待测接口的电平状态，然后输出IO信号。具体地，当待测接口发生开路故障时，步骤S5包括如下过程：

S511：确定异常开路测试数据，异常开路测试数据为第一开路测试数据和第二开路测试数据中与第一参考数据不一致的开路测试数据。

S512：按照电平状态位排列顺序，逐一比对异常开路测试数据中IO信号的电平状态位和相应参考数据中IO信号的电平状态位，确定异常开路测试数据中的异常电平状态位。

S513：根据异常电平状态位，确定发生故障的待测接口的引脚。

当待测接口发生短路故障时，步骤S5包括如下过程：

S521：按照电平状态位排列顺序，逐一比对第一短路测试数据中IO信号的电平状态位和第一短路参考数据中IO信号的电平状态位，确定第一短路测试数据中的异常电平状态位。

S522：按照电平状态位排列顺序，逐一比对第二短路测试数据中IO信号的电平状态位和第二短路参考数据中IO信号的电平状态位，确定第二短路测试数据中的异常电平状态位。

S523：根据所述第一短路测试数据中的异常电平状态位和第二短路测试数据中的异常电平状态位，确定发生故障的待测接口的引脚。

下面以与CPU连接的待测接口PCIe为例，说明开路故障测试以及故障定位的过程：

A1)按照图2所示，将良品首件PCIe接口连接到测试治具上对应的接口H1。

A2)按照图3所示，将CPU1_A的所有PIN脚短路，执行开路测试程序。

开路测试程序中的逻辑为：IO组1发出控制信号，控制IO14/IO13/IO12…/IO1输出电平。也就是测试治具获取不同状态的电平控制信号。

A3)IO组1输出第一状态电平控制信号10 1010 1010 1010，根据该控制信号测试治具输出：00 0000 0000 0000，也就是测试治具读取到的实际IO口电平为：00 0000 00000000，以此为第一开路参考数据。

A4)改变控制信号的状态，获取第二状态电平控制信号，IO组1输出第二状态电平控制信号01 0101 0101 0101，根据该控制信号测试治具读取到的实际IO口电平为：000000 0000 0000，以此为第二开路参考数据。

A5)按照步骤A1)-A4)，将待测PCIe接口连接到测试治具，获取到第一开路测试数据和第二开路测试数据。其中第一开路测试数据与第一开路参考数据的控制信号相同，第二开路测试数据与第二开路参考数据的控制信号相同。将第一开路测试数据与第一开路参考数据比较，判断二者是否一致，将第二开路测试数据与第二开路参考数据比较，判断二者是否一致，只要有一个不一致，将待测接口定位，判定为开路故障，进行后续故障处理。

具体地，如果待测PCIe接口处发生图4所示的开路故障，当IO组1输出第一状态电平控制信号10 1010 1010 1010时，测试治具读取到的实际IO口电平为：00 0000 00000000；当IO组1输出第二状态电平控制信号01 0101 0101 0101时，测试治具读取到的实际IO口电平为：00 0000 0000 0001。将第一开路参考数据00 0000 0000 0000与第一开路测试数据00 0000 0000 0000异或等于00 0000 0000 0000。将第二开路参考数据00 00000000 0000与第二开路测试数据00 0000 0000 0001异或等于00 0000 0000 0001，进行异或运算不为0，所以可确定有开路发生，由于数据输入顺序为IO14/IO13/IO12…/IO1，所以定位为IO1处异常，则可定位为PCIe_A的PIN1开路。

下面以与CPU连接的待测接口PCIe为例，说明短路故障测试以及故障定位过程：

B1)按照图2所示，将良品首件PCIe接口连接到测试治具上对应的接口H1。

B2)取下短路测试治具，保持CPU开路，执行短路测试程序。

短路测试程序中的逻辑为：IO组1发出控制信号，控制IO14/IO13/IO12…/IO1输出电平。也就是测试治具获取不同状态的电平控制信号。

B3)IO组1输出第一状态电平控制信号10 1010 1010 1010，根据该控制信号测试治具输出：10 1010 1010 1010，也就是测试治具读取到的实际IO口电平为：10 1010 10101010，以此为第一短路参考数据。

B4)改变控制信号的状态，获取第二状态电平控制信号01 0101 0101 0101，根据该控制信号测试治具读取到的实际IO口电平为：01 0101 0101 0101，以此为第二短路参考数据。

B5)按照步骤B1)-B4)，将待测PCIe接口连接到测试治具，获取到第一短路测试数据和第二短路测试数据。其中第一短路测试数据与第一短路参考数据的控制信号相同，第二短路测试数据与第二短路参考数据的控制信号相同。将第一短路测试数据与第一短路参考数据比较，判断二者是否一致，将第二短路测试数据与第二短路参考数据比较，判断二者是否一致，只要有一个不一致，将待测接口定位，判定为短路故障，进行后续故障处理。

具体地，如果待测PCIe接口处发生图4所示的短路故障，当IO组1输出第一状态电平控制信号10 1010 1010 1010时，测试治具读取到的实际IO口电平为：00 1010 10101010；当IO组1输出第二状态电平控制信号01 0101 0101 0101时，测试治具读取到的实际IO口电平为：00 0101 0101 0101。将第一短路参考数据10 1010 1010 1010与第一短路测试数据00 1010 1010 1010异或等于10 0000 0000 0000。将第二短路参考数据01 01010101 0101与第二短路测试数据00 0101 0101 0101异或等于01 0000 0000 0001，进行异或运算均不为0，所以可确定有短路发生，由于数据输入顺序为IO14/IO13/IO12…/IO1，所以定位IO14和IO13处异常，有短路发生。

实施例二

在图1-图4所示实施例的基础之上参见图5，图5为本申请实施例所提供的一种快速定位主板物理接口故障位置的系统的结构示意图。由图5可知，本实施例中快速定位主板物理接口故障位置的系统主要包括：待测接口、测试治具和主控模块。其中，测试治具与待测接口连接，测试治具与主控模块通信连接，主控模块与上位机连接，主控模块包括：良品首件特征值获取单元、故障测试单元、判断单元和定位单元。

良品首件特征值获取单元，用于获取良品首件的特征值，并将其作为参考数据，参考数据包括：第一开路参考数据、第二开路参考数据、第一短路参考数据和第二短路参考数据，第一开路参考数据为良品首件在一种控制信号的开路状态下的特征值，第二开路参考数据为良品首件在另一种控制信号的开路状态下的特征值，第一短路参考数据为良品首件在一种控制信号的短路状态下的特征值，第二短路参考数据为良品首件在另一种控制信号的短路状态下的特征值。故障测试单元，用于对待测接口进行故障测试，采集待测接口的测试数据。判断单元，用于判断测试数据是否与相应的参考数据一致，如果是，判定待测接口没有发生故障，如果否，判定待测接口发生故障。定位单元，用于根据测试治具输出的IO信号，确定发生故障的待测接口的引脚，IO信号中的电平状态位与待测接口的引脚一一对应。

故障测试单元又包括：开路故障测试单元和短路故障测试单元。

其中，开路故障测试单元包括：第一开路信号获取子单元、第一开路测试数据输出子单元、第二开路信号获取子单元以及第二开路测试数据输出子单元。其中，第一开路信号获取子单元用于获取第一状态电平控制信号；第一开路测试数据输出子单元，用于根据第一状态电平控制信号，输出第一开路测试数据；第二开路信号获取子单元，用于获取第二状态电平控制信号；第二开路测试数据输出子单元，用于根据第二状态电平控制信号，输出第二开路测试数据。

短路故障测试单元包括：第一短路信号获取子单元、第一短路测试数据输出子单元、第二短路信号获取子单元以及第二短路测试数据输出子单元。第一短路信号获取子单元，用于获取第一状态电平控制信号；第一短路测试数据输出子单元，用于根据第一状态电平控制信号，输出第一短路测试数据；第二短路信号获取子单元，用于获取第二状态电平控制信号；第二短路测试数据输出子单元，用于根据第一状态电平控制信号，输出第二短路测试数据。

判断单元包括：开路判断子单元和短路判断子单元。

开路判断子单元，用于判断第一开路测试数据和第二开路测试数据是否满足：第一开路测试数据与第一开路参考数据一致，且，第二开路测试数据与第二开路参考数据一致。如果第一开路测试数据与第一开路参考数据一致，且，第二开路测试数据与第二开路参考数据一致，判定待测接口没有发生故障；否则，判定待测接口发生故障。

短路判断子单元，用于判断第一短路测试数据和第二短路测试数据是否满足：第一短路测试数据与第一短路参考数据一致，且，第二短路测试数据与第二短路参考数据一致。如果第一短路测试数据与第一短路参考数据一致，且，第二短路测试数据与第二短路参考数据一致，判定待测接口没有发生故障；否则，判定待测接口发生故障。

定位单元包括：开路定位单元和短路定位单元。

开路定位单元又包括：开路测试数据确定子单元、第一比对子单元和第一引脚确定子单元。其中，开路测试数据确定子单元，用于确定异常开路测试数据，异常开路测试数据为第一开路测试数据和第二开路测试数据中与相应参考数据不一致的开路测试数据；第一比对子单元，用于按照电平状态位排列顺序，逐一比对异常开路测试数据中IO信号的电平状态位和相应参考数据中IO信号的电平状态位，确定异常开路测试数据中的异常电平状态位；第一引脚确定子单元，用于根据异常电平状态位，确定发生故障的待测接口的引脚。

短路定位单元又包括：第二比对子单元、第三比对子单元和第二引脚确定子单元。其中，第二比对子单元，用于按照电平状态位排列顺序，逐一比对第一短路测试数据中IO信号的电平状态位和第一短路参考数据中IO信号的电平状态位，确定第一短路测试数据中的异常电平状态位；第三比对子单元，用于按照电平状态位排列顺序，逐一比对第二短路测试数据中IO信号的电平状态位和第二短路参考数据中IO信号的电平状态位，确定第二短路测试数据中的异常电平状态位；第二引脚确定子单元，用于根据第一短路测试数据中的异常电平状态位和第二短路测试数据中的异常电平状态位，确定发生故障的待测接口的引脚。

进一步地，主控模块采用STM32单片机来实现。主控模块中包括一个STM32单片机或多个STM32单片机。且系统中测试治具的数量为一个或多个，一个测试治具与一个STM32单片机相匹配。

主控模块采用多个STM32单片机时，假设主控模块采用N个STM32单片机，N个STM32单片机中包括：一个主控STM32单片机和N-1个从控STM32单片机，任一从控STM32单片机与一个测试治具相匹配，主控STM32单片机的一端经由IO总线与待测接口连接，主控STM32单片机的另一端经由USART通讯总线与上位机连接，主控STM32单片机分别通过IO总线和USART通讯总线与任一从控STM32单片机通信连接。多个测试治具可以并联使用。

其中，主控STM32单片机用于向N-1个从控STM32单片机发送控制命令，并将N-1个从控STM32单片机采集到的测试数据上传至上位机。从控STM32单片机，用于根据主控STM32单片机的命令，对与从控STM32单片机相匹配的测试治具所采集的测试数据进行故障判断和故障定位。

采用多个STM32单片机作为主控模块时，本实施例中快速定位主板物理接口故障位置的系统的数据通信过程可以参见图6。多个测试治具并联使用的连接关系示意图可以参见图7。

本实施例的系统中还包括显示器和报警器，且显示器和报警器分别与STM32主控单片机的输出端连接。显示器可以采用液晶显示器，报警器可以采用声光报警器。

该实施例中快速定位主板物理接口故障位置的系统的工作原理和工作方法，在图1-图4所示的实施例中已经详细阐述，两个实施例之间可以互相参照，在此不再赘述。

以上所述仅是本申请的具体实施方式，使本领域技术人员能够理解或实现本申请。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种快速定位主板物理接口故障位置的方法，其特征在于，所述主板物理接口故障类型包括：开路故障和短路故障，所述方法包括：

获取良品首件的特征值，并将其作为参考数据，所述参考数据包括：第一开路参考数据、第二开路参考数据、第一短路参考数据和第二短路参考数据，所述第一开路参考数据为良品首件在一种控制信号的开路状态下的特征值，所述第二开路参考数据为良品首件在另一种控制信号的开路状态下的特征值，所述第一短路参考数据为良品首件在一种控制信号的短路状态下的特征值，所述第二短路参考数据为良品首件在另一种控制信号的短路状态下的特征值；

通过对所述待测接口进行故障测试，采集所述待测接口的测试数据，所述故障测试包括：开路故障测试和短路故障测试，所述测试数据包括：开路测试数据和短路测试数据；

判断所述测试数据是否与相应的参考数据一致；

如果否，判定待测接口发生故障；

根据测试治具输出的IO信号，确定发生故障的待测接口的引脚，所述IO信号中的电平状态位与待测接口的引脚一一对应。

2.根据权利要求1所述的一种快速定位主板物理接口故障位置的方法，其特征在于，当所述主板物理接口故障类型为开路故障时，通过对所述待测接口进行故障测试，采集所述待测接口的测试数据的方法，包括：

将待测接口与测试治具的对应接口连接；

将与待测接口存在物理连接关系的芯片引脚或底座引脚短路；

获取第一状态电平控制信号；

根据所述第一状态电平控制信号，输出第一开路测试数据；

获取第二状态电平控制信号；

根据所述第二状态电平控制信号，输出第二开路测试数据。

3.根据权利要求2所述的一种快速定位主板物理接口故障位置的方法，其特征在于，判断所述测试数据是否与相应的参考数据一致的方法，具体为：

判断第一开路测试数据和第二开路测试数据是否满足：第一开路测试数据与第一开路参考数据一致，且，第二开路测试数据与第二开路参考数据一致。

4.根据权利要求3所述的一种快速定位主板物理接口故障位置的方法，其特征在于，所述根据待测接口输出的IO信号，确定发生故障的待测接口的引脚的方法，包括：

确定异常开路测试数据，所述异常开路测试数据为第一开路测试数据和第二开路测试数据中与相应参考数据不一致的开路测试数据；

按照电平状态位排列顺序，逐一比对异常开路测试数据中IO信号的电平状态位和相应参考数据中IO信号的电平状态位，确定异常开路测试数据中的异常电平状态位；

根据所述异常电平状态位，确定发生故障的待测接口的引脚。

5.根据权利要求1所述的一种快速定位主板物理接口故障位置的方法，其特征在于，当所述主板物理接口故障类型为短路故障时，通过对所述待测接口进行故障测试，采集所述待测接口的测试数据的方法，包括：

将待测接口与测试治具的对应接口连接；

将与待测接口存在物理连接关系的芯片引脚或底座引脚设置为开路状态；

获取第一状态电平控制信号；

根据所述第一状态电平控制信号，输出第一短路测试数据；

获取第二状态电平控制信号；

根据所述第一状态电平控制信号，输出第二短路测试数据。

6.根据权利要求5所述的一种快速定位主板物理接口故障位置的方法，其特征在于，判断所述测试数据是否与相应的参考数据一致的方法，具体为：

判断第一短路测试数据和第二短路测试数据是否满足：第一短路测试数据与第一短路参考数据一致，且，第二短路测试数据与第二短路参考数据一致。

7.根据权利要求6所述的一种快速定位主板物理接口故障位置的方法，其特征在于，所述根据待测接口输出的IO信号，确定发生故障的待测接口的引脚的方法，包括：

按照电平状态位排列顺序，逐一比对第一短路测试数据中IO信号的电平状态位和第一短路参考数据中IO信号的电平状态位，确定第一短路测试数据中的异常电平状态位；

按照电平状态位排列顺序，逐一比对第二短路测试数据中IO信号的电平状态位和第二短路参考数据中IO信号的电平状态位，确定第二短路测试数据中的异常电平状态位；

根据所述第一短路测试数据中的异常电平状态位和第二短路测试数据中的异常电平状态位，确定发生故障的待测接口的引脚。

8.一种快速定位主板物理接口故障位置的系统，其特征在于，所述主板物理接口故障类型包括：开路故障和短路故障，所述系统包括：待测接口、测试治具和主控模块，所述测试治具与待测接口连接，所述测试治具与主控模块通信连接，所述主控模块与上位机连接，所述主控模块包括：良品首件特征值获取单元、故障测试单元、判断单元和定位单元；

所述良品首件特征值获取单元，用于获取良品首件的特征值，并将其作为参考数据，所述参考数据包括：第一开路参考数据、第二开路参考数据、第一短路参考数据和第二短路参考数据，所述第一开路参考数据为良品首件在一种控制信号的开路状态下的特征值，所述第二开路参考数据为良品首件在另一种控制信号的开路状态下的特征值，所述第一短路参考数据为良品首件在一种控制信号的短路状态下的特征值，所述第二短路参考数据为良品首件在另一种控制信号的短路状态下的特征值；

故障测试单元，用于对所述待测接口进行故障测试，采集所述待测接口的测试数据；

判断单元，用于判断所述测试数据是否与相应的参考数据一致，如果是，判定待测接口没有发生故障，如果否，判定待测接口发生故障；

定位单元，用于根据测试治具输出的IO信号，确定发生故障的待测接口的引脚，所述IO信号中的电平状态位与待测接口的引脚一一对应。

9.根据权利要求8所述的一种快速定位主板物理接口故障位置的系统，其特征在于，所述主控模块中包括一个STM32单片机或多个STM32单片机。

10.根据权利要求9所述的一种快速定位主板物理接口故障位置的系统，其特征在于，当主控模块中包括多个STM32单片机时，N个所述STM32单片机中包括：一个主控STM32单片机和N-1个从控STM32单片机，任一所述从控STM32单片机与一个测试治具相匹配，所述主控STM32单片机的一端经由IO总线与待测接口连接，所述主控STM32单片机的另一端经由USART通讯总线与上位机连接，所述主控STM32单片机分别通过IO总线和USART通讯总线与任一从控STM32单片机通信连接；

所述主控STM32单片机，用于向N-1个从控STM32单片机发送控制命令，并将N-1个从控STM32单片机采集到的测试数据上传至上位机；

所述从控STM32单片机，用于根据主控STM32单片机的命令，对与所述从控STM32单片机相匹配的测试治具所采集的测试数据进行故障判断和故障定位。

Images