CN1453593A - 一种非边界扫描器件逻辑簇故障测试方法 - Google Patents
一种非边界扫描器件逻辑簇故障测试方法 Download PDFInfo
- Publication number
- CN1453593A CN1453593A CN 02118303 CN02118303A CN1453593A CN 1453593 A CN1453593 A CN 1453593A CN 02118303 CN02118303 CN 02118303 CN 02118303 A CN02118303 A CN 02118303A CN 1453593 A CN1453593 A CN 1453593A
- Authority
- CN
- China
- Prior art keywords
- test
- scanning device
- logic cluster
- boundary scanning
- boundary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及一种非边界扫描器件逻辑簇故障测试方法。一种非边界扫描器件逻辑簇故障测试方法，其特征在于通过与非边界扫描器件逻辑簇相邻的边界扫描BS(BoundaryScan)器件向该非边界扫描器件逻辑簇输出测试激励并捕获测试响应，进而对该测试响应进行比较分析，完成对该非边界扫描器件逻辑簇故障的测试。本发明的测试方法，成本很低，操作简单方便，是一种高效低成本的芯片故障测试方法。
Description
技术领域
本发明涉及通信、电子领域的电路板测试方法，更具体地说涉及一种电路板上非边界扫描器件逻辑簇故障的测试方法。
技术背景
对电路板上的电子器件的故障(焊接情况也会影响到功能)进行测试是消除系统故障隐患的一种手段。现在的测试手段比较落后，在很多情况下只是对整个系统的故障进行测试，并没有对每一个器件的故障进行验证。如果对于非常重要的器件需要进行故障测试，那么通常也是采用探针、针床等传统测试设备进行测试。通常需要使用探针在器件的一端施加测试激励，在器件的另一端回收测试响应，根据真值表判断该器件是否存在故障，见图1所示。
但是随着集成电路的发展进入超大规模集成电路时代，电路板的高度复杂性以及多层印制板、表面封装(SMT)、球栅阵列(BGA)、圆片规模集成(WSI)和多芯片模块(MCM)技术在电路系统中的运用，使得电路节点的物理可访问性正逐步削弱以至于消失，电路和系统的可测试性急剧下降。由于电路板的集成度越来越大，可供测试的结点间距越来越小，有的甚至完全成为隐性结点，在这种情况下，如果只采用探针、针床等传统测试设备进行器件故障测试就存在很多弊端，甚至无法进行有效测试。首先是器件引脚间距越来越小，探针伸上去比较困难，如果一定要将探针伸上去还有可能损伤器件本身；其次有的器件引脚已经成为隐性结点，根本就无法使用探针，比如BGA封装的芯片和MCM器件等。这不但使测试成本在电路和系统总开销中所占的比例不断上升，测试周期加长，而且仍然有很多不可测的情况存在，因此常规测试方法正面临着日趋严重的测试困难。
针对这种情况，电子测试的研究方向也从接触式测试、测试针床、测试分析仪器等传统测试方法发展到了研究在电子系统甚至芯片设计时就考虑系统测试问题的新兴设计方法——DFT，通过它来解决现代系统的测试问题。作为可测性设计的结构化设计方法，主要有以下几种：扫描通路法、级敏扫描化、随机存取扫描化、扫描置入化、自测试与内建自测试、边界扫描BS(BoundaryScan)等。而边界扫描就是其中一种重要的有效的测试方法。
边界扫描BS(Boundary Scan)概念的提出，是为了解决超大规模集成VLSI的测试问题。1985年，由Philips、Siemens等公司成立的JETAG(Joint EuropeanTest Action Group)提出了边界扫描技术，它通过存在于器件输入输出管脚与内核电路之间的边界扫描单元BSC对器件及其外围电路进行测试，从而提高了器件的可控性和可观察性，解决了现代电子技术发展带来的上述测试问题，可以较方便地完成由现代器件组装的电路板的测试。
边界扫描BS(Boundary Scan)器件的测试问题容易得到解决，而非边界扫描器件的测试却一直没有很好的测试方法。目前，边界扫描器件越来越多，但是非边界扫描器件也仍然大量存在；而且在复杂电路设计中，VLSI和ASIC(专用集成电路)虽然能够完成电路的许多功能，但并不是所有的逻辑功能都可以集成，相当多的功能仍需要采用分离器件或通用集成电路实现，而它们很少支持边界扫描。由边界扫描器件和非边界扫描器件组装的混合技术电路板是常见的情形。
在一个电路板上，由若干个非边界扫描器件组成非边界扫描器件逻辑簇，当边界扫描器件和非边界扫描器件逻辑簇混装的时候，非边界扫描器件逻辑簇就不能直接使用边界扫描的方法进行测试。这时如果非边界扫描器件逻辑簇的周围存在边界扫描器件，通过现有的方法就很难简单而有效地测试出该非边界扫描器件逻辑簇的功能及故障。
以下是现有技术中关于边界扫描器件等的相关知识。
如图2至图5所示，带边界扫描结构的芯片和不带边界扫描结构的芯片相比较，主要是多了5个测试存取通道TAP(Test Access Port)引脚：测试时钟输入TCK(Test ClocK input)、测试数据输入TDI(Test Data Input)、测试数据输出TDO(Test Data Output)、测试模式输入TMS(Test Mode Select input)和TRST(请给出中文名称及英文全称)，同时多了一个测试存取通道TAP(TestAccess Port)控制器、一个指令寄存器和一组数据寄存器，数据寄存器又包括边界扫描单元寄存器、旁路(BYPASS)寄存器，还可能包括器件代码(IDCODE)寄存器、用户代码(USERCODE)寄存器或其余用户自定义寄存器。下面以一个简单的六D触发器为例进行的图示说明。
由图3和图4可以看出，带边界扫描结构的芯片和不带边界扫描结构的芯片相比较，在外部引脚和芯片内核之间，多了一些边界扫描单元，这些扫描单元的一般结构见图5。
芯片正常工作时，外部引脚和芯片内核在逻辑上是直通的，在进行芯片外部测试时，外部引脚和芯片内核在逻辑上是断开的，通过边界扫描单元可以控制芯片的外部引脚，或者打出测试激励，或者回收测试响应。这是边界扫描器件进行外部互连测试的原理，也是利用边界扫描器件进行非边界扫描器件逻辑簇测试的原理。
发明内容
针对如上所述的问题，本发明提出一种非边界扫描器件逻辑簇故障测试方法，目的在于通过该方法，可以测试非边界扫描器件逻辑簇的故障及损坏程度。
一种非边界扫描器件逻辑簇故障测试方法，其特征在于通过与非边界扫描器件逻辑簇相邻的边界扫描器件向该非边界扫描器件逻辑簇输出测试激励并捕获测试响应，进而对该测试响应进行比较分析，完成对该非边界扫描器件逻辑簇故障的测试。
所述的非边界扫描器件逻辑簇故障测试方法，包括如下步骤：
a、将测试激励预置到BS器件U1相应的输出扫描单元；
b、通过BS器件U1的扫描单元将测试激励施加到非边界扫描器件逻辑簇输入引脚上；
c、通过BS器件U2的扫描单元接收从非边界扫描器件逻辑簇输出引脚得到的测试响应；
d、将测试响应取回，与对比数据进行比较分析，得出结果。
所述的对比数据是该非边界扫描器件逻辑簇的输入输出关系真值表。
所述的预置测试激励与取回测试相应，是通过数据串行位移来完成的。
所述的比较分析步骤，是通过终端机来完成的。
所述的非边界扫描器件逻辑簇故障测试方法，包括一个在所述的终端机上预装分析软件的步骤，该预装软件可以根据响应数据来完成对比操作，输出结果。
通过本发明的非边界扫描器件逻辑簇测试方法，利用电路板上现成的边界扫描器件对非边界扫描器件逻辑簇进行测试，并不需要占用昂贵的设备资源，利用普通计算机的并行端口构造一台虚拟仪器就可以进行测试，而且对电路板本身的设计要求也比较低，只需要将相应的边界扫描器件连成一条链，引出测试行动联合组织JTAG(Joint test action group)接口即可(JTAG技术也就是边界扫描BS技术，两者同一个东西，两种叫法)。
本发明是一种低成本高效率的测试方法，它提高了边界扫描器件的利用价值，它不仅在开发调试阶段可以采用，也可以在生产阶段采用，还可以在维护维修阶段采用。如果它和系统测试总线结合，还可以进行系统级的自检，具有广泛的应用前景。
附图说明
图1是本用在线测试ICT(In Circuit Test)测试器件故障的示意图；
图2是边界扫描器件的结构图；
图3是不带边界扫描器的六D触发器结构图；
图4是带边界扫描器的六D触发器结构图；
图5是BC-1类型的边界扫描单元结构图；
图6是非边界扫描器件逻辑簇测试原理图；
图7是进行非边界扫描器件逻辑簇测试的测试系统结构示意图；
图8是一个实施例的结果输出图；
图9是另一个实施例的结果输出图。
具体实施方式
下面结合说明书附图来说明本发明的具体实施方式。
如图6所示，是本发明一种非边界扫描器件逻辑簇故障测试方法的原理图，在图中BS器件U1和BS器件U2位于非BS器件逻辑簇周围，包围该非边界扫描器件逻辑簇的BS器件就类似分布在它周围的探针。
本实施例用到的测试系统如图7所示，该系统包括三个部分：计算机、JTAG控制器和包含待测非边界扫描器件逻辑簇被测板，JTAG控制器与计算机的接口，可以采用计算机的标准接口，比如并行打印口、USB接口、ISA插槽、PCI插槽等，是标准的，而且被公认的。此种测试系统在目前的测试领域也是应用比较广泛的。
在本实施例中，通过与非边界扫描器件逻辑簇相邻的边界扫描BS器件U1向该非边界扫描器件逻辑簇输出测试激励并通过边界扫描BS器件U2捕获测试响应，进而对该测试响应进行比较分析，完成对该非边界扫描器件逻辑簇故障的测试。具体可以包括以下步骤：
首先，通过数据串行位移，将测试激励预置到BS器件U1相应的输出扫描单元。
在本实施例中，使用到一个PC机作为终端机，负责发出各种指令。该终端机上预装了非边界扫描器件逻辑簇测试的软件系统，这个软件主要完成非边界扫描器件逻辑簇的分析，提取扫描链信息和非边界扫描器件逻辑簇的输入输出关系，根据非边界扫描器件逻辑簇内部逻辑关系生成测试激励，并通过并行口、PCI接口、ISA接口或USB接口等硬件接口将测试激励传送到JTAG控制器。由JTAG控制器负责将测试激励整理成JTAG信号(TDI、TMS和TCK)并施加到被测板的待测非边界扫描器件逻辑簇上。
然后，通过与非边界扫描器件逻辑簇相连的BS器件U1的扫描单元将产生的测试激励施加到非边界扫描器件逻辑簇输入引脚上。这时，该测试激励就会沿该非边界扫描器件逻辑簇的输入引脚，传向该非边界扫描器件逻辑簇的输出引脚。在芯片正常工作时，外部引脚和芯片内核在逻辑上是直通的，在进行芯片外部测试时，外部引脚和芯片内核在逻辑上是断开的，通过边界扫描单元可以控制芯片的外部引脚，或者打出测试激励，或者回收测试响应。非边界扫描器件逻辑簇的输出引脚会输出相应的测试响应。
通过BS器件U2的扫描单元接收从非边界扫描器件逻辑簇输出引脚得到的测试响应。
将非边界扫描器件逻辑簇输出引脚输出的测试响应取回，与对比数据进行比较分析，得出结果。该测试响应存在两种可能，与该非边界扫描器件逻辑簇的真实值一致或者不一致，这时，我们可以根据一个预先制定的真值表来做对比，当输出的某个引脚的测试值与真值表中响应的引脚真实值相同时，那么，这个引脚就是正常的，如果与真实值不同，那么这个引脚就存在故障，就是通过这种对比，来完成非边界扫描器件逻辑簇的测试的。当然，该对比数据可以有多种形式，可以是真值表，同样可以是错误值表，通过输出响应与错误值表的对比，一样可以完成认定。
在本实施例中，比较分析工作是通过终端机来完成的，将真值表数据预先输入到终端机中，当非边界扫描器件逻辑簇输出管脚输出的响应得到后，将此响应数据写入终端机中，通过响应的比较程序，可以非常容易地得到比较结果。
如图8所示，是本发明一个实施例的结果输出图，从该输出图中可以看出，该输出响应与该非边界扫描器件逻辑簇的真值表值是一致的，即说明该非边界扫描器件逻辑簇功能正常。
如图9所示，是另一个实施例的结果输出图，从该图中可以看出，该输出响应与该非边界扫描器件逻辑簇的真值表值是不一致的，即说明该非边界扫描器件逻辑簇存在问题，发现故障。
本发明利用电路板上的边界扫描器件完成由非边界扫描器件组成的非边界扫描器件逻辑簇的内部故障的在板测试，成本很低，操作简单方便，是一种高效低成本的芯片故障测试方法，而且不会对电路板造成任何损伤，其操作简单，无需要专门的技术人员也能进行，即使不懂测试原理也可以进行测试操作，实验和模拟中，取得了很好的效果。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉该技术的人在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。
Claims (6)
1、一种非边界扫描器件逻辑簇故障测试方法，其特征在于通过与非边界扫描器件逻辑簇相邻的边界扫描BS(Boundary Scan)器件向该非边界扫描器件逻辑簇输出测试激励并捕获测试响应，进而对该测试响应进行比较分析，完成对该非边界扫描器件逻辑簇故障的测试。
2、如权利要求1所述的非边界扫描器件逻辑簇故障测试方法，其特征在于包括如下步骤：
a、将测试激励预置到BS器件U(1)相应的输出型扫描单元；
b、通过BS器件U(1)的输出扫描单元将测试激励施加到非边界扫描器件逻辑簇输入引脚上；
c、通过BS器件U(2)的输入扫描单元接收从非边界扫描器件逻辑簇输出引脚得到的测试响应；
d、将测试响应取回，与对比数据进行比较分析，得出结果。
3、如权利要求2所述的非边界扫描器件逻辑簇故障测试方法，其特征在于所述的对比数据是该非边界扫描器件逻辑簇的输入输出关系真值表。
4、如权利要求2或3所述的非边界扫描器件逻辑簇故障测试方法，其特征在于所述的预置测试激励与取回测试响应，是通过数据串行位移来完成的。
5、如权利要求2或3所述的非边界扫描器件逻辑簇故障测试方法，其特征在于所述的比较分析步骤，是通过终端机来完成的。
6、如权利要求5所述的非边界扫描器件逻辑簇故障测试方法，其特征在于还包括一个在所述的终端机上预装分析软件的步骤，该预装软件可以根据响应数据来完成对比操作，输出结果。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02118303 CN1253794C (zh) | 2002-04-23 | 2002-04-23 | 一种非边界扫描器件逻辑簇故障测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02118303 CN1253794C (zh) | 2002-04-23 | 2002-04-23 | 一种非边界扫描器件逻辑簇故障测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1453593A true CN1453593A (zh) | 2003-11-05 |
| CN1253794C CN1253794C (zh) | 2006-04-26 |
Family
ID=29257332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02118303 Expired - Fee Related CN1253794C (zh) | 2002-04-23 | 2002-04-23 | 一种非边界扫描器件逻辑簇故障测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1253794C (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100348992C (zh) * | 2003-11-19 | 2007-11-14 | 华为技术有限公司 | 一种外围互连线的测试方法 |
| CN100348993C (zh) * | 2004-10-15 | 2007-11-14 | 清华大学 | 构造无故障屏蔽奇偶测试的扫描链和扫描森林的方法 |
| CN102305907A (zh) * | 2011-05-31 | 2012-01-04 | 中国科学院深圳先进技术研究院 | 多芯片封装结构的测试方法和系统 |
| CN101529388B (zh) * | 2007-03-08 | 2012-05-09 | 中兴通讯股份有限公司 | 一种非边界扫描数字器件的测试方法 |
| CN102841307A (zh) * | 2012-09-29 | 2012-12-26 | 南京理工大学常熟研究院有限公司 | 一种逻辑故障定位的方法 |
| CN103884949A (zh) * | 2010-12-14 | 2014-06-25 | 苏州工业园区谱芯科技有限公司 | 削减板级物理测试点的测试方法 |
| CN108152720A (zh) * | 2016-12-06 | 2018-06-12 | 英业达科技有限公司 | 测试非边界扫描芯片及其周边线路的系统及其方法 |
| CN112763898A (zh) * | 2020-12-22 | 2021-05-07 | 中国电子科技集团公司第五十八研究所 | 一种基于bsc单元特性的系统级边界扫描链的集成设计方法 |
| CN116338442A (zh) * | 2023-05-30 | 2023-06-27 | 深圳市微特精密科技股份有限公司 | 一种dut的边界扫描测试系统及自检测方法 |
-
2002
- 2002-04-23 CN CN 02118303 patent/CN1253794C/zh not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100348992C (zh) * | 2003-11-19 | 2007-11-14 | 华为技术有限公司 | 一种外围互连线的测试方法 |
| CN100348993C (zh) * | 2004-10-15 | 2007-11-14 | 清华大学 | 构造无故障屏蔽奇偶测试的扫描链和扫描森林的方法 |
| CN101529388B (zh) * | 2007-03-08 | 2012-05-09 | 中兴通讯股份有限公司 | 一种非边界扫描数字器件的测试方法 |
| CN103884949A (zh) * | 2010-12-14 | 2014-06-25 | 苏州工业园区谱芯科技有限公司 | 削减板级物理测试点的测试方法 |
| CN103884949B (zh) * | 2010-12-14 | 2016-08-24 | 盛科网络（苏州）有限公司 | 削减板级物理测试点的测试方法 |
| CN102305907A (zh) * | 2011-05-31 | 2012-01-04 | 中国科学院深圳先进技术研究院 | 多芯片封装结构的测试方法和系统 |
| CN102841307A (zh) * | 2012-09-29 | 2012-12-26 | 南京理工大学常熟研究院有限公司 | 一种逻辑故障定位的方法 |
| CN102841307B (zh) * | 2012-09-29 | 2015-07-22 | 南京理工大学常熟研究院有限公司 | 一种逻辑故障定位的方法 |
| CN108152720A (zh) * | 2016-12-06 | 2018-06-12 | 英业达科技有限公司 | 测试非边界扫描芯片及其周边线路的系统及其方法 |
| CN112763898A (zh) * | 2020-12-22 | 2021-05-07 | 中国电子科技集团公司第五十八研究所 | 一种基于bsc单元特性的系统级边界扫描链的集成设计方法 |
| CN116338442A (zh) * | 2023-05-30 | 2023-06-27 | 深圳市微特精密科技股份有限公司 | 一种dut的边界扫描测试系统及自检测方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1253794C (zh) | 2006-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6928638B2 (en) | Tool for generating a re-generative functional test | |
| US6948096B2 (en) | Functional random instruction testing (FRIT) method for complex devices such as microprocessors | |
| Cheng et al. | Signature based diagnosis for logic BIST | |
| CN1278332A (zh) | 具有地址相关指令的边界扫描系统 | |
| CN1253794C (zh) | 一种非边界扫描器件逻辑簇故障测试方法 | |
| Whetsel | An IEEE 1149.1 Based Logic/Signature Analyzer in a Chip. | |
| CN1243307C (zh) | 通过jtag对单板进行测试的方法以及设备 | |
| CN101526582A (zh) | 边界扫描测试向量生成方法 | |
| CN114994509A (zh) | 一种芯片可测性设计的方法 | |
| US6651197B1 (en) | Method for determining the optimum locations for scan latches in a partial-scan IC built in self test system | |
| CN1435695A (zh) | 基于边界扫描器件的电路板互连线的测试方法 | |
| Zhiwei et al. | Realization of Integrity Test of Boundary-Scan Structure | |
| CN102565664B (zh) | 一种测试覆盖率的评估方法 | |
| Galke et al. | Perspectives of combining online and offline test technology for dependable systems on a chip | |
| CN1458592A (zh) | 基于边界扫描结构的器件功能自动测试方法 | |
| Ferreira et al. | Automatic generation of a single-chip solution for board-level BIST of boundary scan boards | |
| Torreiter et al. | Testing the enterprise IBM System/390/sup TM/multi processor | |
| Whetsel | Event qualification: A gateway to at-speed system testing | |
| Wheater et al. | ASIC test cost/strategy trade-offs | |
| KR200221586Y1 (ko) | 전자장비 점검장치 | |
| Druckerman et al. | Cost trade-offs of various design for test techniques | |
| KR100473266B1 (ko) | 클러스터 테스트와 에지 테스트를 동시에 수행하는 테스트패턴의 생성방법 | |
| Yi et al. | Interconnect delay fault test on boards and SoCs with multiple clock domains | |
| Muresan et al. | HIGH-LEVEL STRUCTURAL TEST PARALLELISM | |
| WO2024076370A1 (en) | Multi-phase logic built-in self-test observation scan technology |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060426 Termination date: 20180423 |