CN103884949B - 削减板级物理测试点的测试方法 - Google Patents

Abstract

本发明揭示了一种削减板级物理测试点的测试方法，其包括如下步骤：提供待测电路板，所述待测电路板上安装有若干电子元器件及对应的若干物理测试点；若干电子元器件包括分别通过两个电容而相互连接的两个边界扫描器件；对待测电路板上的物理测试点进行筛选，筛选出可以被削减的上述电子元器件中以差分线相连的电容与边界扫描器件之间的物理测试点；运用在线测试对未被削减的物理测试点进行测试，另外，辅助利用边界扫描测试对可以被削减的物理测试点进行测试。通过对待测电路板上部分物理测试点进行优化和削减，把这部分削减的物理测试点所能测到的电路通过成本较低的边界扫描测试来完成，从而降低整个测试成本和时间。

Description

削减板级物理测试点的测试方法

本申请为申请号201010587165.5、申请日2010年12月14日、发明名称“削减板级物理测试点的测试方法”的分案申请

技术领域

本发明涉及一种削减板级物理测试点的测试方法，属于集成电路板级生产测试领域。

背景技术

在线测试(In-Circuit Test，ICT)被广泛应用于电子制造企业，它的作用主要是通过夹具，以PCB上的测试点为接口，对PCB上的电子元器件进行电气测试，以诊断电子元器件是否完好。

边界扫描测试(Boundary Scan Test)是另一种测试方法，其定义了TAP(Test Access Port，测试访问端口)的5个管脚：TDI(Test Data Input，测试数据输入)、TDO(Test Data Output，测试数据输出)、TCK(测试时钟)、TMS(测试模式选择)及TRST(测试复位，可选)，其中，TMS用来加载控制信息；另外，边界扫描测试还定义了TAP控制器所支持的几种测试模式，主要有外测试(EXTEST)、运行测试(RUNTEST)及内测试(INTEST)。使用时，将多个扫描器件的扫描链通过它们的TAP连在一起，就能够形成一个连续的边界寄存器链，在TDI加载测试信号就可以控制和测试所有相连的管脚。边界扫描测试的虚拟引脚能够代替ICT夹具对器件每个管脚的物理接触。

由于传统的在线测试要求每一个电路节点至少有一个测试点，随着电路规模越来越大，所需的测试点越来越多，所以对应夹具制作复杂度也越来越高，测试时间越来越长，测试成本越来越高。

因此，有必要对现有的测试方法进行改良，提供一种兼具效率与成本的测试方法。

发明内容

本发明所要解决的技术问题在于提供一种测试成本低、测试时间短的削减板级物理测试点的测试方法。

为解决上述技术问题，本发明采用如下技术方案：一种削减板级物理测试点的测试方法，其特征在于，该方法包括如下步骤：

S1，提供待测电路板，所述待测电路板上安装有若干电子元器件及对应的若干物理测试点；若干电子元器件包括分别通过两个电容而相互连接的两个边界扫描器件；

S2，对待测电路板上的物理测试点进行筛选，筛选出可以被削减的上述电子元器件中以差分线相连的电容与边界扫描器件之间的物理测试点；

S3，运用在线测试对未被削减的物理测试点进行测试，另外，辅助利用边界扫描测试对可以被削减的物理测试点进行测试。

相较于现有技术，本发明通过对待测电路板上部分物理测试点进行优化和削减，把这部分削减的物理测试点所能测到的电路通过成本较低的边界扫描测试来完成，从而降低整个测试成本和时间。

附图说明

图1是本发明测试方法中可以被削减的物理测试点，其中，边界扫描器件-电容-边界扫描器件间(以差分线相连)的测试点都可以被削减。

具体实施方式

利用本发明测试方法检测的待测电路板(未图示)上安装有若干电子元器件，例如边界扫描器件、存储器器件、电阻及电容等，并在待测电路板上形成若干对应该等电子元器件的物理测试点。这些电子元器件通过待测电路板上的导电路径(参图1中的连接线)对应连接在一起，使电路板具有特定的功能。

本发明削减板级物理测试点的测试方法，包括如下步骤：

S1，提供待测电路板，所述待测电路板上安装有若干电子元器件及物理测试点；

S2，对待测电路板上的物理测试点进行筛选，以挑出若干可以被削减的物理测试点；

S3，运用在线测试对未被削减的物理测试点进行测试，另外，辅助利用边界扫描测试对可以被削减的物理测试点进行测试。

请参图1所示，本发明削减板级物理测试点的测试方法中可以被削减的物理测试点用TPR表示，具体说明如下。

上述若干电子元器件包括待测电路板(未图示)上安装的两个边界扫描器件(分别为BSD1及BSD2)及位于这两个边界扫描器件(BSD1、BSD2)之间的两个电容(分别为C1及C2)，其中，以差分线相连的电容(C1、C2)与边界扫描器件(BSD1、BSD2)之间的物理测试点均可以被削减，即，以差分线相连的边界扫描器件(BSD1)-电容(C1、C2)-边界扫描器件(BSD2)间的物理测试点都可以被削减。把这部分物理测试点所能测到的电路通过成本较低的边界扫描测试来完成。

相较于现有技术，本发明通过在线测试对待测电路板上电子元器件进行测试，另外，对待测电路板上部分物理测试点进行优化和削减，把这部分削减的物理测试点所能测到的电路通过成本较低的边界扫描测试来完成，从而降低整个测试成本和时间。

综上所述，以上仅为本发明的较佳实施例而已，不应以此限制本发明的范围，即凡是依本发明权利要求书及发明说明书内容所作的简单的等效变化与修饰，皆应仍属本发明专利涵盖的范围内。

Claims (1)

1.一种削减板级物理测试点的测试方法，其特征在于，该方法包括如下步骤：

S1，提供待测电路板，所述待测电路板上安装有若干电子元器件及对应的若干物理测试点；若干电子元器件包括分别通过两个电容而相互连接的两个边界扫描器件；

S2，对待测电路板上的物理测试点进行筛选，筛选出可以被削减的上述电子元器件中以差分线相连的电容与边界扫描器件之间的物理测试点；

S3，运用在线测试对未被削减的物理测试点进行测试，另外，辅助利用边界扫描测试对可以被削减的物理测试点进行测试。