CN103630824B - 芯片同测系统 - Google Patents

芯片同测系统 Download PDF

Info

Publication number
CN103630824B
CN103630824B CN201210310603.2A CN201210310603A CN103630824B CN 103630824 B CN103630824 B CN 103630824B CN 201210310603 A CN201210310603 A CN 201210310603A CN 103630824 B CN103630824 B CN 103630824B
Authority
CN
China
Prior art keywords
chip
tested
weld pad
test system
placement locations
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210310603.2A
Other languages
English (en)
Other versions
CN103630824A (zh
Inventor
辛吉升
桑浚之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210310603.2A priority Critical patent/CN103630824B/zh
Publication of CN103630824A publication Critical patent/CN103630824A/zh
Application granted granted Critical
Publication of CN103630824B publication Critical patent/CN103630824B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明公开了一种芯片同测系统，包括：模块板，其一个区域上设置有芯片放置位置；在芯片放置位置的周边形成有焊垫一；待测试芯片通过粘结方式放置在芯片位置上，焊垫一和焊垫二之间直接用金线进行键合连接；待测试芯片为多个，放置在所述芯片位置上并组成芯片阵列结构；在模块板上设置有一选择器，用于对待测试芯片进行选择；通过金手指用于加入测试信号。本发明不需要使用探针卡和探针台，应用范围较广，结构简单，能提高测试评价效率。

Description

芯片同测系统
技术领域
本发明涉及半导体集成电路的晶圆测试，特别是涉及一种芯片同测系统。
背景技术
现有技术中晶圆的芯片同测系统都要使用到同测探针卡，在对晶圆进行测试系统特别是大规模同测系统的开发及运行时，需要制作专用的同测探针卡，在同测探针卡确认无误之后方能对晶圆进行测试。
同样，为了对新产品进行大规模的晶圆级别的可靠性测试和评价，同样需要使用高同测数目的探针卡来进行，但是新产品和已有的量产产品具有不同的工艺条件，故新产品的探针卡跟量产使用的探针卡是不同的，所以现有技术中需要针对新产品追加制作一套全新的同测探针卡，而这种探针卡的费用一般是较为昂贵的，故会增加测试成本。而且新产品的工艺不同时，探针卡也需要不同，这就更加增加了测试成本。
发明内容
本发明所要解决的技术问题是提供一种芯片同测系统，不需要使用探针卡和探针台，应用范围较广，结构简单，能提高测试评价效率。
为解决上述技术问题，本发明提供的芯片同测系统包括：
模块板，该模块板为模块级别的印刷电路板；在所述模块板的一个区域上设置有芯片放置位置，所述芯片放置位置用于放置多个芯片阵列。
在所述芯片放置位置的周边形成有焊垫一，所述焊垫一的位置和数量根据待测试芯片的焊垫二的位置和数量进行设置，所述焊垫一用于和所述焊垫二进行连接。
所述待测试芯片通过粘结方式放置在所述芯片位置上，所述待测试芯片为由晶圆切割形成的裸片，所述焊垫一和所述焊垫二之间直接用金线进行键合连接。
所述待测试芯片为多个，放置在所述芯片位置上并组成芯片阵列结构；在所述模块板上设置有一选择器；该选择器的一侧和所述焊垫一相连，用于对所述待测试芯片进行选择；所述选择器的另一侧和所述模块板上的金手指相连，用于加入测试信号。
进一步的改进是，所述选择器为8选1的选择器，所述芯片放置位置最多能够放置8个所述待测试芯片；或者，所述选择器为16选1的选择器，所述芯片放置位置最多能够放置16个所述待测试芯片。
进一步的改进是，所述芯片同测系统由多个所述模块板组成，由多个所述模块板一起实现对所述晶圆上更多的所述待测试芯片的同测。
进一步的改进是，所述芯片同测系统由多个所述模块板组成，该多个所述模块板一起制作在一个第二印刷电路板，各所述模块板所对应的所述印刷电路板为所述第二印刷电路板的一部分，由多个所述模块板一起实现对所述晶圆上更多的所述待测试芯片的同测。
本发明通过金线键合连接方式将待测试芯片的焊垫和制作于模块板上的焊垫相连，并不需要使用探针卡和探针台来实现对晶圆的待测试芯片的焊垫的连接，本发明仅仅在具备测试仪的情况下就能实现测试，所以本发明的应用范围更广。本发明应用于对新产品进行大规模的晶圆级别的可靠性测试和评价时，并不需要制作同测探针卡，故能减少制作同测探针卡的昂贵费用，降低新产品的芯片同测的测试成本。本发明芯片同测系统结构简单，容易实现，能提高测试评价效率。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是本发明实施例芯片同测系统的示意图。
具体实施方式
如图1所示，是本发明实施例芯片同测系统的示意图；本发明实施例芯片同测系统包括：
模块板1，该模块板1为模块级别的印刷电路板；在所述模块板1的一个区域上设置有芯片放置位置，所述芯片放置位置用于放置多个芯片阵列。
在所述芯片放置位置的周边形成有焊垫一2，所述焊垫一2的位置和数量根据待测试芯片3的焊垫二4的位置和数量进行设置，所述焊垫一2用于和所述焊垫二4进行连接。
所述待测试芯片3通过粘结方式放置在所述芯片位置上，所述待测试芯片3为由晶圆切割形成的裸片，所述焊垫一2和所述焊垫二4之间直接用金线5进行键合连接。
所述待测试芯片3为多个，放置在所述芯片位置上并组成芯片阵列结构；在所述模块板1上设置有一选择器；该选择器的一侧通过所述印刷电路板上的连线8和所述焊垫一2相连，用于对所述待测试芯片3进行选择；所述选择器的另一侧通过所述连线8和所述模块板1上的金手指7相连，用于加入测试信号。所述测试信号通过测试仪加入。
所述选择器为8选1的选择器，所述芯片放置位置最多能够放置8个所述待测试芯片3；或者，所述选择器为16选1的选择器，所述芯片放置位置最多能够放置16个所述待测试芯片3。
所述芯片同测系统由多个所述模块板1组成，由多个所述模块板1一起实现对所述晶圆上更多的所述待测试芯片3的同测。所述芯片同测系统的多个所述模块板1各自制作在一个印刷电路板上；或者所述芯片同测系统的多个所述模块板1一起制作在一个第二印刷电路板上，各所述模块板1所对应的所述印刷电路板为所述第二印刷电路板的一部分，由多个所述模块板1一起实现对所述晶圆上更多的所述待测试芯片3的同测。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (4)

1.一种芯片同测系统，其特征在于，包括：
模块板，该模块板为模块级别的印刷电路板；在所述模块板的一个区域上设置有芯片放置位置，所述芯片放置位置用于放置多个芯片阵列；
在所述芯片放置位置的周边形成有焊垫一，所述焊垫一的位置和数量根据待测试芯片的焊垫二的位置和数量进行设置，所述焊垫一用于和所述焊垫二进行连接；
所述待测试芯片通过粘结方式放置在所述芯片放置位置上，所述待测试芯片为由晶圆切割形成的裸片，所述焊垫一和所述焊垫二之间直接用金线进行键合连接；
所述待测试芯片为多个，放置在所述芯片放置位置上并组成芯片阵列结构；在所述模块板上设置有一选择器；该选择器的一侧和所述焊垫一相连，用于对所述待测试芯片进行选择；所述选择器的另一侧和所述模块板上的金手指相连，用于加入测试信号。
2.如权利要求1所述的芯片同测系统，其特征在于：所述选择器为8选1的选择器，所述芯片放置位置最多能够放置8个所述待测试芯片；或者，所述选择器为16选1的选择器，所述芯片放置位置最多能够放置16个所述待测试芯片。
3.如权利要求1所述的芯片同测系统，其特征在于：所述芯片同测系统由多个所述模块板组成，由多个所述模块板一起实现对所述晶圆上更多的所述待测试芯片的同测。
4.如权利要求1或3所述的芯片同测系统，其特征在于：所述芯片同测系统由多个所述模块板组成，该多个所述模块板一起制作在一个第二印刷电路板上，各所述模块板所对应的所述印刷电路板为所述第二印刷电路板的一部分，由多个所述模块板一起实现对所述晶圆上更多的所述待测试芯片的同测。
CN201210310603.2A 2012-08-28 2012-08-28 芯片同测系统 Active CN103630824B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210310603.2A CN103630824B (zh) 2012-08-28 2012-08-28 芯片同测系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210310603.2A CN103630824B (zh) 2012-08-28 2012-08-28 芯片同测系统

Publications (2)

Publication Number Publication Date
CN103630824A CN103630824A (zh) 2014-03-12
CN103630824B true CN103630824B (zh) 2016-10-19

Family

ID=50212077

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210310603.2A Active CN103630824B (zh) 2012-08-28 2012-08-28 芯片同测系统

Country Status (1)

Country Link
CN (1) CN103630824B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105139893B (zh) * 2015-09-27 2018-10-16 上海华力微电子有限公司 一种存储器测试装置及一种存储器芯片测试方法
CN109633417B (zh) * 2019-01-31 2021-11-09 上海华虹宏力半导体制造有限公司 多芯片同测结构及方法
CN109884502A (zh) * 2019-03-06 2019-06-14 长江存储科技有限责任公司 芯片测试方法及装置、系统、控制设备及存储介质
CN109884504A (zh) * 2019-03-14 2019-06-14 合肥本源量子计算科技有限责任公司 一种量子芯片电容检测方法
CN110376506B (zh) * 2019-07-17 2022-01-14 上海华虹宏力半导体制造有限公司 一种碎片芯片的测试方法
CN113009223B (zh) * 2019-12-18 2023-09-19 致茂电子(苏州)有限公司 阻抗量测方法
CN112904179B (zh) * 2021-01-22 2022-04-26 长鑫存储技术有限公司 芯片测试方法、装置与电子设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001083214A (ja) * 1999-09-14 2001-03-30 Nec Corp 半導体集積回路およびその特性測定方法
KR20030040009A (ko) * 2001-11-12 2003-05-22 미쓰비시덴키 가부시키가이샤 반도체 회로 장치 및 반도체 장치
CN1790042A (zh) * 2005-12-05 2006-06-21 深圳市矽电半导体设备有限公司 一种半导体晶圆片多路测试方法和多路测试探针台
CN101063700A (zh) * 2007-05-29 2007-10-31 北京中星微电子有限公司 一种实现芯片测试的方法及装置
CN101158708A (zh) * 2007-10-23 2008-04-09 无锡汉柏信息技术有限公司 基于可编程逻辑器件的多芯片自动测试方法
CN101202117A (zh) * 2006-12-13 2008-06-18 上海华虹Nec电子有限公司 Nvm芯片测试系统及测试方法
CN101359653A (zh) * 2007-07-31 2009-02-04 昆山达鑫电子有限公司 内存模块封装结构与其封装方法
CN101359020A (zh) * 2007-08-03 2009-02-04 中芯国际集成电路制造(上海)有限公司 老化测试基板
CN102520340A (zh) * 2012-01-06 2012-06-27 日月光半导体制造股份有限公司 具有测试结构的半导体封装元件及其测试方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004085366A (ja) * 2002-08-27 2004-03-18 Matsushita Electric Ind Co Ltd マルチチップモジュールおよびそのテスト方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001083214A (ja) * 1999-09-14 2001-03-30 Nec Corp 半導体集積回路およびその特性測定方法
KR20030040009A (ko) * 2001-11-12 2003-05-22 미쓰비시덴키 가부시키가이샤 반도체 회로 장치 및 반도체 장치
CN1790042A (zh) * 2005-12-05 2006-06-21 深圳市矽电半导体设备有限公司 一种半导体晶圆片多路测试方法和多路测试探针台
CN101202117A (zh) * 2006-12-13 2008-06-18 上海华虹Nec电子有限公司 Nvm芯片测试系统及测试方法
CN101063700A (zh) * 2007-05-29 2007-10-31 北京中星微电子有限公司 一种实现芯片测试的方法及装置
CN101359653A (zh) * 2007-07-31 2009-02-04 昆山达鑫电子有限公司 内存模块封装结构与其封装方法
CN101359020A (zh) * 2007-08-03 2009-02-04 中芯国际集成电路制造(上海)有限公司 老化测试基板
CN101158708A (zh) * 2007-10-23 2008-04-09 无锡汉柏信息技术有限公司 基于可编程逻辑器件的多芯片自动测试方法
CN102520340A (zh) * 2012-01-06 2012-06-27 日月光半导体制造股份有限公司 具有测试结构的半导体封装元件及其测试方法

Also Published As

Publication number Publication date
CN103630824A (zh) 2014-03-12

Similar Documents

Publication Publication Date Title
CN103630824B (zh) 芯片同测系统
CN100442069C (zh) 同步通讯芯片进行多芯片并行测试的方法
CN103887193B (zh) 用于三维集成电路测试的装置
CN103344791A (zh) 一种测试基板及采用该测试基板制造的探针卡
US9024315B2 (en) Daisy chain connection for testing continuity in a semiconductor die
US8836363B2 (en) Probe card partition scheme
CN101709948A (zh) 多层印制线路板对位检测方法
CN102305907A (zh) 多芯片封装结构的测试方法和系统
CN102214552A (zh) 一种用于多site并行测试的site良率统计方法
CN100573161C (zh) 探针测量装置及系统
US7847568B2 (en) Multi-site probe
US7535239B1 (en) Probe card configured for interchangeable heads
Cheng On 3-d ic design for test
CN102129004A (zh) Pcb板上测试断路的方法
CN103018501B (zh) 晶圆测试探针卡
CN102162961B (zh) 阵列基板
CN106251907A (zh) 内建自测系统及方法
US8786303B2 (en) Semiconductor device having a plurality of pads
CN107621602A (zh) 集成电路芯片载板的测试方法
CN100417946C (zh) 用于半导体测试板的防止噪声干扰的探针结构
KR20060082497A (ko) 멀티칩 테스트용 프로브 카드
KR20090075515A (ko) 프로브 카드 및 이를 포함하는 테스트 장비
CN102540047A (zh) 一种测试覆盖率的评估方法
CN101226227B (zh) 测试载板
US20120299615A1 (en) Circuit board assembly and assistant test circuit board

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant