CN101226227B - 测试载板 - Google Patents
测试载板 Download PDFInfo
- Publication number
- CN101226227B CN101226227B CN 200810080460 CN200810080460A CN101226227B CN 101226227 B CN101226227 B CN 101226227B CN 200810080460 CN200810080460 CN 200810080460 CN 200810080460 A CN200810080460 A CN 200810080460A CN 101226227 B CN101226227 B CN 101226227B
- Authority
- CN
- China
- Prior art keywords
- carrier plate
- test carrier
- layer
- testing cushion
- connection pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明公开了一种测试载板,具有一元件接合区,用以承载一封装元件,以对封装元件进行测试,测试载板包括多个介电层、一表层线路层、至少一内层线路层、多个接垫以及多个测试垫。表层线路层位于介电层的最外侧。内层线路层位于两相邻的介电层之间,并电性连接至表层线路层。接垫配置于元件接合区内的表层线路层上,用以与封装元件接合,且接垫电性连接至表层线路层与内层线路层。测试垫配置于元件接合区外的表层线路层上,且测试垫通过内层线路层电性连接至其所对应的部份接垫。
Description
技术领域
本发明是有关于一种测试载板,且特别是有关于一种用于芯片接合的可靠度测试的测试载板。
背景技术
在集成电路或芯片的制造过程中,不管是在哪一个阶段的工艺,对集成电路或芯片进行电性的测试都是必须的。每一个集成电路不管是在晶圆的型态或是构装的型态,都必须加以测试以确定其是否为良品以及确定其电性特性。随着集成电路的产量不断地提高,集成电路的功能亦日趋强大,并且其结构也日趋复杂,是以高速且精确的测试需求就更加地迫切。
图1A为习知一种测试载板的俯视图,图1B为图1A中测试载板承载一封装元件的剖示图。请参照图1A以及图1B,习知测试载板100包括一介电层110、多个接垫120、多个测试垫130以及多条导线140。介电层110具有一表面112,而表面112具有一元件接合区112a,其中接垫120阵列分布于元件接合区112a内。测试垫130配置于介电层110的表面112上,且位于元件接合区112a外。测试垫130与接垫120透过配置于介电层110之表面112的导线140电性连接。
封装元件50与元件接合区112a内的接垫120电性连接。使用者可由部份的测试垫130输入一测试信号至封装元件50,并由另一部份的测试垫130读取测试结果。
由于习知测试载板100的导线140是配置于介电层110的表面112上,因此容易在封装元件50与测试载板100接合后受到结构上的应力集中或是外力作用,而使得导线140在应力集中区150形成断路,如此将导致在测试时无法判断测得的错误是由封装元件50与测试载板100之间的接合不良所造成的,或是由测试载板100本身的断线所造成的。换句话说,此可靠度不佳的测试载板设计将直接影响测试时的准确度。
发明内容
有鉴于此,本发明的主要目的在于提供一种测试载板,其测试垫与接垫间的电性连接较不易断开,而具有较高的可靠度与测试准确度。
为具体描述本发明的内容,在此提出一种测试载板,其具有多层结构,并以内层线路层电性连接接垫与测试垫。上述测试载板具有一元件接合区,用以承载一封装元件,以对封装元件进行测试,测试载板包括多个介电层、一表层线路层、至少一内层线路层、多个接垫以及多个测试垫。表层线路层位于介电层的最外侧。内层线路层位于两相邻的介电层之间,并电性连接至表层线路层。接垫可呈阵列配置于元件接合区内的表层线路层上,用以与封装元件接合,且接垫电性连接至表层线路层与内层线路层。测试垫配置于元件接合区外的表层线路层上,且测试垫通过内层线路层电性连接至其所对应的部份接垫。
上述测试载板可进一步包括一保护层,其覆盖表层线路层,并暴露出接垫以及测试垫。
在本发明的一实施例中,上述内层线路层包括多条第一导线,用以分别连接测试垫以及其所对应的部份接垫,而表层线路层则可包括多条第二导线,且第二导线分别与第一导线并联于测试垫以及其所对应的部份接垫之间。
本发明另提出一种测试载板,其为一单层板,用以测试一封装元件,测试载板包括一介电层、多个接垫、一接垫连接线路、多个测试垫以及多条第一导线。介电层具有一第一表面以及与其相对的一第二表面,第一表面上具有一元件接合区,用以承载封装元件。接垫可呈阵列配置于元件接合区内的第一表面上,用以与封装元件接合。接垫连接线路位于第一表面与第二表面至少其中之一上,并电性连接至接垫。测试垫配置于元件接合区外的第一表面上。第一导线配置于第二表面上,且测试垫分别通过第一导线而电性连接至其所对应的部份接垫。
上述测试载板可进一步包括一保护层,其覆盖表层线路层,并暴露出接垫以及测试垫。
在本发明的一实施例中,上述测试载板进一步包括多条第二导线,配置于第一表面上,并分别与第一导线并联于测试垫以及其所对应的部份接垫之间。
基于上述,本发明以内层线路层电性连接接垫与测试垫,或是在测试载板为单层板的情况下,将电性连接接垫与测试垫的第一导线配置于测试载板的下方。因此,可避免连接于接垫与测试垫之间的导线受到封装元件与测试载板之间的应力作用而产生断线。如此,可提高测试载板的可靠度,并可避免测试时将测试载板本身的断线误判为封装元件与测试载板之间的接合不良,而提高测试载板的准确度。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式,作详细说明如下。
附图说明
图1A为习知一种测试载板的俯视图。
图1B为图1A中测试载板承载一封装元件的剖视图。
图2A为本发明一实施例中测试载板的俯视图。
图2B为图2A中测试载板承载一封装元件的剖视图。
图2C为图2A中测试载板与封装元件的另一种配置方式剖视图。
图3A为本发明另一实施例中测试载板承载一封装元件的剖视图。
图3B为图3A中测试载板与封装元件的另一种配置方式剖视图。
【主要元件符号说明】
50:封装元件
100:测试载板
110:介电层
120:接垫
130:测试垫
140:导线
150:应力集中区
112:表面
112a:元件接合区
200a、200:测试载板
210:介电层
212:第一表面
212a:元件接合区
214:第二表面
220:接垫
230:表层线路层
232:接垫连接线路
234:第二导线
240:测试垫
250:内层线路层
252:第一导线
260:保护层
具体实施方式
图2A为本发明一实施例中测试载板的俯视图,图2B为图2A中测试载板承载一封装元件的剖示图。请参照图2A及图2B,测试载板200可应用于测试一封装元件50,测试载板200包括一介电层210、多个接垫220、一接垫连接线路232、多个测试垫240以及多条第一导线252。
承上述,介电层210具有一第一表面212以及与其相对的一第二表面214,第一表面212上具有一元件接合区212a,用以承载封装元件50。接垫220例如呈阵列配置,其位于元件接合区212a内的第一表面212上,用以与封装元件50接合。接垫连接线路232位于第一表面212上,并电性连接至接垫220。值得一提的是,虽然在本实施例中以接垫连接线路232位于第一表面212上为例说明,但接垫连接线路232亦可配置于其它位置,例如第二表面214上。测试垫240配置于元件接合区212a外的第一表面212上,而第一导线252配置于第二表面214上,且测试垫240分别通过第一导线252而电性连接至其所对应的部份接垫220。
由于本实施例通过位于介电层210的第二表面214的第一导线252电性连接接垫220与测试垫240,因此在封装元件50与接垫220接合时,第一导线252不易受到封装元件50与测试载板200接合后的应力作用而产生断线。如此,将有助于提高测试载板200的可靠度,进而可确保进行测试时的准确度。
图2C为图2A中测试载板与封装元件的另一种配置方式剖视图。请参照图2A及图2C,上述测试载板200可进一步包括一保护层260,配置于介电层210上以保护测试载板200,且暴露出接垫220以供封装元件50接合,并暴露出测试垫240以供测试。此外,测试载板200可进一步包括多条第二导线234,配置于第一表面212上,并分别与第一导线252并联于测试垫240以及其所对应的部份接垫220之间。
以下配合图式说明本发明的另一实施例。图3A为本发明另一实施例中测试载板承载一封装元件的剖视图,图3B为图3A中测试载板与封装元件的另一种配置方式剖视图。需先说明的是,测试载板200a与上述测试载板200大致相同,且在上述实施例与本实施例中,相同或相似的元件标号代表相同或相似的元件。以下将针对两实施例不同之处详加说明,相同之处便不再赘述。请参照图3A,本实施例的测试载板200a与上述测试载板200的不同处在于,测试载板200a包括多个介电层210,且以多个内层线路层250取代第一导线252,并以一表层线路层230取代接垫连接线路232(请参照图2A)以及第二导线234。
具体而言,内层线路层250配置于两相邻的介电层210之间,其电性连接测试垫240及其所对应的部份接垫220,其中内层线路层250例如由多条上述的第一导线252所组成。另外,表层线路层230位于介电层210的最外侧,其中表层线路层230例如是由多条上述的接垫连接线路232(请参照图2A)与第二导线234所构成。
值得注意的是,在本实施例中虽以多个内层线路层250为例说明,但亦可仅配置一内层线路层250,本发明并不以此为限。另外,如图3B所示,测试载板200a亦可不具有第二导线234而仅以内层线路层250连接测试垫240及其所对应的部份接垫220。
综上所述,本发明的测试载板以配置于介电层的第二表面的第一导线或内层线路层取代习知测试载板配置于表面的导线。因此,在封装元件与测试载板接合时,接垫与测试垫之间的电性连接不易因封装元件与测试载板之间的挤压而受损。如此可提高接垫与测试垫之间的电性连接的可靠度,进而提高测试载板的可靠度。另外,由于测试载板具有较高的可靠度,因此可避免测试时将测试载板本身的断线误判为封装元件与测试载板之间的接合不良,而提高测试载板的准确度。
虽然本发明已以实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视权利要求书所界定的范围为准。
Claims (9)
1.一种测试载板,具有一元件接合区,用以承载一封装元件,以对该封装元件进行测试,其特征在于,该测试载板包括:
多个介电层;
一表层线路层,位于该多个介电层的最外侧;
至少一内层线路层,位于两相邻的介电层之间,并电性连接至该表层线路层;
多个接垫,配置于该元件接合区内的该表层线路层上,用以与该封装元件接合,且该多个接垫电性连接至该表层线路层与该内层线路层;以及
多个测试垫,配置于该元件接合区外的该表层线路层上,且该多个测试垫通过该内层线路层电性连接至其所对应的部份该多个接垫。
2.根据权利要求1所述的测试载板,其特征在于,进一步包括一保护层,覆盖该表层线路层,并暴露出该多个接垫以及该多个测试垫。
3.根据权利要求1所述的测试载板,其特征在于,该内层线路层包括多条第一导线,用以分别连接该多个测试垫以及其所对应的部份该多个接垫。
4.根据权利要求3所述的测试载板,其特征在于,该表层线路层包括多条第二导线,且该多条第二导线分别与该多条第一导线并联于该多个测试垫以及其所对应的部份该多个接垫之间。
5.根据权利要求1所述的测试载板,其特征在于,该多个接垫呈阵列配置。
6.一种测试载板,用以测试一封装元件,其特征在于,该测试载板包括:
一介电层,具有一第一表面以及与其相对的一第二表面,该第一表面上具有一元件接合区,用以承载该封装元件;
多个接垫,配置于该元件接合区内的该第一表面上,用以与该封装元件接合;
一接垫连接线路,位于该第一表面上,并电性连接至该多个接垫;
多个测试垫,配置于该元件接合区外的该第一表面上;以及
多条第一导线,配置于该第二表面上,且该多个测试垫分别通过该多条第一导线而电性连接至其所对应的部份该多个接垫。
7.根据权利要求6所述的测试载板,其特征在于,进一步包括一保护层,配置于该第一表面上,并暴露出该多个接垫以及该多个测试垫。
8.根据权利要求6所述的测试载板,其特征在于,进一步包括多条第二导线,配置于该第一表面上,并分别与该多条第一导线并联于该多个测试垫以及其所对应的部份该多个接垫之间。
9.根据权利要求6所述的测试载板,其特征在于,该多个接垫呈阵列配置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200810080460 CN101226227B (zh) | 2008-02-19 | 2008-02-19 | 测试载板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200810080460 CN101226227B (zh) | 2008-02-19 | 2008-02-19 | 测试载板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101226227A CN101226227A (zh) | 2008-07-23 |
CN101226227B true CN101226227B (zh) | 2010-06-02 |
Family
ID=39858338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200810080460 Active CN101226227B (zh) | 2008-02-19 | 2008-02-19 | 测试载板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101226227B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI483361B (zh) | 2012-03-23 | 2015-05-01 | Chipmos Technologies Inc | 半導體封裝基板以及半導體封裝結構 |
TWI506712B (zh) * | 2012-10-25 | 2015-11-01 | 矽品精密工業股份有限公司 | 半導體結構之測試方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4825155A (en) * | 1984-12-20 | 1989-04-25 | Hughes Aircraft Company | X-band logic test jig |
US5402077A (en) * | 1992-11-20 | 1995-03-28 | Micromodule Systems, Inc. | Bare die carrier |
CN2804876Y (zh) * | 2005-04-30 | 2006-08-09 | 董玟昌 | 一种微机电探针电路薄膜 |
-
2008
- 2008-02-19 CN CN 200810080460 patent/CN101226227B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4825155A (en) * | 1984-12-20 | 1989-04-25 | Hughes Aircraft Company | X-band logic test jig |
US5402077A (en) * | 1992-11-20 | 1995-03-28 | Micromodule Systems, Inc. | Bare die carrier |
CN2804876Y (zh) * | 2005-04-30 | 2006-08-09 | 董玟昌 | 一种微机电探针电路薄膜 |
Also Published As
Publication number | Publication date |
---|---|
CN101226227A (zh) | 2008-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100690922B1 (ko) | 반도체 소자 패키지 | |
US4812742A (en) | Integrated circuit package having a removable test region for testing for shorts and opens | |
EP2324499B1 (en) | Circuit for the parallel supplying of power during testing of a plurality of electronic devices integrated on a semiconductor wafer | |
CN102790040A (zh) | 具有芯片裂纹检测结构的半导体器件 | |
US9349610B2 (en) | Assembly structure for connecting multiple dies into a system-in-package chip and the method thereof | |
CN209764965U (zh) | 显示屏及显示装置 | |
CN103630824B (zh) | 芯片同测系统 | |
KR20140030608A (ko) | 반도체 메모리 소자의 tsv 구조 및 그 테스트 방법 | |
US20220262718A1 (en) | Isolating electric paths in semiconductor device packages | |
CN102879720B (zh) | 无源插件的测试方案和装置 | |
CN101226227B (zh) | 测试载板 | |
KR100723518B1 (ko) | 패드 체인을 구비하는 인터포우저 패턴 | |
GB2353401A (en) | An integrated circuit package incorporating a capacitive sensor probe | |
JP2008177265A (ja) | 半導体装置及び半導体装置の製造方法 | |
US20110156739A1 (en) | Test kit for testing a chip subassembly and a testing method by using the same | |
CN100521186C (zh) | 半导体器件 | |
US20080197872A1 (en) | Semiconductor chip, multi-chip semiconductor device, inspection method of the same, and electric appliance integrating the same | |
US8786303B2 (en) | Semiconductor device having a plurality of pads | |
CN101135706A (zh) | 晶片测试模块 | |
CN100539097C (zh) | 片上芯片构造的半导体器件及其制造方法 | |
CN101251550A (zh) | 多样式接触测试片 | |
US7586320B2 (en) | Plunger and chip-testing module applying the same | |
CN219676206U (zh) | 一种载板和一种测试装置 | |
CN101114626B (zh) | 晶片结构 | |
JP4098976B2 (ja) | マルチチップモジュール及びそのチップ間接続テスト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |