CN101251550A - 多样式接触测试片 - Google Patents

多样式接触测试片 Download PDF

Info

Publication number
CN101251550A
CN101251550A CNA2008100873089A CN200810087308A CN101251550A CN 101251550 A CN101251550 A CN 101251550A CN A2008100873089 A CNA2008100873089 A CN A2008100873089A CN 200810087308 A CN200810087308 A CN 200810087308A CN 101251550 A CN101251550 A CN 101251550A
Authority
CN
China
Prior art keywords
bonding land
test
package
multiplicity
type contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008100873089A
Other languages
English (en)
Inventor
吴家骐
白大勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CNA2008100873089A priority Critical patent/CN101251550A/zh
Publication of CN101251550A publication Critical patent/CN101251550A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明提供一种多样式接触测试片,包含一第一表面用以与IC封装件的接点作电性连接,其上至少设有一第一接合区与一第二接合区用以分别接合一第一IC封装件与一第二IC封装件,该第一接合区的面积小于该第二接合区。该第一接合区设有与第一IC封装件的若干个接点相对应的若干个第一导电端子,而该第二接合区设有与第二IC封装件的若干个接点相对应的若干个第二导电端子,其中第一导电端子的总数小于第二导电端子的总数,且第一导电端子与第二导电端子的间距相同。通过这些第一接合区与第二接合区,该多样式接触测试片可接触测试至少二个具有相同接点类型且接点间距相同的IC封装件。

Description

多样式接触测试片
技术领域
本发明是有关集成电路(IC)测试领域,尤指一种用于IC封装测试的多样式接触测试片。
背景技术
随着电子产品日益轻薄短小、多功能化及IC制程的微细化,集成电路封装(IC Package)演进从低脚数型的双排脚封装(Dual In-line Package,DIP)、塑料晶粒承载封装(Plastic Leaded Chip Carrier,PLCC)到高脚数为主的四方扁平封装(Quad Flat Package,QFP)。四方扁平封装(QFP)乃在封装件四边均有引脚,而其引脚成L型。
四方扁平封装又可分为几类,如塑料四方扁平封装(Plastic QFP,PQFP)、微型四方扁平封装(Low-Profile QFP,LQFP)及薄型四方扁平封装(Thin QFP,TQFP)等等。常见的塑料四方扁平封装(PQFP)的IC芯片引脚间距很小,引脚极细,常用于大规模或超大规模集成电路的封装,引脚数常超过100个。微型四方扁平封装(LQFP)则为微型与轻量化封装,通常用于特定用途的集成电路、数字讯号处理器、微处理器/控制器、绘图处理器、阐极数组等。薄型四方扁平封装(TQFP)则适用于小型化封装,其高度与体积适合小型化的印刷电路板结构,例如PCMCIA卡或网络装置等。
在集成电路封装完成后,离厂前必须先经过抽样测试,确认其设计功能确已达到要求。一般IC封装测试需借由三个主要构件加以结合测试。
首先,由一搬运系统的测试处理机(Test Handler),将封装后的IC封装件由承载器(Carrier)取出,并将IC封装件装置于配合其引脚的测试插座(Test Socket)上,并设定环境参数。接着,将测试插座与测试板(LoadBoard)接合,该测试板为讯号传送接点的转换接口,可将受测IC封装件引脚上的讯号连接至测试机台(Test Tool)的测试头(Test Head)。最后,测试机执行其预设的测试程序,完整地评估芯片的预设功能是否均能达成。
在现有测试技术中,IC封装件进行电性测试时,一般是利用弹性金属探针作为受测IC封装件与测试机台间的测试讯号传输媒介。但是,随着IC封装件引脚的密集化,所制作的金属探针亦趋细微,金属探针的密度亦需相对提高,因而造成探针制作困难,成本也较为昂贵,且这些探针脆弱易弯、易断。因此,为克服现有弹性金属探针存在的上述缺失,又出现了一种薄膜型的接触测试片。
图1所示为现有的一种薄膜型接触测试片6,设置于受测IC封装件与测试板之间用以达成对该IC封装件的测试。该测试片6的相对两表面各设有若干个导电端子(为接合垫或导线),其内设有连接线路,用以达成受测IC封装件及测试板两者间的电性接合。该测试片6面向受测IC封装件的表面60设有若干个导电端子61,这些导电端子61包含四个长方状的接合部62,其对应于受测IC封装件,如QFP封装件的四边引脚(lead)而设。然而,该现有测试片6导电端子61的布局(layout)设计在实际应用上仅能专用于一特定IC封装件的测试,若需测试接点间距(pitch)相同但接点数目不同的另一IC封装件时,就必须重新设计制造另一适用于该封装件的测试片,导致测试成本及测试时间上的浪费。
因此,现有薄膜型接触测试片在使用上存有极大的不便,因此极有必要设计一种新的接触测试片,以简化接点间距相同但接点数目不同的多个IC封装件的测试。
发明内容
为解决前述问题,本发明的主要目的在于提供一种多样式接触测试片,其可简化接点间距相同但接点数目不同的多个IC封装件的测试,增加该测试片的共享性及便利性,从而节省测试成本及时间。
依据本发明的主要目的而提供的多样式接触测试片,其设置于一IC封装件与一测试板之间用以对该IC封装件进行电性测试。该多样式接触测试片包含一第一表面,用以与IC封装件的接点作电性连接,其上至少设有一第一接合区与一第二接合区用以分别接合一第一IC封装件与一第二IC封装件,该第一接合区的面积小于该第二接合区。该第一接合区设有与第一IC封装件的若干个接点相对应的若干个第一导电端子,而该第二接合区设有与第二IC封装件的若干个接点相对应的若干个第二导电端子,其中第一导电端子的总数小于第二导电端子的总数,且第一导电端子与第二导电端子的间距相同。该多样式接触测试片另包含一第二表面,其与第一表面相对而设,其上设有用以与测试板的接点作电性连接的若干个第三导电端子。其中,通过第一表面上所设的第一接合区与第二接合区,该多样式接触测试片可接触测试至少二个具有相同接点类型且接点间距相同的IC封装件。
依据本发明的较佳实施例,该多样式接触测试片更包含若干个定位孔,以固设于一测试插座,该测试插座安装于测试板上。该多样式接触测试片是由二绝缘层及设于绝缘层之间的一金属导电层结合而成,该结合方式可为压合、热融方式,或软性印刷电路板制程方式。
依据本发明的较佳实施例,该多样式接触测试片可用于接触测试四方扁平型(QFP)IC封装件,该QFP封装件于其四边各延伸有若干个引脚。该多样式接触测试片第一接合区与第二接合区的若干个第一与第二导电端子为与QFP封装件的扁平引脚相对应的若干根导线,每一接合区的这些若干根导线是沿测试片的四边对应分成四个接合部。每一导线的材质为一铍铜层或以一镍层电镀一金层。第一接合区的每一接合部的若干根导线与第二接合区的相邻接合部的若干根导线连成一体,或构成一阶梯形或一梯形结构。
附图说明
图1为现有的一种薄膜型接触测试片的结构示意图。
图2A为本发明多样式接触测试片第一较佳实施例的第一表面结构示意图。
图2B为本发明多样式接触测试片第一较佳实施例的第二表面结构示意图。
图2C为利用本发明多样式接触测试片第一较佳实施例测试三个QFP封装件的立体示意图。
图2D为图2C中所示三个受测QFP封装件的迭合结构示意图。
图2E为利用本发明多样式接触测试片第一较佳实施例的测试系统示意图。
图3A为本发明多样式接触测试片第二较佳实施例的第一表面结构示意图。
图3B为利用本发明多样式接触测试片第二较佳实施例测试三个QFP封装件的立体示意图。
图4A为本发明多样式接触测试片第三较佳实施例的第一表面结构示意图。
第4B图为本发明多样式接触测试片第三较佳实施例可测试的四个QFP封装件的迭合结构示意图。
图5A为本发明多样式接触测试片第四较佳实施例的第一表面结构示意图。
图5B为利用本发明多样式接触测试片第四较佳实施例测试两个DIP封装件的立体示意图。
具体实施方式
为使本发明的上述目的、特征及优点更为明显易懂,以下将结合所附图式,对本发明的较佳实施例作详细说明如下:
以下将通过图2A至图2E说明本发明较佳实施例一的多样式接触测试片的设计。
以测试一种四方扁平封装件(QFP)为例,本发明提供了一种多样式接触测试片1,其包含一第一表面10,用以与受测IC封装件的接点,在本实施例中即QFP封装件的引脚,作电性连接。如图2A中虚线所示,该多样式接触测试片1的第一表面10上设有一第一接合区B11、一第二接合区B12及一第三接合区B13,用以分别接合引脚间距相同但引脚总数且尺寸不同的一第一QFP封装件51、一第二QFP封装件52及一第三QFP封装件53(参阅图2C及图2D)。第一接合区B11的面积小于第二接合区B12,而第二接合区B12的面积又小于第三接合区B13。第一接合区B11、第二接合区B12及第三接合区B13分别设有与受测第一QFP封装件51、第二QFP封装件52及第三QFP封装件53的引脚510、520及530(参阅图2C及图2D)位置相对应的若干个间距相同的第一导电端子11、第二导电端子12及第三导电端子13,其中第一导电端子11的总数小于第二导电端子12的总数,而第二导电端子12的总数又小于第三导电端子13的总数。如图2B所示,该多样式接触测试片1另包含一第二表面15,其与第一表面10相对而设,其上设有用以与测试板的接点作电性连接的若干个导电接点14。这些导电接点14与第一表面10的第一、第二、第三导电端子11、12、13通过测试片1的内部线路相连接。该第一、第二及第三导电端子11、12及13为与受测QFP封装件51、52及53扁平引脚510、520及530的形状相对应的若干根导线,该导电接点14也为与测试板7接点70(参阅图2E)的形状相对应的若干根导线。每一导线是由一铍铜层、一镍层及一金层依序形成。每一接合区B11、B12及B13的这些若干根导线11、12及13是沿测试片1的四边对应受测QFP封装件51、52、53扁平引脚510、520、530的排布分成四个接合部C11、C12、C13。如图2A所示,每一接合区B11、B12、B13的每一接合部C11、C12、C13的若干根导线11、12、13与相邻接合区的相邻接合部的若干根导线连成一体,并共同构成一阶梯形结构。
该多样式接触测试片1更包含若干个定位孔16,设于其中心及四角,以固设于一安装于测试板7上的测试插座8(参阅图2E)。该多样式接触测试片1是由二绝缘层及设于绝缘层之间的一金属导电层结合而成,可通过压合、热融方式结合成一薄膜结构,也可通过软性印刷电路板制程而结合成一电路板结构。该多样式接触测试片1的第一表面10与第二表面15分别为二绝缘层的外露表面。
图2C为利用该多样式接触测试片1测试第一QFP封装件51、第二QFP封装件52及第三QFP封装件53的示意图。图2D为受测的第一QFP封装件51、第二QFP封装件52及第三QFP封装件53的迭合结构示意图。通过该多样式接触测试片1第一表面10的第一、第二及第三接合区B11、B12及B13所设的若干根导线11、12及13分别与第一QFP封装件51、第二QFP封装件52及第三QFP封装件53的对应引脚510、520及530相接触,可达成对这些QFP封装件51、52、53的电性测试。
如图2E所示,该多样式接触测试片1是通过其上的定位孔16及对应锁固件而固持于测试插座8内,该测试插座8则固持于测试板7上,使测试片1第二表面15上的导线14(参阅图2B)与测试板7上的对应导线70接合。测试时,测试处理机的真空夹具9将受测QFP封装件51、52、53吸持并放置于测试插座8的收容槽内,以使QFP封装件51、52、53的引脚510、520、530与测试片1第一表面10上的对应导线11、12、13接合而达成测试。由于本发明多样式接触测试片1的第一表面10具有对应多个受测IC封装件的多个测试区,故可通过该单一接触测试片1而达成对多个IC封装件的电性测试,在本实施例中为三个引脚数不同但间距相同的QFP封装件51、52及53的测试,从而可显着节约测试成本与测试时间。
图3A所示为本发明较佳实施例二的多样式接触测试片2。该多样式接触测试片2与实施例一的测试片1结构基本相同,不同之处仅在于其第一表面20上的三个接合区B21、B22及B23的若干根导线21、22及23是沿其四角而非四边分成四个接合部C21、C22及C23,以分别接合第一QFP封装件51、第二QFP封装件52及第三QFP封装件53的对应引脚510、520及530(参阅图3B)。换句话讲,本实施例测试片2的每一接合区B21、B22、B23是相对第一实施例图2A、图2C所示的接合区B11、B12、B13的位置旋转了45度,以适应实际测试需求。
图4B所示为本发明较佳实施例三的多样式接触测试片3。该多样式接触测试片3与实施例一的测试片1的不同之处在于其第一表面30可分为两个接合区,即第一接合区B31及第二接合区B32(如图4B中虚线所示),可对应接合四个QFP封装件54、55、56及57(参阅图4B),即本发明多样式接触测试片的每一测试区可对应测试至少一个受测IC封装件。第一接合区B31设有与受测QFP封装件54及55的引脚540及550位置相对应的若干根间距相同的第一导线31。第二接合区B32则设有与受测QFP封装件56及57的引脚560及570位置相对应的若干根间距相同的第二导线32。每一接合区B31及B32的这些若干根导线31及32是沿测试片3的四边对应分成四个接合部C31及C32,其中第一接合区B31的每一接合部C31的第一导线31的总数小于第二接合区B32的相邻接合部C32的第二导线32的总数。如图4B所示,本实施例中,每一接合区B31及B32的每一接合部C31及C32的若干根导线31及32是与另一接合区的相邻接合部的若干根导线亦连成一体,并共同构成一阶梯形结构。
如前述较佳实施例一至三所述,本发明多样式接触测试片可用于测试QFP系列封装件,包括塑料四方扁平封装件(PQFP)、微型四方扁平封装件(LQFP)及薄型四方扁平封装件(TQFP)等,但本发明并非限定于此。本发明多样式接触测试片也可用于测试其它IC封装件类型,如双排脚封装(DualIn-line Package,DIP)或小型化封装(Small Outline Package,SOP)等。如图5A所示,即为对应DIP封装件的本发明较佳实施例四的一多样式接触测试片4,其第一表面40上设有第一及第二接合区B41及B42,用以分别接合引脚间距相同但引脚总数不同的第一、第二DIP封装件58、59(参阅图5B)。第一及第二接合区B41及B42分别于其两侧设有与受测第一、第二DIP封装件58、59的双排引脚580、590位置相对应的若干根间距相同的第一导线41与第二导线42,其中第一导线41的总数小于第二导线42的总数。每一接合区B41、B42的这些若干根导线41、42是沿测试片4的两侧边对应受测DIP封装件58、59扁平引脚580、590的排布分成两个接合部C41、C42。如图4B所示,每一接合区B41、B42的每一接合部C41、C42的若干根导线41、42是与另一接合区的相邻接合部的若干根导线连成一体,并共同构成一阶梯形结构。
如前所述,本发明的多样式接触测试片通过其上创新的导电端子布局设计,可适用于具有相同接点间距与接点类型但接点数目不同的多种IC封装件的电性测试,具有其产业共享性及便利性,可显着缩减测试成本及测试时间。

Claims (10)

1.一种多样式接触测试片,其设置于一集成电路封装件与一测试板之间用以对所述集成电路封装件进行电性测试,其特征在于:所述多样式接触测试片包含:
一第一表面,用以与集成电路封装件的接点作电性连接,其上至少设有一第一接合区与一第二接合区用以分别接合一第一集成电路封装件与一第二集成电路封装件,所述第一接合区的面积小于所述第二接合区;所述第一接合区设有与第一集成电路封装件的若干个接点相对应的若干个第一导电端子,所述第二接合区设有与第二集成电路封装件的若干个接点相对应的若干个第二导电端子,其中第一导电端子的总数小于第二导电端子的总数,且第一导电端子与第二导电端子的间距相同;以及
一第二表面,其与第一表面相对而设,其上设有用以与测试板的接点作电性连接的若干个导电接点;
其中,通过第一表面上所设的第一接合区与第二接合区,所述多样式接触测试片可接触测试至少二个具有相同接点类型且接点间距相同的IC封装件。
2.如权利要求1所述的多样式接触测试片,其特征在于:其还包含若干个定位孔,通过这些定位孔而固设于一测试插座,所述测试插座安装于测试板上。
3.如权利要求1所述的多样式接触测试片,其特征在于:其是由二绝缘层及设于绝缘层之间的一金属导电层结合而成。
4.如权利要求1所述的多样式接触测试片,其特征在于:其是用于接触测试四方扁平型集成电路封装件,所述四方扁平型集成电路封装件在其四边各延伸有若干个引脚,所述第一接合区与第二接合区的若干个第一与第二导电端子为与四方扁平型集成电路封装件的扁平引脚相对应的若干根导线,每一接合区的这些若干根导线是沿测试片的四边对应分成四个接合部。
5.如权利要求4所述的多样式接触测试片,其特征在于:所述导线的材质为一铍铜层或以一镍层电镀一金层。
6.如权利要求4所述的多样式接触测试片,其特征在于:第一接合区的每一接合部的若干根导线是与第二接合区的相邻接合部的若干根导线连成一体。
7.如权利要求4所述的多样式接触测试片,其特征在于:第一接合区的每一接合部与第二接合区的相邻接合部构成一阶梯形结构或梯形结构。
8.一种多样式接触测试片,其设置于一四方扁平型集成电路封装件与一测试板之间用以对所述四方扁平型集成电路封装件进行电性测试,其特征在于:所述多样式接触测试片包含:
一第一表面,用以与四方扁平型集成电路封装件的引脚作电性连接,其上至少设有一第一接合区与一第二接合区用以分别接合一第一四方扁平型集成电路封装件与一第二四方扁平型集成电路封装件,所述第一接合区的面积小于所述第二接合区;  所述第一接合区设有与第一四方扁平型集成电路封装件的若干个引脚相对应的若干根第一导线,所述第二接合区设有与第二四方扁平型集成电路封装件的若干个引脚相对应的若干根第二导线,这些第一导线与第二导线是沿测试片的四边各对应分成四个接合部,其中第一导线的总数小于第二导线,且第一导线与第二导线的间距相同;以及
一第二表面,其与第一表面相对而设,其上设有用以与测试板的接点作电性连接的若干个导电接点;
其中,通过第一表面上所设的第一接合区与第二接合区,所述多样式接触测试片可接触测试至少二个引脚间距相同的四方扁平型集成电路封装件。
9.如权利要求8所述的多样式接触测试片,其特征在于:第一接合区的每一接合部的若干根导线是与第二接合区的相邻接合部的若干根导线连成一体。
10.如权利要求8所述的多样式接触测试片,其特征在于:第一接合区的每一接合部与第二接合区的相邻接合部构成一阶梯形结构或梯形结构。
CNA2008100873089A 2008-03-17 2008-03-17 多样式接触测试片 Pending CN101251550A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2008100873089A CN101251550A (zh) 2008-03-17 2008-03-17 多样式接触测试片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2008100873089A CN101251550A (zh) 2008-03-17 2008-03-17 多样式接触测试片

Publications (1)

Publication Number Publication Date
CN101251550A true CN101251550A (zh) 2008-08-27

Family

ID=39955044

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100873089A Pending CN101251550A (zh) 2008-03-17 2008-03-17 多样式接触测试片

Country Status (1)

Country Link
CN (1) CN101251550A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105676114A (zh) * 2016-03-21 2016-06-15 安拓锐高新测试技术(苏州)有限公司 一种用于扁平引脚芯片的测试装置
CN107942229A (zh) * 2017-11-23 2018-04-20 四川长虹电器股份有限公司 集成电路测试装置
CN108802597A (zh) * 2018-05-28 2018-11-13 中国人民解放军空军工程大学 Qfp封装互连结构健康状态监测电路和方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105676114A (zh) * 2016-03-21 2016-06-15 安拓锐高新测试技术(苏州)有限公司 一种用于扁平引脚芯片的测试装置
CN107942229A (zh) * 2017-11-23 2018-04-20 四川长虹电器股份有限公司 集成电路测试装置
CN108802597A (zh) * 2018-05-28 2018-11-13 中国人民解放军空军工程大学 Qfp封装互连结构健康状态监测电路和方法

Similar Documents

Publication Publication Date Title
KR101341566B1 (ko) 소켓, 검사 장치, 그리고 적층형 반도체 소자 제조 방법
EP0074816B1 (en) High terminal count integrated circuit device package
KR101493871B1 (ko) 웨이퍼 검사장치의 인터페이스 구조
US6914786B1 (en) Converter device
US6537831B1 (en) Method for selecting components for a matched set using a multi wafer interposer
CN102095946B (zh) 通用型封装构造电性测试装置
US20040021477A1 (en) Method for ball grid array chip packages having improved testing and stacking characteristics
US8675369B2 (en) Module board
US6483330B1 (en) Method for selecting components for a matched set using wafer interposers
US4488111A (en) Coupling devices for operations such as testing
CN101251550A (zh) 多样式接触测试片
KR20130047933A (ko) 프로브, 프로브 어셈블리 및 이를 포함하는 프로브 카드
KR100723518B1 (ko) 패드 체인을 구비하는 인터포우저 패턴
KR101497608B1 (ko) 반도체 테스트 소켓 및 수직형 피치 컨버터 제조방법
GB2353399A (en) Testing printed or integrated circuits
US6396710B1 (en) High density interconnect module
CN112834790A (zh) 探针卡
US6498299B2 (en) Connection structure of coaxial cable to electric circuit substrate
CN101226227B (zh) 测试载板
US8199519B2 (en) Chip adapter
US6107792A (en) Test board having a plurality of power supply wiring patterns
KR100850280B1 (ko) 초정밀 검사가 가능한 적층형 테스트 보드
KR102520860B1 (ko) 열변형 개선 스티프너 프로브 카드
CN212723204U (zh) 一种测试电路板及测试系统
CN217643852U (zh) 一种pcb板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080827