CN108802597A - Qfp封装互连结构健康状态监测电路和方法 - Google Patents
Qfp封装互连结构健康状态监测电路和方法 Download PDFInfo
- Publication number
- CN108802597A CN108802597A CN201810525892.5A CN201810525892A CN108802597A CN 108802597 A CN108802597 A CN 108802597A CN 201810525892 A CN201810525892 A CN 201810525892A CN 108802597 A CN108802597 A CN 108802597A
- Authority
- CN
- China
- Prior art keywords
- interconnection structure
- qfp
- tested
- encapsulates
- health status
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本发明提出一种QFP封装互连结构健康状态监测电路和方法,电路由QFP封装芯片、被测互连结构、反馈互连结构和外部电容组成;被测互连结构和反馈互连结构的外端同时与外接电容相接,电容另外一端接地;外部电容的大小根据所需测量精度,由公式确定。而监测流程主要通过给被测互连结构置高位或清零操作,同时配合定时器的使用,测量表征互连结构健康状态的外接电容的充电时间作为信息,而后将监测信号传送至上位机或中控机显示、判断及评估。实施例中对充电时间进行监测,充电时间的变化呈现出两种形式,形式1所示充电时间逐步变大,形式2所示充电时间逐步变小,两种形式都能反映被测互连结构的健康状态。
Description
技术领域
本发明涉及电子设备的可靠性技术及故障预测与健康管理(PHM)技术,具体涉及电子设备中QFP封装芯片的互连结构健康状态的监测电路及方法。
背景技术
产品的可靠性是指产品在规定的条件下、在规定的时间内完成规定的功能的能力。故障预测与健康管理(prognostic and health management,PHM)包含两层含义,一是故障预测,即预先诊断部件或系统完成其功能的状态,确定其正常工作的时间长度;二是健康管理,即根据诊断/预测信息、可用资源和使用需求对维修活动做出适当决策。对于电子设备而言,研究关键部位的状态监测方法是提高产品可靠性、进而实现故障预测与健康管理的基础和关键环节。
在电子设备中,电子器件(芯片等)与印刷电路板之间是通过引脚、焊料等实现电气互联与机械固定的。QFP封装是电子设备中主要封装方式之一,定义连接电子器件与印刷电路板之间的连接部位为互连结构,在QFP封装(代指QFP封装的芯片)中互连结构包括引脚、焊料和焊盘。由互连结构失效引发的系统故障是电子设备面临的主要可靠性问题。
目前对于电子设备中QFP封装互连结构的监测方法的局限性在于:一方面,由于QFP封装管脚多、体积小,很难对互连结构的健康状态进行实时监测;另一方面,QFP封装芯片周围的力学信息(应力应变),由于位置及干扰的原因,不能够准确地反映互连结构的健康状态。
与BGA封装互连焊点相比,QFP封装互连结构由三部分组成(BGA封装互连焊点只有一个部分),从而导致其造成的失效模式和位置有很大的差异,相应的失效电气模型也会出现较大差别,因此QFP封装互连结构失效过程中导致设计的监测信号出现不同的表现形式,利用传统BGA封装互连焊点的监测方法对QFP封装互连结构进行监测将会出现漏检情况,并且传统BGA封装互连焊点监测方法只能对焊点完好情况进行检测,不能实现退化过程的监测。
发明内容
为了克服现有技术的不足,本发明提出一种QFP封装互连结构健康状态监测电路和方法,通过对外部电容的充电时间(从0V到设定电压所需的时间)进行监控,来实现互连结构健康状态的监测。
本发明的技术原理为:
互连结构健康状态监测电路由QFP封装芯片、被测互连结构、反馈互连结构和外部电容组成;被测互连结构在服役过程中,其健康状态被实时监测;反馈互连结构主要用于信息反馈,将外部电容的端电压反馈给QFP封装芯片的处理器;外部电容具有一定的阻值,为QFP封装互连结构监测电路外接元器件,在监控过程中,该电容的充电时间作为监测信号,用来评估被测互连结构的健康状态。
QFP封装互连结构健康状态的监测流程主要包括被测互连结构置高位、定时器开启、被测互连结构清零、定时器关闭四个操作步骤。首先利用封装芯片对被测互连结构进行置“1”操作,同时开启QFP封装芯片内嵌定时器,此时芯片通过被测互连结构对外接电容充电,当互连结构一端的外接电容电势达到该芯片高电位阈值时,芯片通过反馈互连结构接受到高位信号“1”,此时关闭定时器。定时器从开启到关闭这段时间的充电时间用来反应互连结构的健康状态。而后芯片对被测互连结构进行置“0”操作,对电容放电,以待下一次的测量,并将监测所得的充电时间传输至上位机或中控机。
基于上述原理,本发明的技术方案为:
所述一种QFP封装互连结构健康状态监测电路,其特征在于:由QFP封装芯片、被测互连结构、反馈互连结构和外部电容组成;
其中QFP封装的互连结构由封装的引脚、钎料和焊盘组成,一个互连结构由一个引脚,及其相应的钎料和焊盘组成;
被测互连结构和反馈互连结构的外端同时与外接电容相接,电容另外一端接地。
进一步的优选方案,所述一种QFP封装互连结构健康状态监测电路,其特征在于:外部电容的大小根据所需测量精度,由公式C=T/R确定,T为时间精度,R为电阻值,取值为1Ω。
利用上述电路进行QFP封装互连结构健康状态监测的方法,其特征在于:包括以下步骤:
步骤1:利用QFP封装芯片对被测互连结构进行置高位操作,同时开启QFP封装芯片内嵌定时器,芯片通过被测互连结构对外接电容充电;
步骤2:当互连结构一端的外接电容电势达到QFP封装芯片的高电位阈值时,QFP封装芯片通过反馈互连结构接受到高位信号,同时关闭定时器;
步骤3:获取定时器从开启到关闭的时长作为外接电容的充电时间,反应被测互连结构的健康状态;
步骤4:QFP封装芯片对被测互连结构进行置低位操作,对外接电容放电,以准备下一次的测量,并将步骤3监测所得的充电时间传输至上位机或中控机。
有益效果
本发明提出了一种QFP封装互连结构健康状态监测电路和方法,其中由QFP封装芯片、被测互连结构、反馈互连结构和外部电容组成,利用芯片、被测互连结构和电容形成RC电路,通过反馈互连结构实时监测电容一端电势,并反馈给芯片,同时记录电容该端电势从低电位达到芯片高位阈值或从高电位达到芯片低位阈值所需时间差,来表征互连结构的健康状态。
实施例中对充电时间进行监测,充电时间的变化呈现出两种形式,形式1所示充电时间逐步变大,形式2所示充电时间逐步变小,两种形式都能反映被测互连结构的健康状态。
本发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1示出QFP封装;
图2示出QFP封装互连结构;
图3示出QFP封装互连结构监测电路;
图4示出QFP封装互连结构健康状态监测实施流程;
图5示出充电时间变化形式1;
图6示出充电时间变化形式2。
具体实施方式
下面详细描述本发明的实施例,所述实施例是示例性的,旨在用于解释本发明,而不能理解为对本发明的限制。
参照图1和图2,分别为QFP封装及其互连结构示意图。QFP封装管脚为四周分布,其与印刷电路板之间通过钎料来实现电气互连与机械固定。QFP封装的互连结构由封装的引脚、钎料和焊盘组成,即一个互连结构中包括一个引脚,及其相应的钎料和焊盘,一个n阵列的QFP封装则有n个互连结构。
参照图3,QFP封装互连结构监测电路由QFP封装芯片,互连结构(被测和反馈),及外部电容组成。被测互连结构和反馈互连结构根据需要确定,如图3中所示,需要测量互连结构1的健康状态,其为被测互连结构,而互连结构2为反馈互连结构,反之亦然。两个互连结构的另外一端同时与外接电容相接,电容另外一端接地。
外部电容的大小根据所需测量精度,由公式C=T/R确定,T为时间精度,R为电阻值,取值为1Ω。例如取时间精度T=1ms时,C=1000uf。
参照图4,QFP封装互连结构健康状态的监测方法,包括以下步骤:
步骤1:利用QFP封装芯片对被测互连结构进行置高位操作,同时开启QFP封装芯片内嵌定时器,芯片通过被测互连结构对外接电容充电;
步骤2:当互连结构一端的外接电容电势达到QFP封装芯片的高电位阈值时,QFP封装芯片通过反馈互连结构接受到高位信号,同时关闭定时器;
步骤3:获取定时器从开启到关闭的时长作为外接电容的充电时间,反应被测互连结构的健康状态;
步骤4:QFP封装芯片对被测互连结构进行置低位操作,对外接电容放电,以准备下一次的测量,并将步骤3监测所得的充电时间传输至上位机或中控机。
本实施例中根据GJB150.16A对监测电路功能试验板进行试验验证,监测的充电时间如图5和图6所示。充电时间的变化呈现出两种形式,形式1所示充电时间逐步变大,形式2所示充电时间逐步变小。两种形式都能反映被测互连结构的健康状态。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (3)
1.一种QFP封装互连结构健康状态监测电路,其特征在于:由QFP封装芯片、被测互连结构、反馈互连结构和外部电容组成;
其中QFP封装的互连结构由封装的引脚、钎料和焊盘组成,一个互连结构由一个引脚,及其相应的钎料和焊盘组成;
被测互连结构和反馈互连结构的外端同时与外接电容相接,电容另外一端接地。
2.根据权利要求1所述一种QFP封装互连结构健康状态监测电路,其特征在于:外部电容的大小根据所需测量精度,由公式C=T/R确定,T为时间精度,R为电阻值,取值为1Ω。
3.利用权利要求1或2所述电路进行QFP封装互连结构健康状态监测的方法,其特征在于:包括以下步骤:
步骤1:利用QFP封装芯片对被测互连结构进行置高位操作,同时开启QFP封装芯片内嵌定时器,芯片通过被测互连结构对外接电容充电;
步骤2:当互连结构一端的外接电容电势达到QFP封装芯片的高电位阈值时,QFP封装芯片通过反馈互连结构接受到高位信号,同时关闭定时器;
步骤3:获取定时器从开启到关闭的时长作为外接电容的充电时间,反应被测互连结构的健康状态;
步骤4:QFP封装芯片对被测互连结构进行置低位操作,对外接电容放电,以准备下一次的测量,并将步骤3监测所得的充电时间传输至上位机或中控机。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810525892.5A CN108802597A (zh) | 2018-05-28 | 2018-05-28 | Qfp封装互连结构健康状态监测电路和方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810525892.5A CN108802597A (zh) | 2018-05-28 | 2018-05-28 | Qfp封装互连结构健康状态监测电路和方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108802597A true CN108802597A (zh) | 2018-11-13 |
Family
ID=64090681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810525892.5A Pending CN108802597A (zh) | 2018-05-28 | 2018-05-28 | Qfp封装互连结构健康状态监测电路和方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108802597A (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101251550A (zh) * | 2008-03-17 | 2008-08-27 | 日月光半导体制造股份有限公司 | 多样式接触测试片 |
CN103185856A (zh) * | 2011-12-31 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | 失效分析专用载板、测试设备、芯片电性失效分析的方法 |
CN104698366A (zh) * | 2015-03-26 | 2015-06-10 | 中国人民解放军空军工程大学 | Bga封装焊点连接失效故障监测方法 |
-
2018
- 2018-05-28 CN CN201810525892.5A patent/CN108802597A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101251550A (zh) * | 2008-03-17 | 2008-08-27 | 日月光半导体制造股份有限公司 | 多样式接触测试片 |
CN103185856A (zh) * | 2011-12-31 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | 失效分析专用载板、测试设备、芯片电性失效分析的方法 |
CN104698366A (zh) * | 2015-03-26 | 2015-06-10 | 中国人民解放军空军工程大学 | Bga封装焊点连接失效故障监测方法 |
Non-Patent Citations (4)
Title |
---|
CHOONG-UN KIM等: "Characterization of Solder Joint Reliability Using Cyclic Mechanical Fatigue Testing", 《JOM》 * |
KUAN-I CHENG等: "Electrical Analysis and Solder Joint Quality of PCB Land-pad Design for QFP E-pad package", 《ICEP 2017 PROCEEDINGS》 * |
李乐等: "复杂背景下X射线BGA焊点气泡检测", 《焊接学报》 * |
王建业等: "FPGA焊点连接失效故障诊断", 《焊接学报》 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109901002B (zh) | 连接器的引脚连接测试系统及其方法 | |
CN107807323B (zh) | 电路板健康状况监测方法,检测装置以及检测系统 | |
CN101996121B (zh) | Usb端口测试装置及测试方法 | |
JP2008537100A (ja) | ディジタル電子パッケージにおけるはんだ接合不良の検出方法および回路 | |
CN209231464U (zh) | 集成电路 | |
CN207301294U (zh) | 一种负荷点电源通用测试装置 | |
CN110750949B (zh) | 一种基于ibis模型模拟系统级封装剂量率效应的方法 | |
CN103699112A (zh) | 基于io信号故障仿真的航电自检测验证设备及其验证方法 | |
CN107688521A (zh) | 一种服务器电源在位检测电路及检测方法 | |
Hofmeister et al. | Ball grid array (BGA) solder joint intermittency detection: SJ BIST | |
CN207764782U (zh) | 快捷外设互联标准插槽的检测系统 | |
CN108332623B (zh) | 一种多功能复合引信智能检测仪 | |
CN108802597A (zh) | Qfp封装互连结构健康状态监测电路和方法 | |
CN106200623B (zh) | 堆芯测量系统逻辑模块的半物理仿真测试装置 | |
CN108375708A (zh) | 一种柔性直流输电系统功率模块功能测试板卡 | |
JP2007147363A (ja) | 部品実装確認機能を備えた電子装置及び部品実装確認方法 | |
US10983163B1 (en) | Function verification system for boundary scan test controller and method thereof | |
CN104569791A (zh) | Ip硬核无损测试结构及其实现方法 | |
CN108682632A (zh) | 半导体检测设备及其操作方法 | |
CN110907857B (zh) | 一种基于fpga的连接器自动检测方法 | |
CN101752013B (zh) | 测试装置 | |
CN105182214B (zh) | 基于1‑wire通信的电子标签在位状态的检测电路及方法 | |
CN105789077A (zh) | 指纹辨识芯片检测装置及其操作方法 | |
CN100405314C (zh) | 电脑主板的测试装置和方法 | |
CN106211548A (zh) | 电子部件以及印刷基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20181113 |