CN106211548A - 电子部件以及印刷基板 - Google Patents

电子部件以及印刷基板 Download PDF

Info

Publication number
CN106211548A
CN106211548A CN201610363778.8A CN201610363778A CN106211548A CN 106211548 A CN106211548 A CN 106211548A CN 201610363778 A CN201610363778 A CN 201610363778A CN 106211548 A CN106211548 A CN 106211548A
Authority
CN
China
Prior art keywords
mentioned
electronic unit
terminal
input
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610363778.8A
Other languages
English (en)
Inventor
小松孝彰
佐古田恭庸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Publication of CN106211548A publication Critical patent/CN106211548A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明的目的在于提供一种电子部件以及印刷基板，不需要外部电路而具有检测电子部件和印刷基板之间的焊接结合部或插座的接触不良的功能。在封装的背面配置焊锡球或电极的多个端子，且安装在印刷基板上的电子部件具备检测端子，该检测端子是上述多个端子中的一部分端子，在上述电子部件的外部与GND连接，检测端子在电子部件内部与输入缓冲器的输入端子以及电阻的一端连接，电阻的另一端与电源连接，输入缓冲器输出通过预定的阈值将输入到输入缓冲器的电压电平进行二值化后的第一二值信号，由此检测焊接结合部或插座的接触不良。

Description

电子部件以及印刷基板
技术领域
本发明涉及一种具有检测与基板的焊接结合部的焊接不良、损伤、恶化、插座的接触不良的功能的电子部件。并且，本发明涉及安装上述电子部件的印刷基板。
背景技术
本发明涉及一种具有检测与基板的焊接结合部的焊接不良、损伤、恶化、插座的接触不良的功能的电子部件。并且，本发明涉及安装上述电子部件的印刷基板。
已知安装在印刷基板上的BGA(Ball Grid Array球栅阵列)、LGA(LandGrid Array栅格阵列)、CSP(Chip Size Package芯片级封装)等封装的电子部件在产生了温度应力或振动/冲击、基板的弯曲等情况下，具有向电子部件的角部端子及其周边的端子施加大的应力的倾向。如果长期且持续地施加这种物理的应力，则不久在电子部件的角部端子的焊接结合部产生断裂。如果电子部件的端子断裂，则有可能系统关机，寻求某种对策。
作为最简单的对策，一般已知以下的方法：使角部的端子或其周边的端子为存在多个的GND端子或电源端子，从而即使断裂也不会立即成为误动作。
另外，作为检测电子部件的端子的接触不良的方法，公开了以下方法(日本特开平10-011558号公报)：在外部连接上拉电阻的端子中，在部件内部通过具有更大的导通电阻的晶体管进行下拉，根据内部端子的电位进行接触不良的判定。在此，检查对象的端子不是检测用虚拟端子，而是假设例如在系统动作中实际使用的重置端子。
另外，公开了以下的方法：使用在电子部件内部被上拉的端子，在IC中检测端子的焊接不良(日本特开平07-218582号公报)。检测电路被配置在电子部件外部的基板上。
但是，将电子部件的角部端子周边分配为存在多个的GND端子或电源端子。即使断裂也不会直接对系统动作造成影响，由此能够防止角部端子断裂时的系统关机，但是，没有知晓发生了断裂的技术。并且，当进一步遭受应力而使恶化持续加深时，在角部端子以外的端子也产生断裂，有可能系统关机。
另外，在日本特开平10-011558号公报所公开的方法中，外部需要部件，通过上拉电阻驱动外部端子，因此阻抗变高，在FA环境等中，有可能受到噪声的影响而进行误动作。并且，在日本特开平07-218582号公报所公开的方法中，需要在外部设置检测电路，成本升高。
发明内容
因此，本发明是鉴于上述情况而提出的，其目的在于提供一种不需要外部电路，具备从初始阶段检测电子部件和印刷基板的焊接结合部的接触不良的功能的电子部件、印刷基板。
本发明的电子部件在封装的背面配置多个端子，该电子部件被安装在印刷基板上，上述电子部件具备检测端子，该检测端子是上述多个端子中的一部分端子，在上述电子部件的外部与GND连接，上述检测端子在上述电子部件内部与输入缓冲器的输入端子以及电阻的一端连接，上述电阻的另一端与电源连接，上述输入缓冲器输出通过预定的阈值将输入到上述输入缓冲器的电压电平进行二值化后的第一二值信号。
另外，本发明的电子部件在封装的背面配置多个端子，该电子部件被安装在印刷基板上，上述电子部件具备检测端子，该检测端子是上述多个端子中的一部分端子，在上述电子部件的外部与电源连接，上述检测端子在上述电子部件内部与输入缓冲器的输入端子以及电阻的一端连接，上述电阻的另一端与GND连接，上述输入缓冲器输出通过预定的阈值将输入到上述输入缓冲器的电压电平进行二值化后的第一二值信号。
另外，上述电子部件还具备输入上述输入缓冲器所输出的上述第一二值信号的锁存电路，上述锁存电路输出第二二值信号，在从上述输入缓冲器输入的上述第一二值信号是第一电平的期间作为上述第二二值信号输出上述第一电平，在上述输入缓冲器输出的上述第一二值信号暂且进行第二电平的输出之后维持上述锁存电路的上述第二电平的输出。
上述电子部件具备重置输入端子，在从上述重置输入端子输入了重置信号的情况下，将上述锁存电路初始化。
安装上述电子部件的印刷基板的特征为焊接上述电子部件的上述检测端子的焊盘中的至少一个焊盘相对于焊接上述电子部件的其他端子的焊盘面积或形状不同。通过本发明，在印刷基板的安装电子部件的元件封装(footprint)中，通过例如减小检测端子的焊盘的大小或者改变形状，使其与其他的信号端子相比更容易恶化，可以在其他的信号端子中发生接触不良之前知晓对于部件的应力。
通过本发明，能够提供一种不需要外部电路，具备能够从初始阶段检测电子部件和印刷基板的焊接结合部的接触不良的功能的电子部件以及印刷基板。
附图说明
通过参照附图以下对实施例进行说明，本发明的上述以及其他的目的、特征会变得明确。在这些附图中：
图1表示作为BGA在电子部件的底面排列有多个端子。
图2A表示在电子部件的底面的检测端子的配置例(之一)。
图2B表示在电子部件的底面的检测端子的配置例(之二)。
图2C表示在电子部件的底面的检测端子的配置例(之三)。
图2D表示在电子部件的底面的检测端子的配置例(之四)。
图2E表示在电子部件的底面的检测端子的配置例(之五)。
图2F表示在电子部件的底面的检测端子的配置例(之六)。
图3A表示本发明实施方式1的检测电路的结构，表示没有发生检测端子和焊盘的结合断裂的状态。
图3B表示本发明的实施方式1的检测电路的结构，表示发生了检测端子和焊盘的结合剥落这样的断裂的状态。
图3C是表示设置了焊盘的印刷基板的示意图。
图4A是表示本发明实施方式1的检测电路的其他结构的图，表示没有发生检测端子和焊盘的结合断裂的状态。
图4B是表示本发明实施方式1的检测电路的其他结构的图，表示发生了检测端子和焊盘的结合剥落这样的断裂的状态。
图5A是表示本发明实施方式2的检测电路的其他结构的图，表示没有发生检测端子和焊盘的结合断裂的状态。
图5B是表示本发明实施方式2的检测电路的其他结构的图，表示发生了检测端子和焊盘的结合剥落这样的断裂的状态。
图6表示当即使一瞬间输入了1时保持1的锁存电路的例1。
图7表示当即使一瞬间输入了1时保持1的锁存电路的例2。
图8表示当即使一瞬间输入了0时保持0的锁存电路的例3。
图9表示当即使一瞬间输入了0时保持0的锁存电路的例4。
图10A表示印刷基板的元件封装(footprint)的例子，表示焊接检测端子的焊盘的尺寸比连接其他端子的焊盘的尺寸小。
图10B表示印刷基板的元件封装的例子，表示阶段性地改变焊盘的尺寸的实施方式。
具体实施方式
以下，与附图一起说明本发明的实施方式。在不同的实施方式中使用相同的标记来说明具有类似功能的结构。
<实施方式1>
使用图1、图2A、图2B、图2C、图2D来说明用于实施本发明的第一实施方式。图1表示BGA即在电子部件1的封装背面(底面)排列有多个端子2。电子部件1是BGA、LGA、CSP等封装的部件。
当电子部件1是BGA时，将端子2构成为向在封装底面格状排列的端子以半球状形成的电极(隆起物)。以下，关于端子将半球状形成的电极简单地称为端子2。在印刷基板11上设置焊盘9。将电子部件1的各个端子2焊接在设置在印刷基板11上的焊盘9上，从而将电子部件1安装在印刷基板11上。焊盘9的形状是圆形，但也可以是其他形状。
将电子部件1的端子2中的一部分端子作为用于检测与安装电子部件1的印刷基板的接触不良的检测端子3使用。可在电子部件1上设置的多个端子2中的任意场所放置任意个数的检测端子3。如图2A～图2F所示，希望将检测端子3配置在电子部件1的底面上格状排列的多个端子2中的角部的端子2。其原因在于，角部的端子2比配置在其他部位的端子2更容易因振动或冲击而恶化从而损坏。并且，通过在外围以外的端子2，例如在电子部件1的中央部也设置检测端子3，从而还能够检测难以目视检查的位置的端子2的接触不良(特别是制造时的安装不良)。
图2A中在4个角部分别将一个端子用作检测端子3。图2B中在4个角部分别将3个端子2用作检测端子3。图2C中在4个角部和中央部分别将一个端子用作检测端子3。图2D中在4个角部分别将3个端子2用作检测端子3，并且在中央部将一个端子2用作检测端子3。图2E中在4个角部分别将一个端子用作检测端子3，并且将难以目视检查的内侧的5个端子用作检测端子3。图2F中在4个角部分别将3个端子用作检测端子3，并且将难以目视检查的内侧的5个端子2用作检测端子3。
从检测印刷基板11制造时的电子部件1的安装不良的观点出发，不仅将角部的端子2还将内侧的端子设为检测端子3是有效的。内侧端子的连接状态难以通过目视来确认，但是通过本发明的方法，能够不追加成本且容易地检测安装不良。既存在将电子部件1直接焊接在印刷基板11上的情况，也存在经由插座等进行安装的情况。
图3表示本发明实施方式1的检测电路的结构。图3A表示没有发生检测端子3和焊盘9的结合断裂的状态。图3B表示发生了检测端子3和焊盘9的结合剥落这样的断裂的状态。图3C是表示设置了焊盘9的印刷基板11的示意图。
检测端子3在印刷基板11上被焊接在焊盘9上，直接或经由电阻(未图示)与GND10电气连接。另外，检测端子3在电子部件1的内部与在输入端子6连接有电阻5的输入缓冲器7连接，电阻5的另一端与电源4连接。电阻5是上拉用电阻。该电源4是用于向电子部件1内部的电路供电的电源。电源4的电压例如为5V、3.3V、2.5V、1.8V、1.5V、1V等。
输入缓冲器7将预定的电压的阈值和输入给输入缓冲器7的电压电平进行比较，如果向输入缓冲器7的输入电压比阈值低则向OUTPUT(输出)8输出0(或者1)，如果比阈值高则向OUTPUT8输出1(或者0)。即，根据向输入缓冲器7输入的电压电平来输出二值信号。这时，如果电子部件1和印刷基板11(焊盘9)之间的连接正常则输出为0(或者1)，如果从OUTPUT8输出1(或者0)则能够判定为异常。
另外，在FPGA或门阵列、单元基IC(cell base IC)这样的电子部件的开发中，这种带有内部上拉的输入缓冲器或双向缓冲器大多能够作为由半导体制造商提供的标准I/O单元而选择。因此在FPGA或门阵列、单元基IC等电子部件中，通常能够不追加成本且容易地装入图3A、图3B所示的安装不良检测电路。
图4A、图4B是表示本发明实施方式1的检测电路的其他结构的图。图4A表示没有发生检测端子3和焊盘9的结合断裂的状态。图4B表示发生了检测端子3和焊盘9的结合剥落这样的断裂的状态。
检测端子3在印刷基板11上直接或经由电阻(未图示)与电源12连接。电源12是存在于印刷基板11上的电源，例如是5V、3.3V、2.5V、1.8V、1.5V、1V等。检测端子3在电子部件1的内部与在输入端子6连接了电阻5的输入缓冲器7连接，电阻5的另一端与GND10连接。GND10可以设置在电子部件1的外部或内部。输入缓冲器7将预定的电压的阈值和输入给输入缓冲器7的电压电平进行比较，如果向输入缓冲器7的输入电压比阈值低则向OUTPUT8输出0(或者1)，如果比阈值高则向OUTPUT8输出1(或者0)。这时，如果电子部件1和印刷基板11的连接正常则为1(或者0)，如果向OUTPUT8输出0(或者1)则能够判定为异常。
另外，在FPGA或门阵列、单元基IC这样的电子部件的开发中，这样的带有内部上拉的输入缓冲器或双向缓冲器有时能够作为由半导体制造商提供的标准I/O单元而选择。此时，能够不追加成本且容易地装入图4A、图4B所示的安装不良检测电路。
<实施方式2>
本发明实施方式2的基本结构和第一实施方式相同。图5A、图5B是表示本发明实施方式2的检测电路的结构的图。图5A表示没有发生检测端子3和焊盘9的结合断裂的状态。图5B表示发生了检测端子3和焊盘9的结合剥落这样的断裂的状态。
电子部件1还具备锁存电路13，将输入缓存器7所输出的第一二值信号(二值化的信号)输入到锁存电路13，锁存电路13的特征为：输出第二二值信号(二值化的信号)，在从输入缓冲器7输入的上述第一二值信号是第一电平的期间，作为上述第二二值信号输出上述第一电平，当上述第一二值信号成为第二电平时输出上述第二电平，在暂且输出上述第二电平后即使上述第一二值信号从上述第二电平返回到上述第一电平也继续输出上述第二电平。通过设置锁存电路能够检测出即使一瞬间产生的接触不良。
如上所述，在输入缓冲器7的后段设置对输入缓冲器7的输出进行锁存的锁存电路。将锁存电路13的输出设为OUTPUT14。图6和图7表示当一瞬间输入1时，保持1的锁存电路13的例子。另外，图8和图9表示当一瞬间输入0时保持0的锁存电路13的例子。
图6表示当一瞬间输入1时保持1的锁存电路的例1。在初始状态下，锁存电路的输出OUTPUT是0。(在后面进行叙述，当RESET(重置)输入为0时将锁存电路初始化。)通常，从RESET向AND(与)门输入1，从INPUT(输入)向OR(或)门输入0。OR门的输入双方都是0，所以OR门的输出为0，向AND门输入0。因此AND门的输出为0，输出OUTPUT为0。
在此，当从INPUT(输入)向OR门输入了1时，OR门的输出成为1。因此，AND门的输入双方都为1，AND门的输出为1。即，锁存电路的输出OUTPUT为1。之后即使来自INPUT的输入变为0，也向OR门输入AND门的输出1，所以OR门的输出仍为1。因此，AND门的输入双方都仍为1，AND门的输出保持1。这样，图6的锁存电路当一瞬间从INPUT输入了1时OUTPUT成为1且保持1。
图6的锁存电路在RESET(重置)输入为0时，AND门的输出为0，OUTPUT的值被初始化为0。
图7表示当一瞬间输入1时保持1的锁存电路的例2。在此，作为电路元件使用D锁存单元。将D锁存的Q输出反馈给D锁存的G控制输入，因此当D锁存的Q输出暂且成为1时，即使D输入的值发生变化，Q输出的值也仍维持1。由此，图7的锁存电路当从INPUT一瞬间输入了1时，作为OUTPUT保持1。
图8表示当一瞬间输入0时保持0的锁存电路的例3。在初始状态下，锁存电路的输出OUTPUT为1。(在后面进行叙述，当RESET(重置)输入为0时将锁存电路初始化。)通常，从RESET向NAND(与非)(B)门输入1，从INPUT向NAND(A)门输入1。NAND(A)门的输入双方都是1，所以NAND(A)门的输入为0，向NAND(B)门输入0。因此NAND(B)门的输出为1，输出OUTPUT为1。
在此，当从INPUT(输入)向NAND(A)门输入0时，NAND(A)门的输出为1。因此，NAND(B)门的输入双方都为1，NAND(B)门的输出为0。即，锁存电路的输出OUTPUT为0。之后即使来自INPUT的输入变为1，也向NAND(A)门输入NAND(B)门的输出0，所以NAND(A)门的输出仍为1。因此NAND(B)门的输入双方都仍为1，NAND(B)门的输出保持0。如此，图8的锁存电路当一瞬间从INPUT输入了0时，OUTPUT成为0且保持0。
图8的锁存电路在RESET(重置)输入成为0时，NAND(B)门的输出成为1，OUTPUT输出的值被初始化为1。
图9表示当一瞬间输入0时保持0的锁存电路的例子4。在此，作为电路元件使用D锁存单元。将D锁存的Q输出反馈给D锁存的G控制输入，因此当D锁存的Q输出暂且为1时，即使D输入的值发生变化Q输出的值也仍维持1。由此，图9的锁存电路当从INPUT一瞬间输入0时作为OUTPUT保持0。
由于长时间持续产生的振动等，在电子部件1和印刷基板11之间的焊接结合部产生断裂的情况下，考虑即使暂且产生断裂，之后暂时重复接触和非接触的情况。因此，在输入缓冲器7的后级设置锁存电路13，由此如果在检测端子3即使发生一次接触不良的状况，也能够检测出该状况，从而能够在初始阶段确切地检测出断裂。由此，能够在产生错误动作之前采取更换印刷基板11等的对策。
<实施方式3>
用于实施本发明第三实施方式的基本结构与第一实施方式相同。电子部件的结构为在某个的端子具备重置端子。当从外部使重置端子生效时(输入了重置信号时)，锁存电路被初始化。
<实施方式4>
在印刷基板11上安装上述电子部件1。将安装电子部件1的印刷基板11构成为在焊接电子部件1的检测端子3的焊盘9中，比其他的焊盘9小(直径小)(参照图10(a))，从而容易产生断裂。在图10A中，焊接检测端子3的焊盘9a的尺寸比连接其他端子2的焊盘9的尺寸小(9>9a)。
在阶段性地改变了焊盘9的尺寸的情况下(参照图10B)，能够检测恶化的进展度。焊盘9c比焊盘9b更早恶化。焊盘9b比焊盘9a更早恶化。虽然没有图示，但可以通过不改变焊盘9的面积而是改变焊盘9的形状而容易产生断裂。作为焊盘9的形状，通过设为四边形、三角形、多边形或环状物，焊接结合部的可靠性降低，还存在可促进焊接结合部的恶化加深的情况。
以上，说明了本发明的实施方式，但是本发明不限于上述的实施方式的例子，通过增加适当的变更能够以其他方式来实施。

Claims (5)

1.一种电子部件，其在封装的背面配置多个端子，该电子部件被安装在印刷基板上，其特征在于，
上述电子部件具备检测端子，该检测端子是上述多个端子中的一部分端子，在上述电子部件的外部与GND连接，
上述检测端子在上述电子部件内部与输入缓冲器的输入端子以及电阻的一端连接，
上述电阻的另一端与电源连接，
上述输入缓冲器输出通过预定的阈值将输入到上述输入缓冲器的电压电平进行二值化后的第一二值信号。
2.一种电子部件，其在封装的背面配置多个端子，该电子部件被安装在印刷基板上，其特征在于，
上述电子部件具备检测端子，该检测端子是上述多个端子中的一部分端子，在上述电子部件的外部与电源连接，
上述检测端子在上述电子部件内部与输入缓冲器的输入端子以及电阻的一端连接，
上述电阻的另一端与GND连接，
上述输入缓冲器输出通过预定的阈值将输入到上述输入缓冲器的电压电平进行二值化后的第一二值信号。
3.根据权利要求1或2所述的电子部件，其特征在于，
上述电子部件还具备输入上述输入缓冲器所输出的上述第一二值信号的锁存电路，
上述锁存电路输出第二二值信号，在从上述输入缓冲器输入的上述第一二值信号是第一电平的期间作为上述第二二值信号输出上述第一电平，在上述输入缓冲器输出的上述第一二值信号暂且进行第二电平的输出之后维持上述锁存电路的上述第二电平的输出。
4.根据权利要求3所述的电子部件，其特征在于，
上述电子部件具备重置输入端子，在从上述重置输入端子输入了重置信号的情况下，将上述锁存电路初始化。
5.一种印刷基板，其安装权利要求1～4中的任意一项所述的电子部件，上述印刷基板的特征在于，
上述印刷基板的焊接上述电子部件的上述检测端子的焊盘中的至少一个焊盘相对于焊接上述电子部件的其他端子的焊盘面积或形状不同。
CN201610363778.8A 2015-05-27 2016-05-27 电子部件以及印刷基板 Pending CN106211548A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-107496 2015-05-27
JP2015107496A JP2016223802A (ja) 2015-05-27 2015-05-27 製造不良や損傷・劣化を検出する機能を備えた電子部品およびプリント基板

Publications (1)

Publication Number Publication Date
CN106211548A true CN106211548A (zh) 2016-12-07

Family

ID=57282181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610363778.8A Pending CN106211548A (zh) 2015-05-27 2016-05-27 电子部件以及印刷基板

Country Status (4)

Country Link
US (1) US20160349307A1 (zh)
JP (1) JP2016223802A (zh)
CN (1) CN106211548A (zh)
DE (1) DE102016109523A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106771967A (zh) * 2016-12-07 2017-05-31 深圳市科陆物联信息技术有限公司 核心板测试装置及方法
US11500011B2 (en) 2020-04-30 2022-11-15 Pratt & Whitney Canada Corp. Printed circuit board assembly for aircraft engine, and method monitoring same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH022948A (ja) * 1988-06-14 1990-01-08 Mitsubishi Electric Corp コネクタ装着検出回路
JPH07218582A (ja) 1994-02-01 1995-08-18 Nippondenso Co Ltd Ｉｃピンの接続不良検出装置
JP3486057B2 (ja) 1996-06-21 2004-01-13 株式会社東芝 半導体集積回路及び接触式ｉｃカード
JP3149925B2 (ja) * 1998-08-28 2001-03-26 日本電気株式会社 回路基板プロービング方式
JP2003240810A (ja) * 2002-02-14 2003-08-27 Mitsubishi Electric Corp 断線検出回路
JP2007266501A (ja) * 2006-03-29 2007-10-11 Toyota Motor Corp 半導体装置の実装方法及び実装基板
US7970427B2 (en) * 2007-03-20 2011-06-28 Skyworks Solutions, Inc. System and method for dynamically improving call connection
JP2009141082A (ja) * 2007-12-05 2009-06-25 Denso Corp 半導体装置
US20110140730A1 (en) * 2008-05-30 2011-06-16 Nxp B.V. Detection circuitry for detecting bonding conditions on bond pads
WO2010126511A1 (en) * 2009-04-30 2010-11-04 Hewlett-Packard Development Company, L.P. Die connection monitoring system and method
JP5662092B2 (ja) * 2009-10-27 2015-01-28 株式会社ソニー・コンピュータエンタテインメント 電子部品及び検査システム
JP6033529B2 (ja) * 2011-05-30 2016-11-30 株式会社東海理化電機製作所 検出装置および電流センサ

Also Published As

Publication number Publication date
DE102016109523A1 (de) 2016-12-01
US20160349307A1 (en) 2016-12-01
JP2016223802A (ja) 2016-12-28

Similar Documents

Publication Publication Date Title
CN102299139B (zh) 半导体集成电路
US6452502B1 (en) Method and apparatus for early detection of reliability degradation of electronic devices
US8829918B2 (en) Die connection monitoring system and method
US8884630B2 (en) Active pin connection monitoring system and method
US7573282B2 (en) Ball grid array connection monitoring system and method
JP5845256B2 (ja) デバイス貫通バイアのための試験技法
EP1853931A2 (en) Method and circuit for the detection of solder-joint failures in a digital electronic package
CN106211548A (zh) 电子部件以及印刷基板
CN105738756B (zh) 一种显示装置检查治具及检查方法
EP3158839B1 (en) System and methods for producing modular stacked integrated circuits
US20040108577A1 (en) Semiconductor integrated circuit device and method for fabricating the same
WO2009144608A1 (en) Detection circuitry for detecting bonding conditions on bond pads
US10177052B2 (en) Defective die replacement in a die stack
US11416050B2 (en) Component communications in system-in-package systems
CN206457247U (zh) 传感器封装结构以及电子设备
TW201626370A (zh) 具有獨立編程性之積體電路
TWI468704B (zh) 中介層的測試方法
CN110442219A (zh) 连接器、电源控制设备以及主机接口设备
JP2002093199A (ja) テストモードを備えた集積回路および集積回路のテストのためのテスト装置
CN107910309B (zh) 一种隔离式焊盘以及包括该焊盘的芯片
JP6761650B2 (ja) 集積回路装置およびその自己診断方法
CN103620430B (zh) 电子模块、电子装置以及用于产生电子模块的方法
CN217332792U (zh) 一种车载4g通信模块的供电诊断装置
KR101432925B1 (ko) 집적 회로의 부착을 위한 방법 및 장치
KR100847272B1 (ko) 번인 보드

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161207