JP2009141082A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2009141082A JP2009141082A JP2007315174A JP2007315174A JP2009141082A JP 2009141082 A JP2009141082 A JP 2009141082A JP 2007315174 A JP2007315174 A JP 2007315174A JP 2007315174 A JP2007315174 A JP 2007315174A JP 2009141082 A JP2009141082 A JP 2009141082A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- detection circuit
- semiconductor package
- bumps
- voltage detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】プリント基板に電気接続用バンプを介して半導体パッケージを実装してなるものであって、小型化に反することなく断線を検出することができる半導体装置を提供すること。
【解決手段】プリント基板20にバンプを介して半導体パッケージ10が実装されてなる半導体装置であって、半導体パッケージ10は、電源11と、プリント基板20のグランドに接続される検査用バンプ15と、電源11と検査用バンプ15とに接続される変圧器12と、検査用バンプ15と変圧器12との間に接続される電圧検出回路13とを備えるものである。
【選択図】図3
【解決手段】プリント基板20にバンプを介して半導体パッケージ10が実装されてなる半導体装置であって、半導体パッケージ10は、電源11と、プリント基板20のグランドに接続される検査用バンプ15と、電源11と検査用バンプ15とに接続される変圧器12と、検査用バンプ15と変圧器12との間に接続される電圧検出回路13とを備えるものである。
【選択図】図3
Description
本発明は、プリント基板にバンプを介して半導体パッケージが実装されてなる半導体装置に関するものである。
従来、プリント基板にバンプを介して半導体パッケージが実装されてなる半導体装置においては、プリント基板と半導体パッケージとの熱膨張率の差によって、電気接続用バンプに熱応力がかかり、クラックによる断線が起こる可能性があった。
そこで、このような熱応力によるバンプのクラック(断線)を予知する機能を備えるとともに、熱応力そのものを低減して実装後の信頼性確保および向上を図れる半導体装置として特許文献1に示されるものがあった。
特許文献1に示される半導体装置は、半導体チップを搭載した半導体パッケージと、この半導体パッケージが電気接続用バンプを介して直接実装されるプリント基板と、電気接続用のバンプとは別に、半導体パッケージ側とプリント基板側とを電気的に接続し、その接続経路の電気抵抗値の検出を可能に設けられたセンサ用のバンプと、半導体チップに組込まれて外部電極〜バンプ〜配線〜バンプ〜外部電極からなる直列回路の電気抵抗値を自動検出し、この電気抵抗値が所定レベルを越えたときに出力する抵抗値検出回路とを備えるものである。
特開平10−93297号公報
しかしながら、特許文献1に示される半導体装置では、プリント基板における半導体パッケージと対向する領域(配線が密集した領域)に電気抵抗を計るための配線を通すことになるため、半導体装置の小型化に反してしまう。
本発明は、上記問題点に鑑みなされたものであり、プリント基板に電気接続用バンプを介して半導体パッケージを実装してなるものであって、小型化に反することなく断線を検出することができる半導体装置を提供することを目的とする。
上記目的を達成するために請求項1に記載の半導体装置は、プリント基板にバンプを介して半導体パッケージが実装されてなる半導体装置であって、半導体パッケージは、電源と、プリント基板のグランドに接続される検査用バンプと、電源と検査用バンプとに接続される電位引上げ回路と、検査用バンプと電位引上げ回路との間に接続される電圧検出回路とを備えることを特徴とするものである。
このようにすることによって、プリント基板における半導体パッケージと対向する領域(配線が密集した領域)に新たに配線を設ける必要がないので、小型化に反することなく検査用バンプの断線を検出することができる。
また、半導体パッケージは、コーナー付近のバンプに熱応力がかかりやすい。そこで、請求項2に示すように、検査用バンプは、前記半導体パッケージのコーナー付近に設けるようにすると好ましい。
また、請求項3に示すように、電圧検出回路の検出結果に基づいて、検査用バンプが断線しているか否かを示すダイアグ信号を出力するダイアグ回路を備えるようにしてもよい。
このようにすることによって、コーナー付近に設けられた検査用バンプが断線した時点でダイアグ信号を出力できるので、信号用バンプが断線する前に修理や交換などの対応をとることができるので好ましい。
また、請求項4に示すように、電源と前記電圧検出回路との接続状態を切り替えるスイッチを備えるようにしてもよい。
このようにすることによって、必要なタイミングで断線を検出することができ、消費電流を低減することができるので好ましい。
また、電位引上げ回路は、請求項5又は請求項6に示すように、定電流を流す回路、プルアップ抵抗を含むようにすることができる。
また、上記目的を達成するために請求項7に記載の半導体装置は、プリント基板にバンプを介して複数の半導体パッケージが実装されてなる半導体装置であって、複数の半導体パッケージは、電圧検出回路を備える2つの検出回路付き半導体パッケージと、電圧検出回路を備えない1つの半導体パッケージを含むものであり、電圧検出回路を備えない半導体パッケージは、各コーナー付近に設けられる四つの検査用バンプと、四つの検査用バンプにおける二つの検査用バンプを接続する第1配線と、四つの検査用バンプにおける残りの二つの検査用バンプを接続する第2配線とを備え、2つの検出回路付き半導体パッケージは、電源と、プリント基板と接続される二つの検査用バンプと、電源と一方の検査用バンプに接続される電位引上げ回路と、他方の検査用バンプに接続される電圧検出回路とを備え、プリント基板は、一方の検出回路付き半導体パッケージにおける電位引上げ回路と接続される検査用バンプと電圧検出回路を備えない半導体パッケージにおける第1配線で接続された一方の検査用バンプとを接続する第3配線と、一方の検出回路付き半導体パッケージにおける電圧検出回路と接続される検査用バンプと電圧検出回路を備えない半導体パッケージにおける第1配線で接続された他方の検査用バンプとを接続する第4配線と、他方の検出回路付き半導体パッケージにおける電位引上げ回路と接続される検査用バンプと電圧検出回路を備えない半導体パッケージにおける第2配線で接続された一方の検査用バンプとを接続する第5配線と、他方の検出回路付き半導体パッケージにおける電圧検出回路と接続される検査用バンプと電圧検出回路を備えない半導体パッケージにおける第2配線で接続された他方の検査用バンプとを接続する第6配線とを備えることを特徴とするものである。
このようにすることによって、プリント基板における半導体パッケージと対向する領域(配線が密集した領域)に新たに配線を設ける必要がないので、小型化に反することなく検査用バンプの断線を検出することができる。さらに、検出回路を備えていない半導体パッケージの断線検出もできるので好ましい。
なお、請求項8乃至請求項11に記載の半導体装置に関する作用・効果は、上述の請求項3乃至請求項6に関する作用・効果と同様であるため説明を省略する。
以下、本発明の実施の形態を図に基づいて説明する。
(第1の実施の形態)
まず、第1の実施の形態について説明する。図1は、本発明の第1の実施の形態における半導体装置の概略構成を示す斜視図である。図2は、本発明の第1の実施の形態における半導体パッケージの裏面側の概略構成を示す平面図である。図3は、本発明の第1の実施の形態における半導体装置の概略構成を示す回路図である。
まず、第1の実施の形態について説明する。図1は、本発明の第1の実施の形態における半導体装置の概略構成を示す斜視図である。図2は、本発明の第1の実施の形態における半導体パッケージの裏面側の概略構成を示す平面図である。図3は、本発明の第1の実施の形態における半導体装置の概略構成を示す回路図である。
図1に示すように、本実施の形態における半導体装置は、プリント基板20にバンプ15、16を介して半導体パッケージ10が実装されてなるものである。
半導体パッケージ10は、プリント基板20と対向する面側(裏面側)に複数の検査用バンプ15、複数の信号用バンプ16などを備えるCSP(Chip Size Package)、FC(Flip Chip)などからなるものである。この検査用バンプ15及び信号用バンプ16は、プリント基板20の基板側接続部22に接続されるものである。特に、検査用バンプ15は、基板側接続部22を介してプリント基板20のグランドに接続される。
また、半導体パッケージ10には、図3に示すように、電源11、電源11と検査用バンプ15とに接続される電位を引上げるための変圧器12と、検査用バンプ15と変圧器12との間に接続される電圧検出回路13(図面では、単に検出回路と記載)とを備える。
プリント基板20は、ガラスエポキシ樹脂等から形成されるものであり、検査用バンプ15及び信号用バンプ16との接続部である基板側接続部22を有している。また、プリント基板20は、コア層をその中心とし、絶縁層と導体配線層(ベタグランド層など)を交互に積み上げるように繰り返し形成して多層化したビルドアッププリント配線基板などが用いられる。
なお、プリント基板20への半導体パッケージ10の実装は、プリント基板20の基板側接続部22と半導体パッケージ10のバンプ(検査用バンプ15及び信号用バンプ16)が重なり合うように、半導体パッケージ10をプリント基板20に搭載し、その状態でリフローはんだ付けを行うことによってなされる。そして、プリント基板20と半導体パッケージ10との間は、エポキシ樹脂等からなる充填樹脂(アンダーフィル14)により封止されている。
通常、プリント基板20に実装されたCSPなどの半導体パッケージ10は、温度サイクルによる熱膨張率の差で、コーナーの接続部付近にストレス(熱応力)がかかり、最悪の場合クラックによる断線が発生する可能性がある。このため、通常の半導体パッケージ10のコーナー部は、NC(No Connection)あるいはグランド接続(多数のグランド接続の中の1端子)としており、断線をしてもシステムに影響のない使い方をしている。
そこで、本実施の形態における半導体パッケージ10は、図2に示すように、コーナーのバンプ(端子)を検査用バンプ15とする。このように、ストレスがかかりやすいコーナー付近のバンプを検査用バンプ15とすることによって、断線した場合であってもいち早く断線を検出することができる。また、従来より、NCあるいはグランド接続したバンプを用いるので、新たに検査用バンプを設ける必要がないので好ましい。
検査用バンプ15は、基板側接続部22を介してプリント基板20のグランドに(ベタグランド層)に接続されると共に、変圧器12を介して電源11に接続されている。そして、検査用バンプ15と変圧器12との間には、電圧検出回路13が接続される。本実施の形態における半導体装置は、このような回路を用いて半導体パッケージ10のコーナー付近(検査用バンプ15)の断線を検出するものである。
つまり、半導体パッケージ10は、検査用バンプ15に電流を流して、電圧検出回路13にて電圧を検出すことで、コーナー付近(検査用バンプ15)の断線を検出するものである。検査用バンプ15と基板側接続部22との接続が確保できている場合はグランドレベルであり、検査用バンプ15と基板側接続部22との接続が確保できていない場合(断線している場合)は電圧が上がる。これによって、コーナー付近(検査用バンプ15)の断線を検出することが可能となる。
このようにすることによって、プリント基板20における半導体パッケージ10と対向する領域(配線が密集した領域)に新たに配線を設ける必要がないので、小型化に反することなく検査用バンプ15の断線を検出することができる。
また、電圧検出回路13の検出結果に基づいて、検査用バンプ15が断線しているか否かを示すダイアグ信号を出力するようにしてもよい(ダイアグ回路)。このようにすることによって、コーナー付近に設けられた検査用バンプが断線した時点でダイアグ信号を出力できるので、信号用バンプ16が断線する前に修理や交換などの対応をとることができるので好ましい。
また、上述の実施の形態においては、電位を引き上げる回路として変圧器12を採用したが、本発明はこれに限定されるものではない。図4に示す第1変形例においては、半導体パッケージ101は、電位を引き上げる回路としてプルアップ抵抗121を用いてもよい。図4は、本発明の第1変形例における半導体装置の概略構成を示す回路図である。
また、図5に示す第2変形例においては、半導体パッケージ102は、電源11と電圧検出回路132との接続状態を切り替えるスイッチ17を備えるようにしてもよい。このスイッチ17は、電圧検出回路132によって開閉が制御されるものである。このようにすることによって、必要なタイミングで断線を検出することができ、消費電流を低減することができるので好ましい。図5は、本発明の第2変形例における半導体装置の概略構成を示す回路図である。
また、上述の実施の形態においては、半導体パッケージ10のコーナーのバンプを検査用バンプ15として採用したが、本発明はこれに限定されるものではない。図6に示す第3変形例においては、半導体パッケージ103は、コーナー付近のバンプ、すなわち温度サイクルによる熱膨張率の差でストレスがかかりやすい位置に検査用バンプ15を設けるようにしてもよい。図6は、本発明の第3変形例における半導体パッケージの裏面側の概略構成を示す平面図である。
(第2の実施の形態)
次に、本発明の第2の実施の形態について説明する。図7は、本発明の第2の実施の形態における半導体装置の概略構成を示す説明図である。
次に、本発明の第2の実施の形態について説明する。図7は、本発明の第2の実施の形態における半導体装置の概略構成を示す説明図である。
第2の実施の形態における半導体装置は、上述の第1の実施の形態によるものと共通するところが多いので、以下、共通部分についての詳しい説明は省略し、異なる部分を重点的に説明する。第2の実施の形態において、上述の第1の実施の形態と異なる点は、電圧検出回路を備えていない半導体パッケージの断線を検出する点である。
図7に示すように、本実施の形態における半導体装置は、プリント基板20に3つの半導体パッケージ104、105、110が実装されるものである。そして、半導体パッケージ104及び105は電圧検出回路13を備えるものであり、半導体パッケージ110は電圧検出回路13を備えないものである。
まず、電圧検出回路13を備える半導体パッケージ104、105に関して説明する。なお、半導体パッケージ105は、半導体パッケージ104と同一の構成であるため説明を省略する。半導体パッケージ104は、基板側接続部22に接続される二つの検査用バンプ15a、15b(半導体パッケージ10では15g、15h)と、電源11と、電源11と検査用バンプ15a(15g)との間に接続される電位を引上げるための変圧器12と、検査用バンプ15b(15h)に接続される電圧検出回路13(図面では、単に検出回路と記載)とを備える。
一方、電圧検出回路を備えていない半導体パッケージ110は、各コーナー付近に設けられる四つの検査用バンプ15c、15d、15e、15fと、四つの検査用バンプにおける二つの検査用バンプ15cと15dとを接続する配線18(第1配線)と、四つの検査用バンプにおける残りの二つの検査用バンプ15eと15fとを接続する配線18(第2配線)とを備える。
そして、プリント基板20は、半導体パッケージ104における変圧器12と接続される検査用バンプ15aと半導体パッケージ110における配線18で接続された一方の検査用バンプ15cとを接続する配線23(第3配線)と、半導体パッケージ104における電圧検出回路13と接続される検査用バンプ15dと半導体パッケージ110における配線18で接続された他方の検査用バンプ15dとを接続する配線23(第4配線)と、半導体パッケージ105における変圧器12と接続される検査用バンプ15gと半導体パッケージ110における配線18で接続された一方の検査用バンプ15eとを接続する配線23(第5配線)と、半導体パッケージ104における電圧検出回路13と接続される検査用バンプ15hと半導体パッケージ110における配線18で接続された他方の検査用バンプ15fとを接続する配線23(第6配線)とを備える。
したがって、正常な状態(断線のない状態)においては、検査用バンプ15a〜基板側接続部22a〜配線23〜基板側接続部22c〜検査用バンプ15c〜配線18〜検査用バンプ15d〜基板側接続部22d〜配線23〜基板側接続部22b〜検査用バンプ15bは電気的に接続されている。
そこで、半導体パッケージ104は、検査用バンプ15a〜15dに電流を流して、電圧検出回路13にて電圧を検出すことで、検査用バンプ15a〜15dの断線を検出するものである。検査用バンプ15a〜15dと基板側接続部22a〜22dとの接続が確保できている場合はグランドレベルであり、検査用バンプ15a〜15dと基板側接続部22a〜22dとの接続が確保できていない場合(断線している場合)は電圧が上がる。これによって、検査用バンプ15a〜15dの断線を検出することが可能となる。
一方、検査用バンプ15g〜基板側接続部22g〜配線23〜基板側接続部22e〜検査用バンプ15e〜配線18〜検査用バンプ15f〜基板側接続部22f〜配線23〜基板側接続部22h〜検査用バンプ15hに関しても、正常な状態においては電気的に接続されている。
そこで、半導体パッケージ105は、検査用バンプ15e〜15hに電流を流して、電圧検出回路13にて電圧を検出すことで、検査用バンプ15e〜15hの断線を検出するものである。検査用バンプ15e〜15hと基板側接続部22e〜22hとの接続が確保できている場合はグランドレベルであり、検査用バンプ15e〜15hと基板側接続部22e〜22hとの接続が確保できていない場合(断線している場合)は電圧が上がる。これによって、検査用バンプ15e〜15hの断線を検出することが可能となる。
このようにすることによって、プリント基板20における半導体パッケージと対向する領域(配線が密集した領域)に新たに配線を設ける必要がないので、小型化に反することなく検査用バンプ15a〜15hの断線を検出することができる。さらに、電圧検出回路13を備えていない半導体パッケージ110の断線検出もできるので好ましい。
なお、上述の第1の実施の形態にて説明した変形例は、適宜第2の実施の形態に適用してもよい。
10,101〜105,110 半導体パッケージ、11 電源、12 変圧器(電位引上げ回路)、121 プルアップ抵抗(電位引上げ回路)、13,132 検出回路(電圧検出回路)、14 アンダーフィル、15 検査用バンプ、16 信号用バンプ、17 スイッチ、18 配線、20 プリント基板、21 グランド、22 基板側接続部、23 配線
Claims (11)
- プリント基板にバンプを介して半導体パッケージが実装されてなる半導体装置であって、
前記半導体パッケージは、
電源と、
前記プリント基板のグランドに接続される検査用バンプと、
前記電源と前記検査用バンプとに接続される電位引上げ回路と、
前記検査用バンプと前記電位引上げ回路との間に接続される電圧検出回路と、
を備えることを特徴とする半導体装置。 - 前記検査用バンプは、前記半導体パッケージのコーナー付近に設けられることを特徴とする請求項1に記載の半導体装置。
- 前記電圧検出回路の検出結果に基づいて、前記検査用バンプが断線しているか否かを示すダイアグ信号を出力するダイアグ回路を備えることを特徴とする請求項2に記載の半導体装置。
- 前記電源と前記電圧検出回路との接続状態を切り替えるスイッチを備えることを特徴とする請求項1乃至請求項3のいずれか一項に記載の半導体装置。
- 前記電位引上げ回路は、定電流を流す回路を含むことを特徴とする請求項1乃至請求項4のいずれか一項に記載の半導体装置。
- 前記電位引上げ回路は、プルアップ抵抗を含むことを特徴とする請求項1乃至請求項4のいずれか一項に記載の半導体装置。
- プリント基板にバンプを介して複数の半導体パッケージが実装されてなる半導体装置であって、
前記複数の半導体パッケージは、電圧検出回路を備える2つの検出回路付き半導体パッケージと、電圧検出回路を備えない1つの半導体パッケージを含むものであり、
前記電圧検出回路を備えない半導体パッケージは、
各コーナー付近に設けられる四つの検査用バンプと、
前記四つの検査用バンプにおける二つの検査用バンプを接続する第1配線と、
前記四つの検査用バンプにおける残りの二つの検査用バンプを接続する第2配線とを備え、
前記2つの検出回路付き半導体パッケージは、
電源と、
前記プリント基板と接続される二つの検査用バンプと、
前記電源と一方の前記検査用バンプに接続される電位引上げ回路と、
他方の前記検査用バンプに接続される電圧検出回路とを備え、
前記プリント基板は、
一方の前記検出回路付き半導体パッケージにおける前記電位引上げ回路と接続される検査用バンプと前記電圧検出回路を備えない半導体パッケージにおける前記第1配線で接続された一方の検査用バンプとを接続する第3配線と、
一方の前記検出回路付き半導体パッケージにおける前記電圧検出回路と接続される検査用バンプと前記電圧検出回路を備えない半導体パッケージにおける前記第1配線で接続された他方の検査用バンプとを接続する第4配線と、
他方の前記検出回路付き半導体パッケージにおける前記電位引上げ回路と接続される検査用バンプと前記電圧検出回路を備えない半導体パッケージにおける前記第2配線で接続された一方の検査用バンプとを接続する第5配線と、
他方の前記検出回路付き半導体パッケージにおける前記電圧検出回路と接続される検査用バンプと前記電圧検出回路を備えない半導体パッケージにおける前記第2配線で接続された他方の検査用バンプとを接続する第6配線と、
を備えることを特徴とする半導体装置。 - 前記電圧検出回路を備えない半導体パッケージは、前記電圧検出回路の検出結果に基づいて、前記検査用バンプが断線しているか否かを示すダイアグ信号を出力するダイアグ回路を備えることを特徴とする請求項7に記載の半導体装置。
- 前記電源と前記電圧検出回路との接続状態を切り替えるスイッチを備えることを特徴とする請求項7又は請求項8に記載の半導体装置。
- 前記電位引上げ回路は、定電流を流す回路を含むことを特徴とする請求項7乃至求項9のいずれか一項に記載の半導体装置。
- 前記電位引上げ回路は、プルアップ抵抗を含むことを特徴とする請求項7乃至請求項9のいずれか一項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007315174A JP2009141082A (ja) | 2007-12-05 | 2007-12-05 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007315174A JP2009141082A (ja) | 2007-12-05 | 2007-12-05 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009141082A true JP2009141082A (ja) | 2009-06-25 |
Family
ID=40871429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007315174A Pending JP2009141082A (ja) | 2007-12-05 | 2007-12-05 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009141082A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016109452A (ja) * | 2014-12-02 | 2016-06-20 | 富士通株式会社 | 試験回路および試験回路の制御方法 |
JP2016223802A (ja) * | 2015-05-27 | 2016-12-28 | ファナック株式会社 | 製造不良や損傷・劣化を検出する機能を備えた電子部品およびプリント基板 |
-
2007
- 2007-12-05 JP JP2007315174A patent/JP2009141082A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016109452A (ja) * | 2014-12-02 | 2016-06-20 | 富士通株式会社 | 試験回路および試験回路の制御方法 |
JP2016223802A (ja) * | 2015-05-27 | 2016-12-28 | ファナック株式会社 | 製造不良や損傷・劣化を検出する機能を備えた電子部品およびプリント基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101377528B (zh) | 焊点的高灵敏度阻抗测量设备及其监控方法 | |
US8829918B2 (en) | Die connection monitoring system and method | |
US7965095B2 (en) | Separate testing of continuity between an internal terminal in each chip and an external terminal in a stacked semiconductor device | |
JP5262945B2 (ja) | 電子装置 | |
US20080158839A1 (en) | Printed Wiring Board, Printed Circuit Board, and Method of Inspecting Joint of Printed Circuit Board | |
US9377504B2 (en) | Integrated circuit interconnect crack monitor circuit | |
CN103219322B (zh) | 具有电阻测量结构的三维集成电路及其使用方法 | |
WO2014046099A1 (ja) | 画像表示装置およびその実装検査方法 | |
JP2007163327A (ja) | 半導体装置および半導体装置の検査方法 | |
TWI466599B (zh) | 電路板及電路板內建之元件的測試方法 | |
US20110140730A1 (en) | Detection circuitry for detecting bonding conditions on bond pads | |
TWI566651B (zh) | 電性連接組件及其檢測方法 | |
JP2009141082A (ja) | 半導体装置 | |
JP2010278212A (ja) | 電子部品用パッケージ、および電子部品用パッケージの異常検出方法 | |
JP4635901B2 (ja) | モジュールパッケージ | |
US8810252B2 (en) | Solder joint inspection | |
JP2005123463A (ja) | 半導体装置及びその製造方法、半導体装置モジュール、回路基板並びに電子機器 | |
JP2006203261A (ja) | 半導体装置 | |
JP5370250B2 (ja) | 半導体装置の製造方法 | |
JP2020004858A (ja) | プリント配線基板、及び、プリント回路基板 | |
KR20130015169A (ko) | 인쇄 회로 기판 | |
JP4812856B2 (ja) | 接続異常検出装置およびそれを用いた車載用電子機器 | |
JP4872468B2 (ja) | 半導体装置 | |
JP5780498B2 (ja) | Cmos論理icパッケージの検査方法および検査装置 | |
JP2010245368A (ja) | 故障検出装置 |