JP2010278212A - 電子部品用パッケージ、および電子部品用パッケージの異常検出方法 - Google Patents
電子部品用パッケージ、および電子部品用パッケージの異常検出方法 Download PDFInfo
- Publication number
- JP2010278212A JP2010278212A JP2009129020A JP2009129020A JP2010278212A JP 2010278212 A JP2010278212 A JP 2010278212A JP 2009129020 A JP2009129020 A JP 2009129020A JP 2009129020 A JP2009129020 A JP 2009129020A JP 2010278212 A JP2010278212 A JP 2010278212A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- wiring board
- resistance value
- land
- bga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
【課題】配線基板に実装されたBGA等の電子部と配線基板の接続に断線が発生するのをあらかじめ感知し、回路システムに損害が起こる前に機能を停止する手段を提供する。
【解決手段】半導体チップ3が実装された内部配線用基板8と配線基板4をはんだボール2で接続されている電子部品パッケージにおいて、前記内部配線用基板の四隅に設けたランドと前記配線基板のランド間を接続する4箇所の半田ボール2a間を直列接続し、その抵抗値を測定することにより、はんだボール部の異常有無を判定する。
【選択図】図2
【解決手段】半導体チップ3が実装された内部配線用基板8と配線基板4をはんだボール2で接続されている電子部品パッケージにおいて、前記内部配線用基板の四隅に設けたランドと前記配線基板のランド間を接続する4箇所の半田ボール2a間を直列接続し、その抵抗値を測定することにより、はんだボール部の異常有無を判定する。
【選択図】図2
Description
本発明は電子部品用パッケージ、および電子部品用パッケージの異常検出方法に係り、特に接続信頼性に優れた電子部品用パッケージ、および電子部品用パッケージの異常検出方法に関する。
電子部品用パッケージは回路機能の増大化に伴い外部電極の多ピン化が進み、一方では携帯電話等に代表される様に機器の小型化に伴い電子部部品用パッケージの小型化も進んでいる。
このような外部電極の多ピン化、電子部品用パッケージの小型化に対応する為、電子部品用パッケージ、特に半導体用パッケージは外部電極がマトリクス状に配置が出来るボールグリットアレイ(Ball Grid Array以下BGAと略す)が優位である。
然しながら、BGAとBGAが実装される配線基板間の接続用はんだボールには、BGAが配線基板に実装された状態において温度変化が発生すると、熱膨張の差があるため歪が発生する。
このような外部電極の多ピン化、電子部品用パッケージの小型化に対応する為、電子部品用パッケージ、特に半導体用パッケージは外部電極がマトリクス状に配置が出来るボールグリットアレイ(Ball Grid Array以下BGAと略す)が優位である。
然しながら、BGAとBGAが実装される配線基板間の接続用はんだボールには、BGAが配線基板に実装された状態において温度変化が発生すると、熱膨張の差があるため歪が発生する。
歪の大きさはBGAにおける接続用はんだボールの位置、温度変化の大きさと時間で異なる。温度変化は製品が市場にて稼動する状態での電源入り切りでの温度変化や市場環境での気温の変化であり、製品が市場で稼動している状態で常に歪が発生している。
熱膨張差による歪量は、接続用はんだボールの位置でも異なり、BGAの中心からの距離が長い程歪が大きくなるため4角形パッケージの場合はコーナーの4隅が該当しそこから断線が始まる。
熱膨張差による歪量は、接続用はんだボールの位置でも異なり、BGAの中心からの距離が長い程歪が大きくなるため4角形パッケージの場合はコーナーの4隅が該当しそこから断線が始まる。
この様にBGAとBGAが実装される配線基板との間での熱膨張の差があると、市場環境の温度サイクルによりBGAの接続用はんだボールにクラックが入り、機器に障害を与える、あるいは、BGAと配線基板間の接続部が断線して装置の機能が損なわれる問題がある。
このような断線の防止策として、特許文献1においては、BGAの歪が最も大きく加わる四隅の接続パッドを他のパッドよりも断面積を大きくすることで接続強度を増している。
このような断線の防止策として、特許文献1においては、BGAの歪が最も大きく加わる四隅の接続パッドを他のパッドよりも断面積を大きくすることで接続強度を増している。
しかし、特許文献1に開示する方法は四隅のパッドの大きさをどの程度大きくすれば良いのかを明確にできず、対象BGAを使用する製品の寿命、製品の稼動環境温度によってBGAの四隅の接続用はんだボールにクラックが入り断線した場合は機器に不具合が発生し、損害を発生する可能性がある。
また、四隅のパッドの大きさは、歪の大きさを決めるBGAの大きさ、温度変化の大きさを決める市場稼動温度と要求寿命が明確になれば、決めることが出来るが、市場稼動温度と要求寿命は対象BGAを使用する製品で決まるため、対象製品に合った専用のBGAを用意する必要があり、パッドの大きさもこれに応じて変化するので設計が煩雑になる。
本発明の目的は前記した課題に鑑み、接続信頼性に優れた電子部品用パッケージ、および電子部品用パッケージの異常検出方法を提供することにある。
前記目的を達成するため本発明は、半導体チップを搭載する内部配線用基板、及び、前記内部配線用基板と電気的に接続された配線基板を有する電子部品パッケージであって、複数のコーナー部に、前記半導体チップの電気的な動作に関わらない、はんだ付け用の第1のランドを有する内部配線基板と、該内部配線基板の前記第1のランドに対応した位置に、前記半導体チップの電気的な動作に関わらない、はんだ付け用の第2のランドを有し、該第2のランドと前記第1のランドを、はんだ付けすることにより前記内部配線用基板を固定する配線基板と、前記はんだ付けされた複数のランドを、一箇所を開路して接続する配線導体を有したことを特徴としている。
また本発明は、電子部品パッケージの異常検出方法であって、前記配線導体の前記開路したランド間の抵抗値を測定する測定ステップと、該測定ステップで測定された抵抗値が所定の抵抗値よりも小さいか否かを判定する判定ステップとを有し、該判定ステップでの判定の結果、所定の抵抗値よりも小さいと判定された場合には、所定の時間だけ待機した後、前記測定ステップに戻り、また、所定の抵抗値よりも大きいと判定された場合には、これを異常と判断して異常信号を発生することを特徴としている。
本発明によれば、接続信頼性に優れた電子部品用パッケージ、および電子部品用パッケージの異常検出方法を提供でき、BGAの実装状態に関わらず機器の障害を事前に防ぐ効果がある。
図1は本発明の一実施例を示すBGAパッケージと配線基板の断面図である。図2はその平面透視図であり、図1の上側から見て描いている。また、図1は図2の上側から見て描いている。図3はそのはんだ付け部を示す断面図であり、図2のA−A’間を描いている。
以下、本発明の一実施例を図1、図2、図3に基づいて説明する。
以下、本発明の一実施例を図1、図2、図3に基づいて説明する。
図1は、BGAパッケージ1の内部構造も示しており、半導体チップ3を内部配線用基板8に実装してワイヤーボンディング5(半導体チップ3の接続端子に応じた複数のワイヤーボンディングを含んでいるが、そのうち二本を5xと5yで示す)を用いて接続されており、内部配線用基板8と配線基板4は外部接続用はんだボール2b(同様に、そのうち二個を2bxと2byで示す)にてリフロー等のはんだ付けで、BGA配線導体7(同様に、そのうち二本を7xと7yで示す)と配線基板実装用ランド13を介して接続されている。
図2において、内部配線用基板8の四隅に設けた接続用ランドは半導体チップ3との接続を行わない。四隅に設けた接続ランドにはBGA接続用はんだボール2a1、2a2、2a3、2a4が接している。BGA接続用はんだボール2a1は内部配線用基板8に設けた配線導体11aにて接続用はんだボール2a2と接続され、接続用はんだボール2a2は配線基板4に設けた配線導体10bにて接続用はんだボール2a3と接続され、接続用はんだボール2a3はBGAパッケージ1内の内部配線用基板8に設けた配線導体11bにて接続用はんだボール2a4と接続されている。さらに接続用はんだボール2a1は配線基板4に設けた配線導体10aにて配線基板4に配置された接続測定端子12aと、また接続用はんだボール2a4は配線基板4に設けた配線導体10cにて配線基板4に配置された接続測定端子12bと接続されている。
すなわち、配線導体10a、11a、10b、11b、10cは接続測定端子12aと12b間を、接続用はんだボール2a1、2a2、2a3、2a4を順番に介して接続している。接続測定端子12aと12b間は直接には接続されておらず、開路した状態となっており、ここには後記するようにチェーン接続感知システム6の両端が接続される。
すなわち、配線導体10a、11a、10b、11b、10cは接続測定端子12aと12b間を、接続用はんだボール2a1、2a2、2a3、2a4を順番に介して接続している。接続測定端子12aと12b間は直接には接続されておらず、開路した状態となっており、ここには後記するようにチェーン接続感知システム6の両端が接続される。
また、BGAパッケージ1は半導体チップ3等の内部素子を保護する為にエポキシ樹脂等の封止樹脂9にて封止される。
装置回路機能動作時、接続用はんだボール2a1、2a2、2a3、2a4で接続された配線は、配線基板4に配置された接続測定端子12aと12bの間で装置回路機能とは別の機能として接続抵抗値を計測される。
装置回路機能動作時、接続用はんだボール2a1、2a2、2a3、2a4で接続された配線は、配線基板4に配置された接続測定端子12aと12bの間で装置回路機能とは別の機能として接続抵抗値を計測される。
配線基板4と配線基板4に搭載されたBGAパッケージ1とで形成された12a→10a→2a1→11a→2a2→10b→2a3→11b→2a4→10c→12bはチェーン状でチェーン接続感知システム6に接続されている為、このチェーンの中で接続が断線するとチェーン接続監視システム6が異常を感知することが出来る。
BGAパッケージ1の四隅の接続用はんだボールに断線が発生しても装置回路機能として使用していないので装置自体に不具合は発生しない。
BGAパッケージ1の四隅の接続用はんだボールに断線が発生しても装置回路機能として使用していないので装置自体に不具合は発生しない。
市場での実動作状態で温度変化による熱膨張による歪が発生しBGAパッケージ1の四隅の接続用はんだボールにクラックが入り断線に至った時点でチェーン接続感知システム6が異常を感知し、クラックの進行がBGA1の四隅の接続用はんだボール以外に及ぶ前に機器異常や寿命が近づいている事を知らせる事ができ、装置不具合での損害を未然に防ぐ事ができる。
なお、チェーン接続感知システム6は、接続測定端子12aと12bの間に常に接続されていても良く、またユーザが必要と判断した時に接続するようにしても良い。
なお、チェーン接続感知システム6は、接続測定端子12aと12bの間に常に接続されていても良く、またユーザが必要と判断した時に接続するようにしても良い。
図3は配線基板とBGAパッケージ1のはんだ付け詳細を示し、以下、市場環境での温度変化によりBGAパッケージと配線基板に発生する歪に関して説明する。なお図3の14はBGAはんだボール実装用ランドを示す。
BGAパッケージ1の四隅にあるはんだボールのうち図中のはんだボール2a1は、BGA1の中心からの距離がL2であり、その内側にあるはんだボール2bxの中心からの距離はL1とする。
BGAパッケージ1の四隅にあるはんだボールのうち図中のはんだボール2a1は、BGA1の中心からの距離がL2であり、その内側にあるはんだボール2bxの中心からの距離はL1とする。
BGAパッケージ1の置かれた環境の温度変化によって、はんだボールに発生する歪は熱膨張差に起因しており、SGA1の中心より距離が長い方が歪が大きく、前記はんだボール2a1と2bxを比較するとL2−L1の差に応じた分、はんだボール2a1の方が歪が大きい。これはBGA中心歪と呼ばれ、歪が限界に達すると四隅のはんだボールよりクラックが入り始め、徐々に中心に入っていくことが知られている。
図4は、本発明における機器異常や機器寿命判定を行うチェーン接続部の制御フローチャートである。
装置初期の状態では異常信号を得てないので回路機能は動作する。
装置初期の状態では異常信号を得てないので回路機能は動作する。
ステップ1にて、装置の製品動作開始での回路機能動作と同時に、チェーン接続感知システム6は接続測定端子12aと12b間の抵抗値を計測する。
ステップ2にて、計測値が予め設定された所定の範囲内か否かを判定する。設定範囲内であれば(図中のYES)問題はないのでステップ3に進み、設定範囲を越えた場合は(図中のNO)、はんだボール2a1、2a2、2a3、2a4の少なくもいずれか一つにクラックが入った可能性が大きいので、ステップ4に進む。
ステップ3にて、一定時間待機したのちステップ1に戻り、再度接続測定端子12aと12b間の抵抗値が設定範囲内かを計測し、12aと12b間の抵抗値が予め設定した範囲内であればこの状態を繰り返す。
ステップ2にて、計測値が予め設定された所定の範囲内か否かを判定する。設定範囲内であれば(図中のYES)問題はないのでステップ3に進み、設定範囲を越えた場合は(図中のNO)、はんだボール2a1、2a2、2a3、2a4の少なくもいずれか一つにクラックが入った可能性が大きいので、ステップ4に進む。
ステップ3にて、一定時間待機したのちステップ1に戻り、再度接続測定端子12aと12b間の抵抗値が設定範囲内かを計測し、12aと12b間の抵抗値が予め設定した範囲内であればこの状態を繰り返す。
ステップ4にて、異常信号を発生させ、ユーザに機器異常の発生あるいは機器寿命が近づいていることを案内し、ステップ5に進む。
ステップ5にて、回路機能を停止した後ユーザが基板交換をするなどの対策を待ったうえで、ステップ6にて、回路機能を再生させる。
以上のように、BGAの四隅の接続状態を予め抵抗値を感知して所定値と比較することで、機器に障害が発生する前に基板交換等を実施するようアラーム表示を行うとともに、機器の動作を停止する事が出来る。
ステップ5にて、回路機能を停止した後ユーザが基板交換をするなどの対策を待ったうえで、ステップ6にて、回路機能を再生させる。
以上のように、BGAの四隅の接続状態を予め抵抗値を感知して所定値と比較することで、機器に障害が発生する前に基板交換等を実施するようアラーム表示を行うとともに、機器の動作を停止する事が出来る。
以上の説明に用いた実施形態は一例であって、本発明を限定するものではない。たとえば四隅のはんだボールの状態を検知する方法として、抵抗値以外の値を用いる方法も考えられる。また当然ながら、内部配線用基板8は四角形に限るものではない。四角形であっても、その角部が丸味を持っていても良い。いずれの場合も本発明の範疇にある。
1・・・BGA、
2a1、2a2、2a3、2a4、2b・・・接続用はんだボール、
2b1、2b2、2b3、24、2b・・・接続用ランド、
3・・・半導体チップ、4・・・配線基板、5・・・ワイヤーボンディング、
6・・・チェーン接続感知システム、7・・・BGA配線導体、
8・・・内部配線用基板、9・・・封止樹脂、
10a、10b、10c・・・配線基板配線導体、
11a、11b・・・BGA配線導体、12a、12b・・・接続測定端子、
13・・・配線基板実装用ランド、14・・・BGAはんだボール実装用ランド。
2a1、2a2、2a3、2a4、2b・・・接続用はんだボール、
2b1、2b2、2b3、24、2b・・・接続用ランド、
3・・・半導体チップ、4・・・配線基板、5・・・ワイヤーボンディング、
6・・・チェーン接続感知システム、7・・・BGA配線導体、
8・・・内部配線用基板、9・・・封止樹脂、
10a、10b、10c・・・配線基板配線導体、
11a、11b・・・BGA配線導体、12a、12b・・・接続測定端子、
13・・・配線基板実装用ランド、14・・・BGAはんだボール実装用ランド。
Claims (3)
- 半導体チップを搭載する内部配線用基板、及び、前記内部配線用基板と電気的に接続された配線基板を有する電子部品用パッケージであって、
複数のコーナー部に、前記半導体チップの電気的な動作に関わらない、はんだ付け用の第1のランドを有する内部配線基板と、
該内部配線基板の前記第1のランドに対応した位置に、前記半導体チップの電気的な動作に関わらない、はんだ付け用の第2のランドを有し、該第2のランドと前記第1のランドを、はんだ付けすることにより前記内部配線用基板を固定する配線基板と、
前記はんだ付けされた複数のランドを、一箇所を開路して接続する配線導体
を有したことを特徴とする電子部品用パッケージ。 - 請求項1に記載の電子部品用パッケージにおいて、前記配線導体の前記開路したランド間の抵抗値を測定し、該抵抗値が所定の値よりも大きい場合には異常と判断して、これを知らせる異常信号発生器を有したことを特徴とする電子部品用パッケージ。
- 請求項1に記載の電子部品用パッケージの異常検出方法であって、
前記配線導体の前記開路したランド間の抵抗値を測定する測定ステップと、
該測定ステップで測定された抵抗値が所定の抵抗値よりも小さいか否かを判定する判定ステップとを有し、
該判定ステップでの判定の結果、所定の抵抗値よりも小さいと判定された場合には、所定の時間だけ待機した後、前記測定ステップに戻り、また、所定の抵抗値よりも大きいと判定された場合には、これを異常と判断して異常信号を発生することを特徴とする電子部品用パッケージの異常検出方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009129020A JP2010278212A (ja) | 2009-05-28 | 2009-05-28 | 電子部品用パッケージ、および電子部品用パッケージの異常検出方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009129020A JP2010278212A (ja) | 2009-05-28 | 2009-05-28 | 電子部品用パッケージ、および電子部品用パッケージの異常検出方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010278212A true JP2010278212A (ja) | 2010-12-09 |
Family
ID=43424909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009129020A Pending JP2010278212A (ja) | 2009-05-28 | 2009-05-28 | 電子部品用パッケージ、および電子部品用パッケージの異常検出方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010278212A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101352003B1 (ko) * | 2011-12-29 | 2014-01-22 | 전자부품연구원 | 볼 그리드 어레이 타입 전자패키지의 솔더볼 파괴 예지 시스템 및 그 예지 방법 |
KR20170107616A (ko) * | 2016-03-15 | 2017-09-26 | 삼성디스플레이 주식회사 | 표시 장치 |
CN108630669A (zh) * | 2017-03-22 | 2018-10-09 | 东芝存储器株式会社 | 半导体装置 |
WO2023173418A1 (zh) * | 2022-03-18 | 2023-09-21 | 华为技术有限公司 | 芯片系统和电子设备 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006278946A (ja) * | 2005-03-30 | 2006-10-12 | Fuji Photo Film Co Ltd | パッケージ基板、及び撮像装置 |
-
2009
- 2009-05-28 JP JP2009129020A patent/JP2010278212A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006278946A (ja) * | 2005-03-30 | 2006-10-12 | Fuji Photo Film Co Ltd | パッケージ基板、及び撮像装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101352003B1 (ko) * | 2011-12-29 | 2014-01-22 | 전자부품연구원 | 볼 그리드 어레이 타입 전자패키지의 솔더볼 파괴 예지 시스템 및 그 예지 방법 |
KR20170107616A (ko) * | 2016-03-15 | 2017-09-26 | 삼성디스플레이 주식회사 | 표시 장치 |
KR102523051B1 (ko) | 2016-03-15 | 2023-04-18 | 삼성디스플레이 주식회사 | 표시 장치 |
CN108630669A (zh) * | 2017-03-22 | 2018-10-09 | 东芝存储器株式会社 | 半导体装置 |
US10483236B2 (en) | 2017-03-22 | 2019-11-19 | Toshiba Memory Corporation | Semiconductor device |
CN108630669B (zh) * | 2017-03-22 | 2021-11-30 | 东芝存储器株式会社 | 半导体装置 |
WO2023173418A1 (zh) * | 2022-03-18 | 2023-09-21 | 华为技术有限公司 | 芯片系统和电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101377528B (zh) | 焊点的高灵敏度阻抗测量设备及其监控方法 | |
JP5032213B2 (ja) | 電子機器 | |
WO2020206981A1 (zh) | 差压传感器封装结构及电子设备 | |
WO2006098364A1 (ja) | モジュール基板 | |
JP2010278212A (ja) | 電子部品用パッケージ、および電子部品用パッケージの異常検出方法 | |
CN103219322A (zh) | 具有电阻测量结构的三维集成电路及其使用方法 | |
JP5259659B2 (ja) | 電子機器 | |
JP2018160521A (ja) | 半導体装置 | |
JP3265197B2 (ja) | 半導体装置 | |
JP2004347591A (ja) | 集積回路用プローブ・カード | |
JP2009141082A (ja) | 半導体装置 | |
JP2006203261A (ja) | 半導体装置 | |
JP5355149B2 (ja) | 電子機器および、電子機器を用いた電子部品の接続不良検出方法 | |
JP2002076187A (ja) | Bga基板 | |
TW201305568A (zh) | 探測電性狀態之儀器 | |
JP2007012695A (ja) | 電子機器、電子部品の実装方法およびプリント回路板 | |
US20080157334A1 (en) | Memory module for improving impact resistance | |
JP2010245368A (ja) | 故障検出装置 | |
JP2010118592A (ja) | 半導体装置 | |
JP2016100361A (ja) | 寿命予測機能を備えた回路基板及びはんだ接続寿命予測方法 | |
EP2555006B1 (en) | Semiconductor device | |
JP2011009322A (ja) | パターン引き出し構造体及び半導体装置 | |
JP2011185746A (ja) | プリント基板の検査方法及びこれに用いる検査装置 | |
JP2017026382A (ja) | 電子デバイス | |
JP2004311535A (ja) | チップサイズパッケージ半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110803 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121023 |