JP2011009322A - パターン引き出し構造体及び半導体装置 - Google Patents

パターン引き出し構造体及び半導体装置 Download PDF

Info

Publication number
JP2011009322A
JP2011009322A JP2009149331A JP2009149331A JP2011009322A JP 2011009322 A JP2011009322 A JP 2011009322A JP 2009149331 A JP2009149331 A JP 2009149331A JP 2009149331 A JP2009149331 A JP 2009149331A JP 2011009322 A JP2011009322 A JP 2011009322A
Authority
JP
Japan
Prior art keywords
pattern
semiconductor package
sheet member
insulating sheet
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009149331A
Other languages
English (en)
Other versions
JP5338513B2 (ja
Inventor
Mitsuo Suehiro
光男 末廣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009149331A priority Critical patent/JP5338513B2/ja
Priority to US12/795,963 priority patent/US8344521B2/en
Publication of JP2011009322A publication Critical patent/JP2011009322A/ja
Application granted granted Critical
Publication of JP5338513B2 publication Critical patent/JP5338513B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10151—Sensor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

【課題】本発明ははんだボールを有した半導体パッケージに対応した引き出し構造体及び半導体装置に関し、異常発生箇所の特定を高い精度で行うことを課題とする。
【解決手段】半導体パッケージ２２が装着されるパターン引き出し構造体であって、底面に格子状の複数のはんだボール２４を有してプリント基板２３に実装される半導体パッケージ２２のはんだボール２４に対応する位置に貫通孔が形成される薄状の絶縁シート部材１１と、この絶縁シート部材１１内に埋め込まれると共に貫通孔１２Ａの外縁から絶縁シート部材１１の端部まで延在する引き出しパターン１３とを有する。
【選択図】 図５

Description

本発明はパターン引き出し構造体及び半導体装置に係り、特にはんだボールを有した半導体パッケージに対応したパターン引き出し構造体及び半導体装置に関する。
一般に、プリント基板に高密度に実装できる半導体パッケージ構造としてＢＧＡ(Ball Grid Array)が知られている。このＢＧＡは、半導体パッケージに設けられたはんだボールをプリント基板に接合することにより、半導体パッケージをプリント基板に実装する。
ところで、近年の半導体パッケージの及びプリント基板の大型化により、半導体パッケージをプリント基板に実装する実装時において、プリント基板に撓み（反り）が発生することがある。プリント基板に撓みが発生した場合、ＢＧＡ接合部に負荷が印加され、はんだボールにクラック（以下、はんだクラックという）が発生することがある。
このはんだクラックの発生を検出する方法としては、デイジーチェーンパターンで接続されたはんだボールを有する半導体パッケージと、このデイジーチェーンパターンと対応したデイジーチェーンパターンが形成された評価基板を用意し、この半導体パッケージを評価基板に実装し、はんだボールと各パターンの接続抵抗値を測定することが行われていた。そして、一箇所でもはんだクラックが発生すると接続抵抗値が上昇するため、これを検出することにより異常と判断していた。
また、他のはんだクラックの検出方法としては、プリント基板上に実装された半導体パッケージのコーナー近傍位置に歪ゲージを取り付ける方法も用いられていた。この方法では、プリント基板の基板表面に発生する機械的応力(歪)を歪ゲージにより測定し、測定結果からはんだクラックに至る破壊寿命（許容歪）を代替予測していた。
特開２００５−２６８７０６号公報
しかしながらデイジーチェーンパターンを用いた方法では、全てのはんだボールがデイジーチェ−ンパターンで繋がっているため、どのはんだボールに異常があったかの異常発生箇所を特定することができない。このため、異常発生箇所を特定するためには断面等の破壊検査を行う必要があり、異常発生箇所の特定に時間を要するという問題点があった。
また、デイジーチェーンパターンは全てのはんだボールを接続（ショート）させている評価パターンであるため、実際に製品となるプリント基板にデイジーチェーンパターンを設定することは不可能である。従ってデイジーチェーンパターンを用いた方法では、実際に出荷される製品に対してボールの異常検出を行うことができなかった。
一方、プリント基板に歪ゲージを取り付ける方法では、測定箇所がはんだボールの実際の接合位置から離間した位置の歪しか検出できず、破壊寿命の予測精度が低下してしまうという問題点があった。
本発明は上記の点に鑑みてなされたものであり、異常発生を容易かつ高い精度で行うことを可能としたパターン引き出し構造体及び半導体装置を提供することを目的とする。
一の観点からは、
パターン引き出し構造体であって、
底面に格子状の複数の電極を有してプリント基板に実装される半導体パッケージの電極に対応する位置に貫通孔が形成される薄状の絶縁シート部材と、
前記絶縁シート部材内に埋め込まれ、前記貫通孔の外縁から前記絶縁シート部材の端部まで延在する引き出しパターンとを備えることを特徴とするパターン引き出し構造体が提供される。
開示のパターン引き出し構造体によれば、電極とプリント基板との接合状態を容易かつ正確に検出することが可能となる。
図１は、本発明の第１実施形態であるパターン引き出し構造体の平面図である。 図２は本発明の第１実施形態であるパターン引き出し構造体を半導体パッケージに装着した状態を示しており、（Ａ）は断面図、（Ｂ）は底面図、（Ｃ）は（Ａ）に矢印Ａ１で示す部分を拡大して示す図である。 図３は、本発明の第１実施形態であるパターン引き出し構造体に半導体パッケージを装着する方法の内、位置決め処理を説明するための図であり、（Ａ）は側面図、（Ｂ）は要部拡大図である。 図４は、本発明の第１実施形態であるパターン引き出し構造体に半導体パッケージを装着する方法の内、リフロー処理を説明するための図である。 図５は、本発明の第１実施形態であるパターン引き出し構造体に半導体パッケージを装着する方法の内、リフロー後の状態を示す図であり、（Ａ）は側面図、（Ｂ）は要部拡大図である。 図６は、本発明の第１実施形態である半導体装置の断面図である。 図７は、本発明の第１実施形態である半導体装置の平面図である。 図８は、本発明の一実施形態である接続状態監視装置の構成図である。 図９は、接続状態監視装置が行う接続状態監視処理を示すフローチャートである。 図１０は、コーナー部にはんだクラックが発生することを説明するための図であり、（Ａ）はプリント基板に半導体パッケージが搭載された状態の側面図、（Ｂ）は（Ａ）に矢印Ａ２で示す部分を拡大して示す図、（Ｃ）は半導体パッケージの底面図である。 図１１は、本発明の第２実施形態であるパターン引き出し構造体の平面図である。 図１２は、本発明の第２実施形態である半導体装置の断面図である。 図１３は、本発明の第３実施形態であるパターン引き出し構造体を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）に矢印Ａ３で示す部分を拡大して示す図、（Ｃ）は（Ａ）に矢印Ａ３で示す部分の断面図である。 図１４は、本発明の第３実施形態であるパターン引き出し構造体に半導体パッケージを装着する方法の内、位置決め処理を説明するための図である。 図１５は、本発明の第３実施形態であるパターン引き出し構造体に半導体パッケージを装着する方法の内、リフロー処理を説明するための図である。 図１６は、本発明の第３実施形態である半導体装置を説明するための要部拡大図である。 図１７は、本発明の第３実施形態であるパターン引き出し構造体をプリント基板に実装する処理を説明するための図である。
次に、本発明の実施の形態について図面と共に説明する。
図１及び図２は、本発明の第１実施形態であるパターン引き出し構造体１０Ａを説明するための図である。図１はパターン引き出し構造体１０Ａの平面図であり、図２はパターン引き出し構造体１０Ａが半導体パッケージ２２に装着された状態を示す図である。
パターン引き出し構造体１０Ａは、絶縁シート部材１１、貫通孔１２Ａ、及び引き出しパターン１３等を有している。このパターン引き出し構造体１０Ａは、半導体パッケージ２２に装着された状態でプリント基板２３に実装され、はんだボール２４に発生するはんだクラック２７の検出を行う際に用いられるものである。
絶縁シート部材１１はシート状の樹脂膜を２枚積層した樹脂製フィルムであり、全体としての厚さが50μｍとされている。この絶縁シート部材１１の樹脂材料としては、絶縁性を有すると共に後述するリフローの熱に耐えられるものであることが必要である。具体的な絶縁シート部材１１の樹脂材料としては、ポリイミドを用いることが望ましいが、これに限定されるものではなくポリエステル等も用いることができる。また、絶縁シート部材１１の厚さも50μｍに限定されるものではなく、30μｍ〜100μｍの範囲で適宜選定が可能なものである。
この絶縁シート部材１１は、半導体パッケージ２２の外形よりも大きく形成されている。また絶縁シート部材１１は中央部分に開口部１４が形成されており、全体的として枠状の形状を有している。更に、枠状とされた絶縁シート部材１１のコーナー位置には、内側に向け延出した延出部１５が一体的に形成されている。本実施形態では、コーナーに形成された４個の各延出部１５に、それぞれ３個の貫通孔１２Ａが形成されている。
貫通孔１２Ａは、半導体パッケージ２２の底面２２ａに格子状に複数設けられたはんだボール２４の内、コーナー位置に配設された３個のはんだボール２４に対応するよう形成されている。これについて、図２を用いて説明する。図２（Ａ）はパターン引き出し構造体１０Ａを半導体パッケージ２２に装着した状態の断面図であり、図２（Ｂ）はパターン引き出し構造体１０Ａを半導体パッケージ２２に装着した状態の底面図である。
図２（Ｂ）に示すように、半導体パッケージ２２の背面２２ａには、複数のはんだボール２４が格子状に配設されている。貫通孔１２Ａの形成位置は、半導体パッケージ２２のコーナー位置にそれぞれ位置する３個のはんだボール２４の配設位置に対応するよう設定されている。従って、半導体パッケージ２２をパターン引き出し構造体１０Ａの所定装着位置に装着すると、半導体パッケージ２２のコーナー位置に位置する３個のはんだボール２４は貫通孔１２Ａに装着され、他のはんだボール２４は開口部１４内に位置した状態となる。
また、貫通孔１２Ａの直径Ｄは、はんだボール２４の直径をａとした場合、その４／５の径寸法とされている（Ｄ＝（４／５）×ａ）。即ち、貫通孔１２Ａの直径は、半導体パッケージ２２のはんだボール２４の直径よりも小さく形成されている（図３（Ｂ）参照）。
引き出しパターン１３は、絶縁シート部材１１を構成する２枚の樹脂製フィルムの間に設けられている。よって引き出しパターン１３は、絶縁シート部材１１内に埋め込まれた構造となっている（図２（Ｃ）参照）。尚、本実施形態では引き出しパターン１３として銅パターンを用いているが、これに限定されるものではなくアルミニウムや金パターンとしてもよい。
この引き出しパターン１３は、貫通孔１２Ａの外縁から絶縁シート部材１１端部まで延在するよう形成されている。貫通孔１２Ａの外延には露出電極部１６が形成されており、引き出しパターン１３の内側端部は露出電極部１６に接続されている。また、引き出しパターン１３の外側端部は、絶縁シート部材１１の一部が除去されることにより外部に露出している。この露出部分は、後述するようにプリント基板２３のモニタリング用パターン２５と接続される。
また、引き出しパターン１３は、各貫通孔１２Ａに対応して形成されている。よって、引き出しパターン１３は、貫通孔１２Ａの形成数に対応して１２本形成されている（尚、個々の引き出しパターンを特定して説明する場合には、引き出しパターン１３ａ〜１３ｌというものとする）。
次に、図３乃至図５を用いて、半導体パッケージ２２にパターン引き出し構造体１０Ａを装着する処理について説明する。
半導体パッケージ２２にパターン引き出し構造体１０Ａを装着するには、先ず図３（Ａ）に示すように、パターン引き出し構造体１０Ａの各貫通孔１２Ａを半導体パッケージ２２のコーナーに位置するはんだボール２４と位置決めを行う。これにより、図３（Ｂ）に拡大して示すように、各貫通孔１２Ａとはんだボール２４は対向した状態となる。
次に、上記のように位置決めされた状態を維持しつつ、パターン引き出し構造体１０Ａを半導体パッケージ２２に載置する。これにより、貫通孔１２Ａの外縁ははんだボール２４と接触した状態となる。
次に、図４に示すようにリフローを実施する。このリフローによりはんだボール２４は溶融し、これに伴い溶融したはんだは貫通孔１２Ａ内に入り込む。図５（Ａ）は、リフロー処理が終了した状態のパターン引き出し構造体１０Ａ及び半導体パッケージ２２を示している。前記のように貫通孔１２Ａの直径Ｄは、はんだボール２４の直径ａよりも小さく設定されている。このため、リフロー処理が終了した時点で、パターン引き出し構造体１０Ａははんだボール２４内部に入り込んだ状態で固定される。
この固定が行われる際、パターン引き出し構造体１０Ａは、はんだボール２４の表面張力によりはんだボール２４の高さ方向（底面２２ａに対する垂直方向）の略中央位置に固定される。よって図５（Ｂ）に拡大して示すように、半導体パッケージ２２にパターン引き出し構造体１０Ａが装着された状態（以下、装着状態という）において、パターン引き出し構造体１０Ａは半導体パッケージ２２の底面２２ａから離間した状態となっている。
尚、パターン引き出し構造体１０Ａを半導体パッケージ２２の底面２２ａから離間させるため、底面２２ａとパターン引き出し構造体１０Ａとの間に予めスペーサを設けた状態でリフローを行うこととしてもよい。
一方、前記のようにパターン引き出し構造体１０Ａは半導体パッケージ２２の外形よりも大きく形成されている。よって図２（Ａ），（Ｂ）に示すように、絶縁シート部材１１は半導体パッケージ２２の外周より外側に延出している。
また、パターン引き出し構造体１０Ａの貫通孔１２Ａの外縁には露出電極部１６が形成されており、この露出電極部１６は引き出しパターン１３と接続されている。更に、装着状態において、パターン引き出し構造体１０Ａははんだボール２４内部に入り込むため、図５（Ｂ）に示すように露出電極部１６はその全周に亘りはんだボール２４と接続した状態となる。
これにより、はんだボール２４と引き出しパターン１３は電気的に接続された状態となり、はんだボール２４は露出電極部１６及び引き出しパターン１３を介して絶縁シート部材１１の外端部に引き出される。よって、この引き出しパターン１３を用いてはんだボール２４の状態を検出することが可能となる。
図６及び図７は、本発明の第１実施形態である半導体装置２０Ａを示している。
図６は半導体装置２０Ａの断面図であり、図７は半導体装置２０Ａの平面図である。尚、図６及び図７において、図１乃至図５に示した構成と対応する構成については同一符号を付して、適宜説明を省略する。
半導体装置２０Ａは、上記のようにしてパターン引き出し構造体１０Ａが装着された半導体パッケージ２２と、プリント基板２３とを有している。プリント基板２３は、ガラス布にエポキシ樹脂を含浸させた基板（いわゆるガラエポ基板）である。このプリント基板２３の表面には、モニタリング用パターン２５及び図示しない電極パッドが形成されている。
電極パッドは、半導体パッケージ２２の底面２２ａに格子状に設けられたはんだボール２４の配設位置と対応するよう設けられている。はんだボール２４がこの電極パッドに接合（ＢＧＡ接合という）されることにより、半導体パッケージ２２はプリント基板２３に実装される。
モニタリング用パターン２５は、引き出しパターン１３の形成位置と対応する位置に形成されている。このモニタリング用パターン２５の内側の端部ははんだＳＯにより引き出しパターン１３と接合されている。
これにより、モニタリング用パターン２５は引き出しパターン１３及び露出電極部１６を介してはんだボール２４と接続される。また、モニタリング用パターン２５の外側の端部は、プリント基板２３の外縁まで引き出されている。
はんだボール２４とプリント基板２３に形成された電極パッドは、リフローにより接合される。これにより、はんだボール２４（電極）は、絶縁シート部材１１の貫通孔１２Ａを介してプリント基板２３に接合される。
この際、パターン引き出し構造体１０Ａは、はんだボール２４の中央位置に維持される。よって、半導体パッケージ２２がプリント基板２３に実装された状態において、パターン引き出し構造体１０Ａは半導体パッケージ２２とプリント基板２３との間に非接触状態で固定される。
上記の本実施形態に係る半導体装置２０Ａは、半導体パッケージ２２がプリント基板２３に対してＢＧＡ接合された構造となっている。しかしながら、半導体パッケージ２２のコーナー位置にそれぞれ設けられた３個のはんだボール２４は、露出電極部１６、引き出しパターン１３を介してモニタリング用パターン２５に引き出される。よって、このモニタリング用パターン２５を用いて、はんだボール２４と半導体パッケージ２２との接続状態、及びはんだボール２４とプリント基板２３との接続状態を検出することが可能となる。
この際、パターン引き出し構造体１０Ａと接続されたはんだボール２４も実際にプリント基板２３にＢＧＡ接合されているため、はんだボール２４の半導体パッケージ２２及びプリント基板２３への接続状態を、パターン引き出し構造体１０Ａにより直接検出することができる。これにより、本実施形態に係る半導体装置２０Ａによれば、半導体パッケージ２２及びプリント基板２３に対するはんだボール２４の接続状態を高精度に検出することができる。
図８は、本発明の一実施形態である接続状態監視装置３０を示している。尚、図８においても、図１乃至図７に示した構成と対応する構成については同一符号を付して、適宜説明を省略する。
接続状態監視装置３０は、半導体パッケージ２２のはんだボール２４をプリント基板２３にＢＧＡ接合した時、このはんだボール２４の接合状態を自動検出するものである。この接続状態監視装置３０は、パターン引き出し構造体１０Ａと、このパターン引き出し構造体１０Ａに接続される検出装置３１とを有する。
本実施形態では検出装置３１としてパーソナルコンピュータを用いており、検出装置３１が図９に示す接続状態間処理を実行することにより、はんだボール２４の接続状態が検出される。また本実施形態では、モニタリング用パターン２５に接続された検出装置３１が、はんだボール２４と半導体パッケージ２２との接続抵抗、及びはんだボール２４とプリント基板２３との接続抵抗を検出することにより、はんだボール２４の接続状態を検出する。
ここで図１０を用いて、上記の各接続抵抗を検出することによりはんだボール２４の接続状態を検出することができる理由、及び本実施形態では半導体パッケージ２２の底面２２ａに格子状に設けられるはんだボール２４の内、特にコーナー位置のはんだボール２４に引き出しパターン１３及びモニタリング用パターン２５を接続して接続状態を検出する理由について説明する。
図１０（Ａ）は、半導体パッケージ２２がプリント基板２３にはんだボール２４によりＢＧＡ接合された状態を示している。一般に半導体パッケージ２２は、ガラエポ基板等の樹脂基板であるプリント基板２３に対して熱膨張率が小さい。特に半導体パッケージ２２がセラミック製のパッケージ（いわゆるセラミックＢＧＡ）である場合には、熱膨張率の差は大きくなる。
このように、半導体パッケージ２２とプリント基板２３との間に熱膨張率差が存在すると、実装時等の加熱処理時においてプリント基板２３が半導体パッケージ２２に対して伸長し、プリント基板２３に撓み（反り）が発生する。図１０（Ａ），（Ｂ）に破線で示すのは撓みの発生前状態であり、同図に実線で示すのは撓みが発後の状態である。
このようにプリント基板２３に撓みが発生すると、半導体パッケージ２２とプリント基板２３を接合するはんだボール２４に応力が発生する。そして、この応力が大きい場合、図１０（Ｂ）に示すように、半導体パッケージ２２或いはプリント基板２３との接合位置にはんだクラック２７が発生してしまう。
このように、はんだボール２４にはんだクラック２７が発生すると、はんだボール２４の電気的な抵抗が高くなる。よって検出装置３１は、モニタリング用パターン２５を介して検出される抵抗値が正常値（経験により得られた既定値）に対して高くなった場合、はんだボール２４にはんだクラック２７が発生していると判断する。
また、プリント基板２３が撓む場合、中央に対して外側の方が撓み量は大きくなる（図１０（Ａ）参照）。よって、はんだボール２４に発生する応力も、半導体パッケージ２２の中央に位置するはんだボール２４に比べ、外側に位置するはんだボール２４に発生する応力の方が大きくなる。
即ち、半導体パッケージ２２の底面２２ａに格子状に配設されるはんだボール２４の内、半導体パッケージ２２の中心位置から最も離れた位置であるコーナー位置に配設されたはんだボール２４に大きな応力が発生する。換言すると、図１０（Ｃ）に示すように、はんだクラック２７は半導体パッケージ２２の中心位置から離れたコーナー位置に配設されたはんだボール２４から発生する。
そこで本実施形態では、このはんだクラック２７が発生し易い半導体パッケージ２２のコーナー位置に配設されたはんだボール２４をパターン引き出し構造体１０Ａの引き出しパターン１３及びモニタリング用パターン２５を用いて検出装置３１と接続している。これにより、はんだボール２４にはんだクラック２７（接続不良）が発生したことを早期かつ確実に検出することができる。また本実施形態では、実装に用いているはんだボール２４に発生するはんだクラック２７を直接的に検出するため、従来のように間接的に検出する方法に比べ、はんだクラック２７（接続不良）の発生を正確に検出することができる。
また、パターン引き出し構造体１０Ａが装着された半導体パッケージ２２をプリント基板２３に実装した際、前記のようにパターン引き出し構造体１０Ａは半導体パッケージ２２とプリント基板２３の略中央位置に固定されており、よって半導体パッケージ２２及びプリント基板２３と非接触となっている。
はんだボール２４にはんだクラック２７が発生する位置は、はんだボール２４と半導体パッケージ２２との接合位置、或いははんだボール２４とプリント基板２３との接合位置の近傍である。しかしながら、パターン引き出し構造体１０Ａがはんだボール２４の高さ方向に対する中央位置ではんだボール２４に固定されることにより、応力がパターン引き出し構造体１０Ａとはんだボール２４との接続位置に印加されることを防止できる。よって、応力によりパターン引き出し構造体１０Ａとはんだボール２４との間に接続不良が発生することを防止でき、これによっても正確なはんだクラック２７の検出を行うことができる。
図９は、検出装置３１が実行する接続状態間処理を示している。検出装置３１は、接続状態間処理を開始すると先ずステップ１０において、モニタリング用パターン２５を介して引き出しパターン１３の抵抗値Ｒの検出を行う。前記のように本実施形態では、検出装置３１は１２個のはんだボール２４の接続状態を監視している。このため、検出装置３１は、この１２個のはんだボール２４に接続された各引き出しパターン１３ａ〜１３ｌの各抵抗値Ｒａ〜Ｒｌの検出を行う。
続くステップ１２では、ステップ１０で検出された引き出しパターン１３の抵抗値Ｒが予め定められているクラック発生時抵抗Ｒ０以上であるかどうかを判定する。このクラック発生時抵抗Ｒ０は実験により求められた値であり、はんだボール２４にはんだクラック２７が発生していた場合にモニタリング用パターン２５に現れる抵抗値である。
よって、ステップ１２で抵抗値Ｒがクラック発生時抵抗Ｒ０未満であると判断された場合には、処理はステップ１０に戻り検出装置３１は監視処理を続ける。一方、ステップ１２で抵抗値Ｒがクラック発生時抵抗Ｒ０以上であると判断された場合には、検出装置３１はステップ１４でアラームを発すると共に、ステップ１６ではんだボール２４の接続不良箇所を表示する。よって、接続状態監視装置３０によれば、はんだボール２４にはんだクラック２７等の接続不良が発生したことを確実かつ容易に知ることができる。
図１１及び図１２は、第２実施形態であるパターン引き出し構造体１０Ｂ及び半導体装置２０Ｂを示している。図１１及び図１２においても、図１乃至図８に示した構成と対応する構成については同一符号を付して、適宜説明を省略する。
前記した第１実施形態に係るパターン引き出し構造体１０Ａは、引き出しパターン１３を半導体パッケージ２２ではんだクラック２７が発生しやすいコーナー位置に配設されたはんだボール２４に接続した構造としていた。これに対して本実施形態に係るパターン引き出し構造体１０Ｂは、絶縁シート部材１１のはんだボール２４の配設位置と対応する全ての位置に貫通孔１２Ｂを形成したものである。
また引き出しパターン１３は、全ての貫通孔１２Ｂに露出電極部１６を形成し、各露出電極部１６に引き出しパターン１３を接続しても、また特に接続検出を行いたいはんだボール２４に対応する貫通孔１２Ｂに形成された露出電極部１６にのみ接続することとしてもよい。図１１に示す例では、特定のはんだボール２４（例えば、信号用の接続バッドに接続されるはんだボール２４）に対応する貫通孔１２Ｂに形成された露出電極部１６に引き出しパターン１３を接続した構成例を示している。また、プリント基板２３に形成されるモニタリング用パターン２５は、パターン引き出し構造体１０Ｂに形成された引き出しパターン１３にはんだＳＯを用いて接合される。
本実施形態のパターン引き出し構造体１０Ｂによれば、半導体パッケージ２２に配設される全ての、或いは主要なはんだボール２４の接続状態を検出することができる。よって、はんだボール２４の接続状態をより詳細に検出することが可能となる。
図１３は、第３実施形態であるパターン引き出し構造体１０Ｃを示している。図１３においても、図１乃至図８に示した構成と対応する構成については同一符号を付して、適宜説明を省略する。
パターン引き出し構造体１０Ｃは、第１実施形態に係るパターン引き出し構造体１０Ａと同様に枠状の絶縁シート部材１１を有し、そのコーナー位置に貫通孔１２Ａ及び引き出しパターン１３を有している。本実施形態に係るパターン引き出し構造体１０Ｃは、絶縁シート部材１１のコーナー部に、更に歪ゲージ３５が設けられている（図１３（Ａ）参照）。
歪ゲージ３５は、第１実施形態と同様に絶縁シート部材１１の内部に埋め込まれた構造とされている。この歪ゲージ３５は金属抵抗膜よりなり、その両端部にはゲージ用引き出しパターン３６の一端部接続されている。また、ゲージ用引き出しパターン３６の他端部は絶縁シート部材１１の外縁まで引き出されている。
歪ゲージ３５は、半導体パッケージ２２に設けられるはんだボール２４の内、コーナー部に位置するはんだボールに対応する位置に形成されている。この歪ゲージ３５の形成位置に負荷が印加されると、歪ゲージ３５は変形してその抵抗値が変化する。この抵抗値の変化から、歪ゲージ３５の形成位置に発生した歪を検出することができる。
また、図１３（Ｃ）に示すように、絶縁シート部材１１の表面で歪ゲージ３５の形成位置と対応する位置にはボール側接続パッド３８が形成され、また絶縁シート部材１１の裏面で歪ゲージ３５の形成位置と対応する位置にはプリント基板側接続パッド３９が形成されている。ボール側接続パッド３８は後述する半導体パッケージ２２に形成された小径はんだボール４０と接合され、プリント基板側接続パッド３９は小径はんだボール４１と接合される。この各接続パッド３８，３９は電気的に独立しており、よって小径はんだボール４０，４１もパターン引き出し構造体１０Ｃと接合された際、互いに電気的に独立した状態となる。
次に、図１４及び図１５を用いて、半導体パッケージ２２にパターン引き出し構造体１０Ｃを装着する処理について説明する。
半導体パッケージ２２にパターン引き出し構造体１０Ｃを装着するには、先ず図１４に示すように、半導体パッケージ２２に形成された小径はんだボール４０とボール側接続パッド３８とを位置決めすると共に、小径はんだボール４０に隣接したはんだボール２４と貫通孔１２Ａとを位置決めする。この際、半導体パッケージ２２に形成された小径はんだボール４０の高さ（半導体パッケージ２２の底面２２ａからの高さ）は、半導体パッケージ２２の高さよりも小さく設定されている。具体的には、はんだボール２４の直径ａに対し、小径はんだボール４０の高さは（ａ／２）とされている。
尚、小径はんだボール４０は、はんだボール２４の接続状態を検出するために用いるはんだボールである。よって、この小径はんだボール４０は、半導体パッケージ２２とプリント基板２３とを電気的に接続するはんだボールではない。
次に、上記の位置決状態を維持しつつ、パターン引き出し構造体１０Ｃを半導体パッケージ２２に載置する。これにより、小径はんだボール４０はボール側接続パッド３８と接触し、貫通孔１２Ａの外縁ははんだボール２４と接触した状態となる。
次に、リフローを実施する。リフローにより、第１実施形態で説明した同様にはんだボール２４は溶融して貫通孔１２Ａ内に入り込む。また、小径はんだボール４０はボール側接続パッド３８と接合する。
図１５は、リフロー処理が終了した状態のパターン引き出し構造体１０Ｃ及び半導体パッケージ２２を示している。前記のように、はんだボール２４の直径ａに対して小径はんだボール４０の高さは（ａ／２）とされている。このため、リフロー処理が終了した時点で、パターン引き出し構造体１０Ｃははんだボール２４の中央部で固定された状態となっている。よって、本実施形態においても装着状態において、パターン引き出し構造体１０Ｃは半導体パッケージ２２の底面２２ａから離間した状態となっている。
また、本実施形態においても絶縁シート部材１１は半導体パッケージ２２の外周より外側に延出している。よって、歪ゲージ３５で検出される歪は、ゲージ用引き出しパターン３６を介して検知することができる。
図１６は、本発明の第３実施形態である半導体装置２０Ｃを示している。図１６においても、図１乃至図８に示した構成と対応する構成については同一符号を付して、適宜説明を省略する。
半導体装置２０Ｃは、パターン引き出し構造体１０Ｃが装着された半導体パッケージ２２と、プリント基板２３とを有している。プリント基板２３には基板電極２８Ａ，２８Ｂが形成されている。基板電極２８Ａは、半導体パッケージ２２のはんだボール２４とＢＧＡ接合している。また、基板電極２８Ｂは、プリント基板側接続パッド３９と対応する位置に形成されている。この基板電極２８Ｂとプリント基板側接続パッド３９は、小径はんだボール４１により接合されている。更に、パターン引き出し構造体１０Ｃの端部は、プリント基板２３に形成されたモニタリング用パターン（図示せず）にはんだ付けにより接続されている。
図１７は、パターン引き出し構造体１０Ｃが装着された半導体パッケージ２２をプリント基板２３に実装する処理を示している。半導体パッケージ２２をプリント基板２３に実装するには、先ず基板電極２８Ｂにはんだペースト２９を塗布する。このはんだペースト２９に含まれるはんだの量は、パターン引き出し構造体１０Ｃとプリント基板２３との間に小径はんだボール４１を形成しうる量に設定されている。
次に、はんだボール２４と基板電極２８Ａ、及びプリント基板側接続パッド３９と基板電極２８Ｂとを位置決めした上で、はんだボール２４を基板電極２８Ａに接触させると共にプリント基板側接続パッド３９をはんだペースト２９に接触させる。この状態で、半導体パッケージ２２及びプリント基板２３をリフローすることにより、はんだボール２４は基板電極２８ＡにＢＧＡ接合され、ボール側接続パッド３８とプリント基板側接続パッド３９は小径はんだボール４１により接合される。
本実施形態においても、パターン引き出し構造体１０Ｃは半導体パッケージ２２及びプリント基板２３に対し非接触とされている。また、小径はんだボール４０，４１はプリント基板２３に撓みが発生した場合に応力が発生しやすい半導体パッケージ２２のコーナー位置に設けられている。更に、この小径はんだボール４０，４１は、歪ゲージ３５に近接した位置に形成された接続パッド３８，３９に接合されている。
よって、プリント基板２３に撓みが発生し、はんだボール２４に応力が発生した場合、この応力は小径はんだボール４０或いは小径はんだボール４１介して歪ゲージ３５に印加される。これにより歪ゲージ３５は抵抗値が変化し、この抵抗値変化はゲージ用引き出しパターン３６から検知することができる。
ここで、歪ゲージ３５により検出される歪は、はんだボール２４にはんだクラック２７が発生するはんだ破壊応力と相関関係がある。よって、歪ゲージ３５を介して各小径はんだボール４０，４１に発生している応力を検出することにより、はんだボール２４の接続信頼性を予測することが可能となる。このように本実施形態でも、はんだボール２４の配設位置（本実施形態では、コーナー位置は歪検出専用の小径はんだボール４０となる）に発生する応力を直接検出することができ、半導体パッケージ２２及びプリント基板２３に対するはんだボール２４の接続状態を高精度に検出することができる。
尚、上記した実施形態ではパターン引き出し構造体１０Ｃに歪ゲージ３５と共に貫通孔１２Ａ及び引き出しパターン１３を設けた例について説明した。しかしながら、歪ゲージ３５と貫通孔１２Ａ等は必ずしも共に設ける必要はなく、パターン引き出し構造体に歪ゲージ３５のみを配設した構成としても、はんだボール２４の接続状態を検出することは可能である。
以上、本発明の好ましい実施形態について詳述したが、本発明は上記した特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能なものである。
以上の説明に関し、更に以下の項を開示する。
（付記１）
底面に格子状の複数の電極を有してプリント基板に実装される半導体パッケージの電極に対応する位置に貫通孔が形成される薄状の絶縁シート部材と、
前記絶縁シート部材内に埋め込まれ、前記貫通孔の外縁から前記絶縁シート部材の端部まで延在する引き出しパターンと、
を備えるパターン引き出し構造体。
（付記２）
前記絶縁シート部材の貫通孔の径は、前記半導体パッケージの電極の径よりも小さく形成されてなる付記１に記載のパターン引き出し構造体。
（付記３）
前記絶縁シート部材は、前記半導体パッケージの外形よりも大きく形成されてなる付記１又は２に記載のパターン引き出し構造体。
（付記４）
前記絶縁シート部材に埋め込まれ、前記半導体パッケージの電極に対応する位置に形成された歪ゲージと、
該歪ゲージから前記絶縁シート部材の端部まで延在する歪ゲージ用引き出しパターンとを有する付記１乃至３のいずれか一項に記載のパターン引き出し構造体。
（付記５）
前記歪ゲージは、格子状の前記複数の電極の内、コーナー部に位置する電極に対応する位置に形成されてなる付記４記載のパターン引き出し構造体。
（付記６）
底面に格子状の複数の電極を有する半導体パッケージと、前記半導体パッケージが実装されるプリント基板とからなる半導体装置であって、
前記半導体パッケージと前記プリント基板との間に配置され、前記半導体パッケージの電極に対応する位置に貫通孔が形成される薄状の絶縁シート部材と、前記絶縁シート部材内に埋め込まれ、前記貫通孔の外縁から前記絶縁シート部材の端部まで延在する引き出しパターンとを備えるパターン引き出し構造体を有した半導体装置。
（付記７）
前記絶縁シート部材は、前記半導体パッケージと前記プリント基板との間に非接触状態に固定されてなる付記６に記載の半導体装置。
（付記８）
前記絶縁シート部材は、前記半導体パッケージと前記プリント基板との間に、リフローによりはんだ付けされてなる付記６に記載の半導体装置。
（付記９）
前記半導体パッケージの電極は、前記絶縁シート部材の貫通孔を介して前記プリント基板に接合され、
前記引き出しパターンは、前記半導体パッケージの電極の中央部に接続される付記６乃至８のいずれか一項に記載の半導体装置。
（付記１０）
前記パターン引き出し構造体は、
前記絶縁シート部材に埋め込まれ、前記半導体パッケージの電極に対応する位置に形成された歪ゲージと、
該歪ゲージから前記絶縁シート部材の端部まで延在する歪ゲージ用引き出しパターンとを有する付記６乃至９のいずれか一項に記載の半導体装置。
（付記１１）
前記歪ゲージに対応する前記半導体パッケージの電極の高さを、前記貫通孔に対応する前記半導体パッケージの電極の高さに比べて低くしてなる付記１０に記載の半導体装置。
（付記１２）
半導体パッケージの電極をプリント基板に接合した時の前記電極の接合状態を検出する接合状態監視装置であって、
前記半導体パッケージと前記プリント基板との間に配置され、前記半導体パッケージの電極に対応する位置に貫通孔が形成される薄状の絶縁シート部材と、前記絶縁シート部材内に埋め込まれ、前記貫通孔の外縁から前記絶縁シート部材の端部まで延在する引き出しパターンとを備えるパターン引き出し構造体と、
該パターン引き出し構造体の前記引き出しパターンに接続され、前記電極と前記プリント基板との接合状態を検出する検出装置とを備える接合状態監視装置。
１０Ａ，１０Ｂ，１０Ｃ パターン引き出し構造体
１１ 絶縁シート部材
１２Ａ，１２Ｂ 貫通孔
１３ 引き出しパターン
１４ 開口部
１５ 延出部
１６ 露出電極部
２０Ａ，２０Ｂ，２０Ｃ 半導体装置
２２ 半導体パッケージ
２３ プリント基板
２４ はんだボール
２５ モニタリング用パターン
２７ はんだクラック
２９ はんだペースト
３０ 接続状態監視装置
３１ 検出装置
３５ 歪ゲージ
３６ ゲージ用引き出しパターン
３８ ボール側接続パッド
３９ プリント基板側接続パッド
４０，４１ 小径はんだボール

Claims (5)

  1. 底面に格子状の複数の電極を有してプリント基板に実装される半導体パッケージの電極に対応する位置に貫通孔が形成される薄状の絶縁シート部材と、
    前記絶縁シート部材内に埋め込まれ、前記貫通孔の外縁から前記絶縁シート部材の端部まで延在する引き出しパターンと、
    を備えるパターン引き出し構造体。
  2. 前記絶縁シート部材の貫通孔の径は、前記半導体パッケージの電極の径よりも小さく形成されてなる請求項１に記載のパターン引き出し構造体。
  3. 底面に格子状の複数の電極を有する半導体パッケージと、前記半導体パッケージが実装されるプリント基板とからなる半導体装置であって、
    前記半導体パッケージと前記プリント基板との間に配置され、前記半導体パッケージの電極に対応する位置に貫通孔が形成される薄状の絶縁シート部材と、前記絶縁シート部材内に埋め込まれ、前記貫通孔の外縁から前記絶縁シート部材の端部まで延在する引き出しパターンとを備えるパターン引き出し構造体を有した半導体装置。
  4. 前記絶縁シート部材は、前記半導体パッケージと前記プリント基板との間に非接触状態に固定される請求項３に記載の半導体装置。
  5. 前記半導体パッケージの電極は、前記絶縁シート部材の貫通孔を介して前記プリント基板に接合され、
    前記引き出しパターンは、前記半導体パッケージの電極の中央部に接続される請求項３又は４に記載の半導体装置。
JP2009149331A 2009-06-24 2009-06-24 パターン引き出し構造体及び半導体装置 Expired - Fee Related JP5338513B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009149331A JP5338513B2 (ja) 2009-06-24 2009-06-24 パターン引き出し構造体及び半導体装置
US12/795,963 US8344521B2 (en) 2009-06-24 2010-06-08 Semiconductor device, semiconductor package and wiring structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009149331A JP5338513B2 (ja) 2009-06-24 2009-06-24 パターン引き出し構造体及び半導体装置

Publications (2)

Publication Number Publication Date
JP2011009322A true JP2011009322A (ja) 2011-01-13
JP5338513B2 JP5338513B2 (ja) 2013-11-13

Family

ID=43379789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009149331A Expired - Fee Related JP5338513B2 (ja) 2009-06-24 2009-06-24 パターン引き出し構造体及び半導体装置

Country Status (2)

Country Link
US (1) US8344521B2 (ja)
JP (1) JP5338513B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9703325B2 (en) * 2015-08-12 2017-07-11 Apple Inc. Coverglass fracture detection
WO2017158028A1 (en) * 2016-03-15 2017-09-21 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with integrated strain gauge
JP6857999B2 (ja) 2016-10-31 2021-04-14 東芝ライフスタイル株式会社 冷蔵庫

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032385A (ja) * 1996-07-17 1998-02-03 Oki Electric Ind Co Ltd Ｂｇａテスト方法及びフィルム基板
JPH10335396A (ja) * 1997-06-04 1998-12-18 Nec Gumma Ltd Ｂｇａパッケージ搭載のプリント基板およびその検査方法
JP2007187487A (ja) * 2006-01-11 2007-07-26 Ricoh Co Ltd Ｂｇａパッケージ・デバッグシート

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3360772B2 (ja) 1994-09-02 2002-12-24 日立化成工業株式会社 微細電極の接続構造および微細電極を持つ電子部品の検査方法
TW277152B (ja) * 1994-05-10 1996-06-01 Hitachi Chemical Co Ltd
US7566960B1 (en) * 2003-10-31 2009-07-28 Xilinx, Inc. Interposing structure
JP4360240B2 (ja) 2004-03-22 2009-11-11 日立化成工業株式会社 半導体装置と半導体装置用多層基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032385A (ja) * 1996-07-17 1998-02-03 Oki Electric Ind Co Ltd Ｂｇａテスト方法及びフィルム基板
JPH10335396A (ja) * 1997-06-04 1998-12-18 Nec Gumma Ltd Ｂｇａパッケージ搭載のプリント基板およびその検査方法
JP2007187487A (ja) * 2006-01-11 2007-07-26 Ricoh Co Ltd Ｂｇａパッケージ・デバッグシート

Also Published As

Publication number Publication date
US20100327441A1 (en) 2010-12-30
JP5338513B2 (ja) 2013-11-13
US8344521B2 (en) 2013-01-01

Similar Documents

Publication Publication Date Title
JP4303727B2 (ja) 多層プリント配線板およびプリント配線板用試験体
JP6466128B2 (ja) プローブカード
JP5092054B2 (ja) 実装基板及び故障予測方法
JP2007218890A (ja) プローブ組立体
JP5152099B2 (ja) 基板構造
US7684205B2 (en) System and method of using a compliant lead interposer
JP5338513B2 (ja) パターン引き出し構造体及び半導体装置
JP2010021362A (ja) 半導体装置の製造方法
JP5465980B2 (ja) プリント基板の検査方法及び検査装置
JP2001015882A (ja) 歪みゲージ内蔵回路基板およびその製造方法
JP5145089B2 (ja) 電気特性測定用配線基板、及び電気特性測定用配線基板の製造方法
JP5893351B2 (ja) プリント回路板
JP5894515B2 (ja) 半導体装置、寿命推定装置、寿命推定方法
JP4179234B2 (ja) 半導体装置
JP2000340916A (ja) プリント配線板
JP2010118472A (ja) 電子装置の接続状態検査方法
JP5245243B2 (ja) 多層配線板
JP2008135574A (ja) 配線基板およびそれを用いた半導体装置とプローブカード
Kong et al. The reliability challenges of qfn packaging
JP2007311624A (ja) 半導体集積回路パッケージおよびその製造方法
JP6301595B2 (ja) 配線基板、多層配線基板の製造方法
JP4492976B2 (ja) 半導体装置
JP2010245368A (ja) 故障検出装置
JP2005327950A (ja) 部品実装方法
JP2020072143A (ja) 電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130416

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130722

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees