JPH1032385A - Ｂｇａテスト方法及びフィルム基板 - Google Patents
Ｂｇａテスト方法及びフィルム基板Info
- Publication number
- JPH1032385A JPH1032385A JP18764296A JP18764296A JPH1032385A JP H1032385 A JPH1032385 A JP H1032385A JP 18764296 A JP18764296 A JP 18764296A JP 18764296 A JP18764296 A JP 18764296A JP H1032385 A JPH1032385 A JP H1032385A
- Authority
- JP
- Japan
- Prior art keywords
- bga
- printed wiring
- film substrate
- wiring board
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
- H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 BGAを印刷配線基板に搭載する場合、BGAの各
ハンダボールの信号をテストできることと、コストを下
げることと、高密度実装を課題とする。 【解決手段】 印刷配線基板７とBGA８の間にテスト手
段を有するフィルム基板１を設け、印刷配線基板７とフ
ィルム基板１とBGA８をリフローハンダ付けするステッ
プと、フィルム基板７に設けたテスト手段によりBGA８
の各端子９の信号をテストするステップを設ける。
ハンダボールの信号をテストできることと、コストを下
げることと、高密度実装を課題とする。 【解決手段】 印刷配線基板７とBGA８の間にテスト手
段を有するフィルム基板１を設け、印刷配線基板７とフ
ィルム基板１とBGA８をリフローハンダ付けするステッ
プと、フィルム基板７に設けたテスト手段によりBGA８
の各端子９の信号をテストするステップを設ける。
Description
【０００１】
【発明の属する技術分野】この発明は、印刷配線基板に
搭載後のボール・グリッド・アレイ（Ball GridArrayを
以下、BGAという。）の各ハンダボールの信号のテスト
方法とテストする際に用いるフィルム基板に関するもの
である。
搭載後のボール・グリッド・アレイ（Ball GridArrayを
以下、BGAという。）の各ハンダボールの信号のテスト
方法とテストする際に用いるフィルム基板に関するもの
である。
【０００２】
【従来の技術】BGAタイプパッケージについては、日経B
P社 日経エレクトロニクス no．６０１（１９９４年
２月１４日発行）５９頁〜７３頁に詳細に述べられてい
る。
P社 日経エレクトロニクス no．６０１（１９９４年
２月１４日発行）５９頁〜７３頁に詳細に述べられてい
る。
【０００３】図５（a）に、従来の印刷配線基板７にBGA
８を搭載した平面図を示す。図５（b）は図５（a）のF
ーF断面図の一部であり、印刷配線基板７にBGA８を搭載
した時の概念図である。図５（b）に示すように、リフ
ロー前に、印刷配線基板７の図示しないパッドにBGA８
のハンダボール９を載せる。次に、図５（c）に示すよ
うに、印刷配線基板７とBGA８をリフロー・ハンダ付け
する。リフロー時に球形のハンダボール９は溶けBGA８
の重さでつぶれ、印刷配線基板７の図示しないパッドに
広がる。この結果、印刷配線基板７はBGA８と接続され
る。
８を搭載した平面図を示す。図５（b）は図５（a）のF
ーF断面図の一部であり、印刷配線基板７にBGA８を搭載
した時の概念図である。図５（b）に示すように、リフ
ロー前に、印刷配線基板７の図示しないパッドにBGA８
のハンダボール９を載せる。次に、図５（c）に示すよ
うに、印刷配線基板７とBGA８をリフロー・ハンダ付け
する。リフロー時に球形のハンダボール９は溶けBGA８
の重さでつぶれ、印刷配線基板７の図示しないパッドに
広がる。この結果、印刷配線基板７はBGA８と接続され
る。
【０００４】又、BGA８の各ハンダボール９の信号をテ
ストするため、印刷配線基板７にBGA８の図示しないIC
ソケットをハンダ付けして搭載する場合がある。この場
合、印刷配線基板７に図示しないスルーホールを設け、
この箇所に図示しないICソケットの端子を入れ、ハンダ
付けし、BGA８を搭載して信号をテストするというもの
であった。
ストするため、印刷配線基板７にBGA８の図示しないIC
ソケットをハンダ付けして搭載する場合がある。この場
合、印刷配線基板７に図示しないスルーホールを設け、
この箇所に図示しないICソケットの端子を入れ、ハンダ
付けし、BGA８を搭載して信号をテストするというもの
であった。
【０００５】
【発明が解決しようとする課題】しかしながら、BGA８
はリフロー後に各ハンダボール９の信号を直接テストで
きないため、BGA８の動作テストができない。また、BGA
８は各ハンダボール９の信号を直接テストするためにIC
ソケットを設けるとその高さが高くなりすぎ高密度実装
できなくなり、更に、コストも高くなるという問題点が
あった。
はリフロー後に各ハンダボール９の信号を直接テストで
きないため、BGA８の動作テストができない。また、BGA
８は各ハンダボール９の信号を直接テストするためにIC
ソケットを設けるとその高さが高くなりすぎ高密度実装
できなくなり、更に、コストも高くなるという問題点が
あった。
【０００６】
【課題を解決するための手段】印刷配線基板とBGAの間
にテスト手段を有するフィルム基板を設け、印刷配線基
板とフィルム基板とBGAをリフローハンダ付けするステ
ップと、フィルム基板に設けたテスト手段によりBGAの
各端子の信号をテストするステップを設ける。
にテスト手段を有するフィルム基板を設け、印刷配線基
板とフィルム基板とBGAをリフローハンダ付けするステ
ップと、フィルム基板に設けたテスト手段によりBGAの
各端子の信号をテストするステップを設ける。
【０００７】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。図１（a）は本発明の
第１の実施の形態を示し、フィルム基板１を印刷配線基
板７とBGA８の間に搭載した平面図で、図１（b）は図１
（a）のリフロー後のAーA断面図の一部である。図１
（c）は図１（a）のBーB断面図の一部である。図２は第
１の実施の形態のフィルム基板１の平面図である。
て図面を参照しながら説明する。図１（a）は本発明の
第１の実施の形態を示し、フィルム基板１を印刷配線基
板７とBGA８の間に搭載した平面図で、図１（b）は図１
（a）のリフロー後のAーA断面図の一部である。図１
（c）は図１（a）のBーB断面図の一部である。図２は第
１の実施の形態のフィルム基板１の平面図である。
【０００８】従来の技術と同じものについては同一符号
を付ける。１はフィルム基板、２a、２bはフィルム基板
１のBGA８を搭載する領域にハンダボール９と印刷配線
基板７の図示しないパッドの位置に対応して設けたラン
ド、２cはBGA８を搭載しない領域に設けたランドであ
る。３はパターンで、４a、４bはフィルム基板１を構成
する耐熱性フィルムで、パターン３を上下で覆うフィル
ム層である。５はパターン３が配線されるパターン層で
ある。６aはランド2aとランド２bとパターン３を接続す
るスルーホールである。６bはランド２cとパターン３を
接続する非貫通スルーホールでランド２cからパターン
層５まで貫通する。
を付ける。１はフィルム基板、２a、２bはフィルム基板
１のBGA８を搭載する領域にハンダボール９と印刷配線
基板７の図示しないパッドの位置に対応して設けたラン
ド、２cはBGA８を搭載しない領域に設けたランドであ
る。３はパターンで、４a、４bはフィルム基板１を構成
する耐熱性フィルムで、パターン３を上下で覆うフィル
ム層である。５はパターン３が配線されるパターン層で
ある。６aはランド2aとランド２bとパターン３を接続す
るスルーホールである。６bはランド２cとパターン３を
接続する非貫通スルーホールでランド２cからパターン
層５まで貫通する。
【０００９】図１（b）に示すように、フィルム基板１
のBGA８が搭載される領域の上部ではランド２a以外の箇
所はフィルム層４aにて、下部ではランド２b以外の箇所
はフィルム層４bにて絶縁される。又、図１（c）に示さ
れるように、フィルム基板１のBGA８を搭載しない領域
の上部ではランド２c以外の箇所はフィルム層４aにて絶
縁され、下部はフィルム層４bにて絶縁される。更に、
パターン層５はフィルム層４a、４bにて絶縁される。
図２に示すようにフィルム基板１のランド２a、2cはパタ
ーン３にて接続される。
のBGA８が搭載される領域の上部ではランド２a以外の箇
所はフィルム層４aにて、下部ではランド２b以外の箇所
はフィルム層４bにて絶縁される。又、図１（c）に示さ
れるように、フィルム基板１のBGA８を搭載しない領域
の上部ではランド２c以外の箇所はフィルム層４aにて絶
縁され、下部はフィルム層４bにて絶縁される。更に、
パターン層５はフィルム層４a、４bにて絶縁される。
図２に示すようにフィルム基板１のランド２a、2cはパタ
ーン３にて接続される。
【００１０】次に、図１、図２を用いて動作の説明を行
なう。先ず、図２に示すフィルム基板１を図１（a）に
示す印刷配線基板７に載せる。印刷配線基板７の図示し
ないパッドにフィルム基板１のランド２bを位置合わせ
する。その位置合わせしたフィルム基板１のランド２a
にBGA８のハンダボール９を載せる。この状態でリフロ
ーハンダ付けすると、図１（b）のようにハンダボール
９は溶け、フィルム基板１は薄いのでスルーホール６a
を通してハンダが充分に流れ込み印刷配線基板７とBGA
８がハンダ付けされる。
なう。先ず、図２に示すフィルム基板１を図１（a）に
示す印刷配線基板７に載せる。印刷配線基板７の図示し
ないパッドにフィルム基板１のランド２bを位置合わせ
する。その位置合わせしたフィルム基板１のランド２a
にBGA８のハンダボール９を載せる。この状態でリフロ
ーハンダ付けすると、図１（b）のようにハンダボール
９は溶け、フィルム基板１は薄いのでスルーホール６a
を通してハンダが充分に流れ込み印刷配線基板７とBGA
８がハンダ付けされる。
【００１１】この結果、図１（a）のようにBGA８の各ハ
ンダボール９の信号はフィルム基板１のランド２cにパ
ターン３により引き出され、簡単にテストすることがで
きる。また、図１（c）に示されるようにフィルム基板
１の信号をテストするBGAを搭載しない領域の下部はフ
ィルム層４bで絶縁されているため、ランド２cの信号は
その他の電子部品に電気的にショートすることはない。
ンダボール９の信号はフィルム基板１のランド２cにパ
ターン３により引き出され、簡単にテストすることがで
きる。また、図１（c）に示されるようにフィルム基板
１の信号をテストするBGAを搭載しない領域の下部はフ
ィルム層４bで絶縁されているため、ランド２cの信号は
その他の電子部品に電気的にショートすることはない。
【００１２】以上のように第１の実施の形態によれば、
印刷配線基板７にBGA８を搭載する際フィルム基板１を
間に入れればBGA８の任意のハンダボール９の信号を簡
単にテストすることができる。
印刷配線基板７にBGA８を搭載する際フィルム基板１を
間に入れればBGA８の任意のハンダボール９の信号を簡
単にテストすることができる。
【００１３】図３（a）は本発明の第２の発明の実施の
形態を示し、フィルム基板１aを印刷配線基板７aとBGA
８aの間に搭載した平面図で、図３（b）は図３（a）の
リフロー後のCーC断面図の一部である。図４（a）は第
２の実施の形態のフィルム基板の平面図である。図４
（b）は図４（a）のDーD断面図の一部で、図４（c）は
図４（a）のEーE断面図の一部である。
形態を示し、フィルム基板１aを印刷配線基板７aとBGA
８aの間に搭載した平面図で、図３（b）は図３（a）の
リフロー後のCーC断面図の一部である。図４（a）は第
２の実施の形態のフィルム基板の平面図である。図４
（b）は図４（a）のDーD断面図の一部で、図４（c）は
図４（a）のEーE断面図の一部である。
【００１４】従来の技術及び第１の実施の形態と同じも
のについては同一符号を付ける。２dは後述するアース
を取り出したランド、３aはパターン、４a〜４cはフィ
ルム層、５aはパターン層、６aaはスルーホール、６b
b、６ccは非貫通スルーホール、７aは印刷配線基板、８
aはBGA、９aはハンダボールである。１１はフィルム基
板１aの中層に設けたアース層である。１２はスルーホ
ール６aa とアース層１１を絶縁する隙間である。フィ
ルム基板１aのBGA８aを搭載する領域にランド２a、２b
を設け、BGA８aを搭載しない領域にランド２c、２dを設
ける。パターン３aはランド２a、２bと２cをスルーホー
ル６aa、非貫通スルーホール６bbにて接続する。ランド
２dと非貫通スルーホール６ccにはアースが接続され
る。非貫通スルーホール６bbはフィルム基板１aのラン
ド２cからパターン層５aまで貫通する。又、非貫通スル
ーホール６ccはフィルム基板１a のランド２dからアー
ス層１１まで貫通する。
のについては同一符号を付ける。２dは後述するアース
を取り出したランド、３aはパターン、４a〜４cはフィ
ルム層、５aはパターン層、６aaはスルーホール、６b
b、６ccは非貫通スルーホール、７aは印刷配線基板、８
aはBGA、９aはハンダボールである。１１はフィルム基
板１aの中層に設けたアース層である。１２はスルーホ
ール６aa とアース層１１を絶縁する隙間である。フィ
ルム基板１aのBGA８aを搭載する領域にランド２a、２b
を設け、BGA８aを搭載しない領域にランド２c、２dを設
ける。パターン３aはランド２a、２bと２cをスルーホー
ル６aa、非貫通スルーホール６bbにて接続する。ランド
２dと非貫通スルーホール６ccにはアースが接続され
る。非貫通スルーホール６bbはフィルム基板１aのラン
ド２cからパターン層５aまで貫通する。又、非貫通スル
ーホール６ccはフィルム基板１a のランド２dからアー
ス層１１まで貫通する。
【００１５】図３（b）に示すようにフィルム基板１aの
BGA８aが搭載される領域の上部ではランド２a以外の箇
所はフィルム層４aにて、下部ではランド２b以外の箇所
はフィルム層４cにて絶縁される。又、図４（b）、図４
（c）に示すように、フィルム基板１aのBGA８aを搭載す
る以外の領域の上部ではランド２c、２d以外の箇所はフ
ィルム層４aにて、下部はフィルム層４cにて絶縁され
る。更に、フィルム基板１aにはフィルム層４aの下にパ
ターン層５aを、その下にフィルム層４bを、その下にア
ース層１１を、その下にフィルム層４cを設ける。
BGA８aが搭載される領域の上部ではランド２a以外の箇
所はフィルム層４aにて、下部ではランド２b以外の箇所
はフィルム層４cにて絶縁される。又、図４（b）、図４
（c）に示すように、フィルム基板１aのBGA８aを搭載す
る以外の領域の上部ではランド２c、２d以外の箇所はフ
ィルム層４aにて、下部はフィルム層４cにて絶縁され
る。更に、フィルム基板１aにはフィルム層４aの下にパ
ターン層５aを、その下にフィルム層４bを、その下にア
ース層１１を、その下にフィルム層４cを設ける。
【００１６】次に図３、図４を用いて動作の説明を行な
う。先ず、図４に示すフィルム基板１aを図３（a）に示
す印刷配線基板７aに載せる。印刷配線基板７aの図示し
ないパッドにフィルム基板１aのランド２bを位置合わせ
する。その位置合わせしたフィルム基板１aのランド２a
にBGA８aのハンダボール９aを載せる。
う。先ず、図４に示すフィルム基板１aを図３（a）に示
す印刷配線基板７aに載せる。印刷配線基板７aの図示し
ないパッドにフィルム基板１aのランド２bを位置合わせ
する。その位置合わせしたフィルム基板１aのランド２a
にBGA８aのハンダボール９aを載せる。
【００１７】この状態でリフローハンダ付けすると、図
３（b）に示すように、ハンダボール９aは溶け、フィル
ム基板１aは薄いのでスルーホール６aaを通してハンダ
が充分に流れ込み、印刷配線基板７aとBGA８aがハンダ
付けされる。フィルム基板１aよりBGA８aの信号を任意
のハンダボール９aの信号をパッド２cにて引き出す場
合、アース用ランド２dと共に引き出せばマイクロスト
リップ構造となる。また、図４（b）、（c）に示される
ようにフィルム基板１aの信号をテストするBGAを搭載し
ない領域の下部はフィルム層４cで絶縁されているた
め、ランド２c、２dの信号はその他の電子部品に電気的
にショートすることはない。
３（b）に示すように、ハンダボール９aは溶け、フィル
ム基板１aは薄いのでスルーホール６aaを通してハンダ
が充分に流れ込み、印刷配線基板７aとBGA８aがハンダ
付けされる。フィルム基板１aよりBGA８aの信号を任意
のハンダボール９aの信号をパッド２cにて引き出す場
合、アース用ランド２dと共に引き出せばマイクロスト
リップ構造となる。また、図４（b）、（c）に示される
ようにフィルム基板１aの信号をテストするBGAを搭載し
ない領域の下部はフィルム層４cで絶縁されているた
め、ランド２c、２dの信号はその他の電子部品に電気的
にショートすることはない。
【００１８】以上のように第２の実施例によれば、フィ
ルム基板１aを印刷配線基板７aとBGA８aの間に入れるこ
とにより、BGA８aの任意のハンダボール９aの信号を簡
単にテストすることができる。ランド２cから信号を引
き出す場合、ランド２dはアースであり、信号線はマイ
クロストリップ構造にできるため高周波信号までテスト
することができる。
ルム基板１aを印刷配線基板７aとBGA８aの間に入れるこ
とにより、BGA８aの任意のハンダボール９aの信号を簡
単にテストすることができる。ランド２cから信号を引
き出す場合、ランド２dはアースであり、信号線はマイ
クロストリップ構造にできるため高周波信号までテスト
することができる。
【００１９】第１、第２の実施の形態で述べたように、
BGA８、８aの各ハンダボール９、９aの信号をテストす
るが、この作業の終了後、フィルム基板１、１aのBGA
８、８aを搭載する以外の領域は治具によりカットすれ
ばよく、印刷配線基板７、７aのこの領域に電子部品を
搭載しておけば高密度実装ができる。
BGA８、８aの各ハンダボール９、９aの信号をテストす
るが、この作業の終了後、フィルム基板１、１aのBGA
８、８aを搭載する以外の領域は治具によりカットすれ
ばよく、印刷配線基板７、７aのこの領域に電子部品を
搭載しておけば高密度実装ができる。
【００２０】また、フィルム基板１、１aは多層にすれ
ば、ハンダボール９、９aの数が多いBGAにも適用でき
る。
ば、ハンダボール９、９aの数が多いBGAにも適用でき
る。
【００２１】
【発明の効果】BGAと印刷配線基板の間にフィルム基板
を設けたため、BGAの各ハンダボールの信号をICソケッ
トを用いずにテストすることができ、また、部品の高さ
を低くできることにより高密度実装でき、更に、コスト
も低く抑さえられる。
を設けたため、BGAの各ハンダボールの信号をICソケッ
トを用いずにテストすることができ、また、部品の高さ
を低くできることにより高密度実装でき、更に、コスト
も低く抑さえられる。
【図１】本発明の第１の実施の形態を示すBGA搭載後の
図である。
図である。
【図２】本発明の第１の実施の形態を示すフィルム基板
の平面図である。
の平面図である。
【図３】本発明の第２の実施の形態を示すBGA搭載後の
図である。
図である。
【図４】本発明の第２の実施の形態を示すフィルム基板
の図である。
の図である。
【図５】従来のBGAと印刷配線基板との接続を示す図で
ある。
ある。
【符号の説明】 １…フィルム基板 ２a〜２c…ランド ３…パターン ４a、４b…フィルム層 ５…パターン層 ６a…スルーホール ６b…非貫通スルーホール ７…印刷配線基板 ８…BGA ９…ハンダボール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 齋藤 賢一 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内
Claims (4)
- 【請求項１】 印刷配線基板に搭載後のＢＧＡの各端子
の信号のテストを行うＢＧＡテスト方法において、前記
印刷配線基板と前記ＢＧＡの間にテスト手段を有するフ
ィルム基板を設け、前記印刷配線基板と前記フィルム基
板と前記ＢＧＡをリフローハンダ付けするステップと、
前記テスト手段により前記ＢＧＡの各端子の信号をテス
トするステップと、を設けたことを特徴とするＢＧＡテ
スト方法。 - 【請求項２】 印刷配線基板に搭載後のＢＧＡの各端子
の高周波信号のテストを行うＢＧＡテスト方法におい
て、前記印刷配線基板と前記ＢＧＡの間にテスト手段
と、中層にアース層と、アースを取り出すアース取り出
し手段を有するフィルム基板を設け、前記印刷配線基板
と前記フィルム基板と前記ＢＧＡをリフローハンダ付け
するステップと、前記テスト手段と前記アース取り出し
手段により前記ＢＧＡの各端子の高周波信号をテストす
るステップと、を設けたことを特徴とするＢＧＡテスト
方法。 - 【請求項３】 ＢＧＡと印刷配線基板の間に設けられリ
フローハンダ付けされるフィルム基板において、ＢＧＡ
搭載領域に前記ＢＧＡの各端子と前記印刷配線基板のパ
ッドを接続する第１の接続手段と、ＢＧＡ非搭載領域に
前記ＢＧＡの各端子の信号をテストするテスト手段と、
前記第１の接続手段と前記テスト手段を接続する第２の
接続手段と、を設けたことを特徴とするフィルム基板。 - 【請求項４】 前記フィルム基板の中層にアース層と、
ＢＧＡ非搭載領域にアースを取り出す手段を設けたこと
を特徴とする請求項３記載のフィルム基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18764296A JPH1032385A (ja) | 1996-07-17 | 1996-07-17 | Ｂｇａテスト方法及びフィルム基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18764296A JPH1032385A (ja) | 1996-07-17 | 1996-07-17 | Ｂｇａテスト方法及びフィルム基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1032385A true JPH1032385A (ja) | 1998-02-03 |
Family
ID=16209696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18764296A Withdrawn JPH1032385A (ja) | 1996-07-17 | 1996-07-17 | Ｂｇａテスト方法及びフィルム基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1032385A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005308685A (ja) * | 2004-04-26 | 2005-11-04 | Hitachi Ulsi Systems Co Ltd | 半導体装置の製造方法およびそれに用いられるテスト治具 |
| JP2011009322A (ja) * | 2009-06-24 | 2011-01-13 | Fujitsu Ltd | パターン引き出し構造体及び半導体装置 |
-
1996
- 1996-07-17 JP JP18764296A patent/JPH1032385A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005308685A (ja) * | 2004-04-26 | 2005-11-04 | Hitachi Ulsi Systems Co Ltd | 半導体装置の製造方法およびそれに用いられるテスト治具 |
| JP4512407B2 (ja) * | 2004-04-26 | 2010-07-28 | 株式会社日立超エル・エス・アイ・システムズ | 半導体装置の動作テスト方法 |
| JP2011009322A (ja) * | 2009-06-24 | 2011-01-13 | Fujitsu Ltd | パターン引き出し構造体及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6218214B1 (en) | Integrated circuit package for flip chip and method of forming same | |
| US5796589A (en) | Ball grid array integrated circuit package that has vias located within the solder pads of a package | |
| US6028358A (en) | Package for a semiconductor device and a semiconductor device | |
| US6514845B1 (en) | Solder ball contact and method | |
| US6630631B1 (en) | Apparatus and method for interconnection between a component and a printed circuit board | |
| EP0139431A2 (en) | Method of mounting a carrier for a microelectronic silicon chip | |
| US6437436B2 (en) | Integrated circuit chip package with test points | |
| US6133134A (en) | Ball grid array integrated circuit package | |
| US20230254968A1 (en) | Printed circuit board mesh routing to reduce solder ball joint failure during reflow | |
| WO2007080863A1 (ja) | 半導体装置、該半導体装置を実装するプリント配線基板、及びそれらの接続構造 | |
| JPH01256161A (ja) | 印刷配線板装置 | |
| JP2943788B2 (ja) | 電子部品搭載用配線基板 | |
| JPH1032385A (ja) | Ｂｇａテスト方法及びフィルム基板 | |
| JP3166490B2 (ja) | Ｂｇａ型半導体装置 | |
| JPH04137692A (ja) | プリント基板の改造方法 | |
| US20050235488A1 (en) | Selective area solder placement | |
| US5990421A (en) | Built in board resistors | |
| JP2715945B2 (ja) | ボールグリッドアレイパッケージの実装構造 | |
| JPH0917917A (ja) | 配線基板及び半導体装置 | |
| JPH10189863A (ja) | 実装用基板 | |
| JPH11163489A (ja) | 電子部品の実装構造 | |
| JPH11112152A (ja) | フリップチップ実装の多層プリント基板 | |
| JP2817715B2 (ja) | ボールグリッドアレイ型回路基板 | |
| JPH0645763A (ja) | 印刷配線板 | |
| JPH10335520A (ja) | 表面実装型電子部品、配線基板、実装基板及び実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031007 |