JPH10189863A - 実装用基板 - Google Patents
実装用基板Info
- Publication number
- JPH10189863A JPH10189863A JP35526096A JP35526096A JPH10189863A JP H10189863 A JPH10189863 A JP H10189863A JP 35526096 A JP35526096 A JP 35526096A JP 35526096 A JP35526096 A JP 35526096A JP H10189863 A JPH10189863 A JP H10189863A
- Authority
- JP
- Japan
- Prior art keywords
- package
- mounting board
- mounting
- substrate
- external terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ボールグリッドアレイパッケージ、パッドグ
リッドアレイパッケージのように、ピンを有しないタイ
プのパッケージを実装用基板上にハンダ接続により表面
実装する際に、半導体素子を被覆するモールド樹脂の直
下位置に存在する外部端子と実装用基板上の導体部との
ハンダ接続の良否を確実に確認することができる構成を
備えた実装用基板を提供する。 【解決手段】 アレイ状に配列された金属バンプから成
る外部端子６を下面に有するパッケージを表面配線層１
１上に実装するための実装用基板１０において、外部端
子を溶融させることにより接続される表面配線層には、
実装用基板の裏面まで貫通するスルーホール１３を形成
し、溶融した外部端子の一部が該スルーホールを介して
実装用基板の裏面側に達するように構成した。
リッドアレイパッケージのように、ピンを有しないタイ
プのパッケージを実装用基板上にハンダ接続により表面
実装する際に、半導体素子を被覆するモールド樹脂の直
下位置に存在する外部端子と実装用基板上の導体部との
ハンダ接続の良否を確実に確認することができる構成を
備えた実装用基板を提供する。 【解決手段】 アレイ状に配列された金属バンプから成
る外部端子６を下面に有するパッケージを表面配線層１
１上に実装するための実装用基板１０において、外部端
子を溶融させることにより接続される表面配線層には、
実装用基板の裏面まで貫通するスルーホール１３を形成
し、溶融した外部端子の一部が該スルーホールを介して
実装用基板の裏面側に達するように構成した。
Description
【０００１】
【発明の属する技術分野】本発明はアレイ状に配列され
た外部端子を有する表面実装パッケージを実装する基板
の構造の改良に関する。
た外部端子を有する表面実装パッケージを実装する基板
の構造の改良に関する。
【０００２】
【従来の技術】プリント配線基板（実装用基板）に実装
されるＢＧＡ（Ball Grid Array ）パッケージとして、
例えば図２(a) (b) に示した如きものが知られている。
即ち図２(a) は一般的なＢＧＡパッケージの断面図であ
り、(b) は(a) の詳細図である。このＢＧＡパッケージ
は、配線基板（パッケージ基板）１上に半導体素子２を
Ａｇペースト３等の接着剤にて搭載し、ボンディングワ
イヤ４にて電気的に結線される。その後、モールド樹脂
５にて、配線基板１の片側のみを樹脂封止し、基板の反
対側面の導体部分７にはんだボール（バンプ）等からな
る外部端子６をアレイ状に配置する。一般的にはＢＧＡ
パッケージは、この球状に形成された外部端子６を介し
て図示しない実装用基板上にリフロー等により実装され
る。配線基板１としては、多層のガラエポ基板が使用さ
れることが多い。また外部端子６は複数列のマトリクス
状に配置されているため、実装用基板にＢＧＡパッケー
ジを実装した後で、外部端子と実装用基板上のパッド等
との接続部がパッケージの下に隠れてしまい、接続の良
否を確認できないという欠点がある。このような場合、
一般的には軟Ｘ線装置による抜き取り検査にて接続の良
否の確認を行っている。
されるＢＧＡ（Ball Grid Array ）パッケージとして、
例えば図２(a) (b) に示した如きものが知られている。
即ち図２(a) は一般的なＢＧＡパッケージの断面図であ
り、(b) は(a) の詳細図である。このＢＧＡパッケージ
は、配線基板（パッケージ基板）１上に半導体素子２を
Ａｇペースト３等の接着剤にて搭載し、ボンディングワ
イヤ４にて電気的に結線される。その後、モールド樹脂
５にて、配線基板１の片側のみを樹脂封止し、基板の反
対側面の導体部分７にはんだボール（バンプ）等からな
る外部端子６をアレイ状に配置する。一般的にはＢＧＡ
パッケージは、この球状に形成された外部端子６を介し
て図示しない実装用基板上にリフロー等により実装され
る。配線基板１としては、多層のガラエポ基板が使用さ
れることが多い。また外部端子６は複数列のマトリクス
状に配置されているため、実装用基板にＢＧＡパッケー
ジを実装した後で、外部端子と実装用基板上のパッド等
との接続部がパッケージの下に隠れてしまい、接続の良
否を確認できないという欠点がある。このような場合、
一般的には軟Ｘ線装置による抜き取り検査にて接続の良
否の確認を行っている。
【０００３】ところで、ＩＣパッケージが実装用基板上
にはんだ接続されているか否かをチェックする技術とし
て、特開平１−２５８４５４号公報（日本電気）には、
パッドグリッドアレイパッケージのパッド部にパッケー
ジ基板上面と導通するスルーホールを設けることによ
り、パッケージのはんだ接合状態の良否を、実装用基板
上にパッケージを実装する際に使用するはんだがスルー
ホール内を這い上ってくるか否かにより確認する技術が
開示されている。しかし、この技術によって確認できる
のは、モールド樹脂の存在しないパッケージ基板部分で
の接続状態に過ぎず、例えば図２に示した如きモールド
樹脂５の直下に位置する外部端子部６における接続の良
否の確認をすることは依然としてできない。このような
不具合を避ける為に、モールド樹脂５の直下位置の基板
の下面に外部端子６を配置しない構成も考えられるが、
このようにすると多ピン構造（外部端子増）になった場
合に、モールド樹脂の直下位置を回避した位置にだけ外
部端子６を配置する必要が生じる為、パッケージの外形
が非常に大型化するという不具合を生じる。また、パッ
ケージ基板１の下側の接続部におけるはんだ接続の良否
を確認できるようにするために、パッケージ基板１を透
視可能なポリイミド基板とする構成も考えられるが、上
記従来例と同様に不透明なモールド樹脂の下側に位置す
る接続部の確認が困難であるという欠点があり、また使
用するポリイミド基板が高価であるためにコストアップ
につながるという欠点がある。上記の不具合は、ボール
グリッドアレイパッケージばかりでなく、パッドグリッ
ドアレイパッケージのようにピンを使用しないタイプの
パッケージ一般に発生する問題である。
にはんだ接続されているか否かをチェックする技術とし
て、特開平１−２５８４５４号公報（日本電気）には、
パッドグリッドアレイパッケージのパッド部にパッケー
ジ基板上面と導通するスルーホールを設けることによ
り、パッケージのはんだ接合状態の良否を、実装用基板
上にパッケージを実装する際に使用するはんだがスルー
ホール内を這い上ってくるか否かにより確認する技術が
開示されている。しかし、この技術によって確認できる
のは、モールド樹脂の存在しないパッケージ基板部分で
の接続状態に過ぎず、例えば図２に示した如きモールド
樹脂５の直下に位置する外部端子部６における接続の良
否の確認をすることは依然としてできない。このような
不具合を避ける為に、モールド樹脂５の直下位置の基板
の下面に外部端子６を配置しない構成も考えられるが、
このようにすると多ピン構造（外部端子増）になった場
合に、モールド樹脂の直下位置を回避した位置にだけ外
部端子６を配置する必要が生じる為、パッケージの外形
が非常に大型化するという不具合を生じる。また、パッ
ケージ基板１の下側の接続部におけるはんだ接続の良否
を確認できるようにするために、パッケージ基板１を透
視可能なポリイミド基板とする構成も考えられるが、上
記従来例と同様に不透明なモールド樹脂の下側に位置す
る接続部の確認が困難であるという欠点があり、また使
用するポリイミド基板が高価であるためにコストアップ
につながるという欠点がある。上記の不具合は、ボール
グリッドアレイパッケージばかりでなく、パッドグリッ
ドアレイパッケージのようにピンを使用しないタイプの
パッケージ一般に発生する問題である。
【０００４】
【発明が解決しようとする課題】本発明は上記に鑑みて
なされたものであり、ボールグリッドアレイパッケー
ジ、パッドグリッドアレイパッケージのように、ピンを
有しないタイプのパッケージを実装用基板上にハンダ接
続により表面実装する際に、半導体素子を被覆するモー
ルド樹脂の直下位置に存在する外部端子と実装用基板上
の導体部とのハンダ接続の良否を確実に確認することが
できる構成を備えた実装用基板を提供することを目的と
している。
なされたものであり、ボールグリッドアレイパッケー
ジ、パッドグリッドアレイパッケージのように、ピンを
有しないタイプのパッケージを実装用基板上にハンダ接
続により表面実装する際に、半導体素子を被覆するモー
ルド樹脂の直下位置に存在する外部端子と実装用基板上
の導体部とのハンダ接続の良否を確実に確認することが
できる構成を備えた実装用基板を提供することを目的と
している。
【０００５】
【課題を解決する為の手段】上記目的を達成する為、請
求項１の発明は、アレイ状に配列された金属バンプから
成る外部端子を下面に有するパッケージを表面配線層上
に実装するための実装用基板において、上記外部端子を
溶融させることにより接続される表面配線層には、実装
用基板の裏面まで貫通するスルーホールを形成し、溶融
した外部端子の一部が該スルーホールを介して実装用基
板の裏面側に達するように構成したことを特徴とする。
求項１の発明は、アレイ状に配列された金属バンプから
成る外部端子を下面に有するパッケージを表面配線層上
に実装するための実装用基板において、上記外部端子を
溶融させることにより接続される表面配線層には、実装
用基板の裏面まで貫通するスルーホールを形成し、溶融
した外部端子の一部が該スルーホールを介して実装用基
板の裏面側に達するように構成したことを特徴とする。
【０００６】
【発明の実施の形態】以下、本発明を図面に示した形態
例により詳細に説明する。図１(a) はＢＧＡパッケージ
を実装するための実装用基板の一例の断面図であり、図
１(b) はこの実装用基板上にＢＧＡパッケージを実装し
た場合に接続の良否を確認する状態を示す拡大断面図で
ある。この実装用基板１０は、例えばガラエポ基材から
成る多層基板であり、この実装用基板１０は表裏両面に
夫々表面配線層１１Ａ、裏面配線層１１Ｂを有すると共
に、その肉厚内部に内部配線層１２を有し、ＢＧＡパッ
ケージの裏面側に外部端子（はんだボール等の金属バン
プ）６を接続する位置にスルーホール１３及びスルーホ
ールのランド１４を配置する。スルーホール１３は基板
１０の表裏を貫通している。以上の構成に於て図１(b)
のように基板１０上のランド１４上にはんだボールから
成る外部端子６を載置してこれをリフローにより溶融さ
せ、接続が良好であると、溶融したはんだが毛管現象に
よりスルーホール１３内に吸引されて基板１０の下面側
のスルーホール開口に達する。このため、スルーホール
の下側開口内にはんだが有るか否かを視認することによ
り、ランド１４と外部端子６（導体部分７）との接続の
良否を基板の下側から目視により確認することができ
る。
例により詳細に説明する。図１(a) はＢＧＡパッケージ
を実装するための実装用基板の一例の断面図であり、図
１(b) はこの実装用基板上にＢＧＡパッケージを実装し
た場合に接続の良否を確認する状態を示す拡大断面図で
ある。この実装用基板１０は、例えばガラエポ基材から
成る多層基板であり、この実装用基板１０は表裏両面に
夫々表面配線層１１Ａ、裏面配線層１１Ｂを有すると共
に、その肉厚内部に内部配線層１２を有し、ＢＧＡパッ
ケージの裏面側に外部端子（はんだボール等の金属バン
プ）６を接続する位置にスルーホール１３及びスルーホ
ールのランド１４を配置する。スルーホール１３は基板
１０の表裏を貫通している。以上の構成に於て図１(b)
のように基板１０上のランド１４上にはんだボールから
成る外部端子６を載置してこれをリフローにより溶融さ
せ、接続が良好であると、溶融したはんだが毛管現象に
よりスルーホール１３内に吸引されて基板１０の下面側
のスルーホール開口に達する。このため、スルーホール
の下側開口内にはんだが有るか否かを視認することによ
り、ランド１４と外部端子６（導体部分７）との接続の
良否を基板の下側から目視により確認することができ
る。
【０００７】本発明による接続の良否の確認は、ＢＧＡ
パッケージ自体の基板１に設けたスルーホールを用いる
のではなく、ＢＧＡパッケージを実装する実装用基板１
０に設けたスルーホール１３を用いてスルーホール１３
内へのはんだの進入の有無を確認するのであるから、Ｂ
ＧＡパッケージのモールド樹脂５の下側に位置する外部
端子６と実装用基板１０の上面のランド１４との接続状
態を障害物の存在しない実装用基板の下側から見ること
ができ、確認作業を容易化、確実化することができる。
また、接続の際の余分なはんだが、スルーホール内に吸
い込まれるため、隣接する外部端子間のショートも防止
できる。なお、本発明の実装用基板は、ボールグリッド
アレイパッケージのみならず、パッドグリッドアレイパ
ッケージのようにアレイ状の配列された外部端子を有す
るパッケージ一般に適用することができる。
パッケージ自体の基板１に設けたスルーホールを用いる
のではなく、ＢＧＡパッケージを実装する実装用基板１
０に設けたスルーホール１３を用いてスルーホール１３
内へのはんだの進入の有無を確認するのであるから、Ｂ
ＧＡパッケージのモールド樹脂５の下側に位置する外部
端子６と実装用基板１０の上面のランド１４との接続状
態を障害物の存在しない実装用基板の下側から見ること
ができ、確認作業を容易化、確実化することができる。
また、接続の際の余分なはんだが、スルーホール内に吸
い込まれるため、隣接する外部端子間のショートも防止
できる。なお、本発明の実装用基板は、ボールグリッド
アレイパッケージのみならず、パッドグリッドアレイパ
ッケージのようにアレイ状の配列された外部端子を有す
るパッケージ一般に適用することができる。
【０００８】
【発明の効果】以上のように請求項１の発明によれば、
アレイ状に配列された外部端子を有するパッケージを実
装する実装用基板において、パッケージ側の外部端子
（はんだボール）が接続される実装用基板側に実装用基
板を貫通するスルーホールを設け、該外部端子が溶融し
て実装用基板側の表面配線層との接続が確実に行われた
場合には、溶融したはんだの一部が該スルーホール内に
進入して実装用基板の反対側開口に達するので、実装後
の接続確認を、障害物のない反対側位置から容易に行う
ことができる。また、接続の際の余分なはんだが、スル
ーホー内に吸い込まれるため、隣接する外部端子間のシ
ョートも防止できる。
アレイ状に配列された外部端子を有するパッケージを実
装する実装用基板において、パッケージ側の外部端子
（はんだボール）が接続される実装用基板側に実装用基
板を貫通するスルーホールを設け、該外部端子が溶融し
て実装用基板側の表面配線層との接続が確実に行われた
場合には、溶融したはんだの一部が該スルーホール内に
進入して実装用基板の反対側開口に達するので、実装後
の接続確認を、障害物のない反対側位置から容易に行う
ことができる。また、接続の際の余分なはんだが、スル
ーホー内に吸い込まれるため、隣接する外部端子間のシ
ョートも防止できる。
【図１】(a) は本発明の一形態例の実装用基板の断面
図、(b) はＢＧＡパッケージを搭載した場合の接続状態
を示す拡大断面図。
図、(b) はＢＧＡパッケージを搭載した場合の接続状態
を示す拡大断面図。
【図２】(a) は一般的なＢＧＡパッケージの断面図であ
り、(b) は(a) の詳細図である。
り、(b) は(a) の詳細図である。
１ 配線基板（パッケージ基板）、２ 半導体素子、３
接着剤、４ ボンディングワイヤ、５ モールド樹
脂、６ 外部端子（外部端子、はんだボール、バン
プ）、７ 導体部分、１０ 実装用基板、１１ 表面配
線層、１２ 内部配線層、１３ スルーホール、１４
ランド。
接着剤、４ ボンディングワイヤ、５ モールド樹
脂、６ 外部端子（外部端子、はんだボール、バン
プ）、７ 導体部分、１０ 実装用基板、１１ 表面配
線層、１２ 内部配線層、１３ スルーホール、１４
ランド。
Claims (1)
- 【請求項１】 アレイ状に配列された金属バンプから成
る外部端子を下面に有するパッケージを表面配線層上に
実装するための実装用基板において、上記外部端子を溶
融させることにより接続される表面配線層には、実装用
基板の裏面まで貫通するスルーホールを形成し、溶融し
た外部端子の一部が該スルーホールを介して実装用基板
の裏面側に達するように構成したことを特徴とする実装
用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35526096A JPH10189863A (ja) | 1996-12-20 | 1996-12-20 | 実装用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35526096A JPH10189863A (ja) | 1996-12-20 | 1996-12-20 | 実装用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10189863A true JPH10189863A (ja) | 1998-07-21 |
Family
ID=18442906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35526096A Pending JPH10189863A (ja) | 1996-12-20 | 1996-12-20 | 実装用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10189863A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9462680B2 (en) | 2012-02-29 | 2016-10-04 | Robert Bosch (Australia) Pty. Ltd | Printed circuit board |
| US9786686B2 (en) | 2014-11-04 | 2017-10-10 | Japan Display Inc. | Display device |
| US9854668B2 (en) | 2016-03-07 | 2017-12-26 | Japan Display Inc. | Display device |
| US9991469B2 (en) | 2016-02-24 | 2018-06-05 | Japan Display Inc. | Display device |
| US10126581B2 (en) | 2015-12-16 | 2018-11-13 | Japan Display Inc. | Display device |
| US10126615B2 (en) | 2015-12-16 | 2018-11-13 | Japan Display Inc. | Display device |
| US10211233B2 (en) | 2015-12-16 | 2019-02-19 | Japan Display Inc. | Display device |
-
1996
- 1996-12-20 JP JP35526096A patent/JPH10189863A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9462680B2 (en) | 2012-02-29 | 2016-10-04 | Robert Bosch (Australia) Pty. Ltd | Printed circuit board |
| US9786686B2 (en) | 2014-11-04 | 2017-10-10 | Japan Display Inc. | Display device |
| US10126581B2 (en) | 2015-12-16 | 2018-11-13 | Japan Display Inc. | Display device |
| US10126615B2 (en) | 2015-12-16 | 2018-11-13 | Japan Display Inc. | Display device |
| US10211233B2 (en) | 2015-12-16 | 2019-02-19 | Japan Display Inc. | Display device |
| US9991469B2 (en) | 2016-02-24 | 2018-06-05 | Japan Display Inc. | Display device |
| US9854668B2 (en) | 2016-03-07 | 2017-12-26 | Japan Display Inc. | Display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10548221B1 (en) | Stackable via package and method | |
| US6734557B2 (en) | Semiconductor device | |
| US7224073B2 (en) | Substrate for solder joint | |
| JP2595909B2 (ja) | 半導体装置 | |
| KR100231276B1 (ko) | 반도체패키지의 구조 및 제조방법 | |
| JP2570637B2 (ja) | Ｍｃｍキャリア | |
| US6414382B1 (en) | Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument | |
| US5926731A (en) | Method for controlling solder bump shape and stand-off height | |
| KR20050023930A (ko) | 테이프 배선 기판과 그를 이용한 반도체 칩 패키지 | |
| US6392291B1 (en) | Semiconductor component having selected terminal contacts with multiple electrical paths | |
| US5262674A (en) | Chip carrier for an integrated circuit assembly | |
| JPH10189863A (ja) | 実装用基板 | |
| KR100648039B1 (ko) | 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조 | |
| JP3847602B2 (ja) | 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法 | |
| JP2943788B2 (ja) | 電子部品搭載用配線基板 | |
| JPH11345900A (ja) | 半導体装置 | |
| US20040080034A1 (en) | Area array semiconductor device and electronic circuit board utilizing the same | |
| JP3397725B2 (ja) | 半導体装置、その製造方法及び半導体素子実装用テープの製造方法 | |
| JP2715945B2 (ja) | ボールグリッドアレイパッケージの実装構造 | |
| JPH10321750A (ja) | 半導体装置および半導体チップを搭載する配線基板の製造方法 | |
| JPH08340164A (ja) | Ｂｇａ型パッケージの面実装構造 | |
| JPH05144821A (ja) | 半導体装置 | |
| JP2001267452A (ja) | 半導体装置 | |
| JP3600138B2 (ja) | 半導体装置 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 |