JP3847602B2 - 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法 - Google Patents
積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法 Download PDFInfo
- Publication number
- JP3847602B2 JP3847602B2 JP2001332584A JP2001332584A JP3847602B2 JP 3847602 B2 JP3847602 B2 JP 3847602B2 JP 2001332584 A JP2001332584 A JP 2001332584A JP 2001332584 A JP2001332584 A JP 2001332584A JP 3847602 B2 JP3847602 B2 JP 3847602B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- stacked
- semiconductor
- dummy
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、外部接続端子を有する配線基板に半導体チップを実装して樹脂封止した半導体装置を、外部接続端子に搭載される半田ボールにより複数個積層した積層型半導体装置及びその製造方法並びに上記半導体装置を搭載する半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法に関するものである。
【０００２】
【従来の技術】
近年、電子機器の小型化の要求に対応するものとして、また、組立工程の自動化に適合するものとして、ＱＦＰ（Quad Flat Package)型やＢＧＡ（Ball GridAllay)型のＣＳＰ（Chip Size Package)式半導体装置が広く用いられている。
【０００３】
これらの半導体装置においては、実装効率を高めるために、半導体装置を複数個積み重ねて電気的に接続した積層型半導体装置が、例えば特開平１１−３１７４９４号公報に開示されている。
【０００４】
上記の積層型半導体装置１００は、例えば、図１８（ｃ）に示すように、単品の半導体装置としてのチップセレクタ入りメモリモジュール１０１をマザーボード１０２に４個積層したものとなっている。上記のチップセレクタ入りメモリモジュール１０１は、図１８（ａ）（ｂ）に示すように、キャリア１０３にバンプ１０４を用いてチップセレクタチップ１０５とメモリチップ１０６とを搭載してなっている。上記キャリア１０３とチップセレクタチップ１０５及びメモリチップ１０６との間には封止樹脂１０７が施されている。また、各キャリア１０３の外周の両面には、積層用のスタックパッド１０９…が形成されており、図１８（ｃ）に示すように、各キャリア１０３の上記スタックパッド１０９…同士をスタックバンプ１０８にて接続することにより、各チップセレクタ入りメモリモジュール１０１…を積層し、かつスタックパッド１０９…を電気的に接続することができる。
【０００５】
ところで、上記積層型半導体装置１００では、各キャリア１０３…にチップセレクタ入りメモリモジュール１０１及びチップセレクタチップ１０５が接触して積層されている。このため、チップセレクタ入りメモリモジュール１０１及びチップセレクタチップ１０５に外部から熱が加わると、チップセレクタ入りメモリモジュール１０１及びチップセレクタチップ１０５は物性つまり線膨張係数のことなる材料の複合体であるために、個々のチップセレクタ入りメモリモジュール１０１及びチップセレクタチップ１０５に反りが発生する。その結果、スタックバンプ１０８とスタックパッド１０９との接合が外れるおそれがある。
【０００６】
そこで、この問題を解決するために、例えば、特開２０００−１６４７９５号公報に開示されたスタックモジュール接続装置では、図１９に示すように、複数のモジュール１１１を、これら各モジュール１１１の片側に電極バッド１１２…を有して半田ボール１１３にて接続し積層する場合に、各モジュール１１１の他の片側に応力吸収材１１４を設けることにより、回路素子１１５とその上の配線基板１１６との間に隙間を設けている。
【０００７】
これによって、積層したモジュール１１１に外部から熱が加わって個々のモジュール１１１に反りが発生しても、回路素子１１５がその上の配線基板１１６を押圧することがないので、半田ボール１１３と電極バッド１１２…との接続は保障されたものとなっている。
【０００８】
一方、半導体装置を配線基板にフェイスダウンボンディングする際に、半導体装置の傾き防止のために樹脂のスペーサや姿勢規定体を介装したものが、特開平７−７４４５０号公報や特開平１１−２０４５６４号公報に開示されている。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来の積層型半導体装置では、積層基板間の隙間を制御するために、別途の材料からなる応力吸収材１１４や樹脂のスペーサや姿勢規定体を設けなければならないので、部品点数が増加するとともに、工数の増加を招くという問題点を有している。
【００１０】
なお、積層基板間の隙間を形成するために、半田ボールをより高く形成すればよいという考え方もできるが、外部接続端子のピッチが精細化のために小さくなってきている状況にあっては、そのようなこともできない。一方、ワイヤ部分の樹脂封止について、その樹脂封止部を薄くするには限界がある。
【００１１】
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、簡易な方法で積層基板間の隙間を制御することより、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
本発明の積層型半導体装置は、上記課題を解決するために、外部接続端子を有する配線基板に半導体チップを実装して樹脂封止した半導体装置を、外部接続端子に搭載される半田ボールにより複数個積層した積層型半導体装置において、上記各半導体装置には、配線基板の半導体チップ搭載側裏面における相対する半導体チップ又は樹脂封止部の対向位置における、相対する半導体チップ又は樹脂封止部の中央位置以外の位置に、半田ボールよりも低いダミーバンプが前記半田ボールと同一の材料で形成されていることを特徴としている。
【００１３】
上記の発明によれば、各半導体装置には、配線基板の半導体チップ搭載側裏面における相対する半導体チップ又は樹脂封止部の対向位置に半田ボールよりも低いダミーバンプが形成されている。このため、半導体装置を積層した場合に、この半田ボールよりも低いダミーバンプによって、半導体装置が支持されることになる。
【００１４】
この結果、半導体装置の配線基板と、この配線基板の半導体チップ搭載側裏面における相対する半導体チップ又は樹脂封止部との間に隙間ができる。つまり、半導体チップ又は樹脂封止部と配線基板との接触を防止できる。なお、ワイヤボンド方式によるベアチップ実装では樹脂封止部と配線基板との間に隙間が形成される一方、フリップチップ方式によるベアチップ実装では半導体チップと配線基板との間に隙間が形成される。
【００１５】
ここで、積層型半導体装置は、一般的に製品検査として、温度サイクル試験や機械的応力試験にかけられる。このとき、半導体装置の半導体チップ又は樹脂封止部とこの半導体装置の半導体チップ又は樹脂封止部に対向する半導体装置の配線基板との間に隙間がない場合には、各半導体装置の反りの発生により、半導体チップ又は樹脂封止部が、当接して対向する半導体装置の配線基板を押し出そうとする。この結果、外部接続端子と半田ボールとの接続部分に引張り力が作用し、外部接続端子と半田ボールとの間の接続が外れることになる。
【００１６】
これに対して、本発明では、半導体装置の配線基板と、この配線基板の半導体チップ搭載側裏面における相対する半導体チップ又は樹脂封止部との間に隙間があるので、積層型半導体装置を温度サイクル試験や機械的応力試験にかけたときに、半導体チップはこの隙間に向けて撓むことができる。したがって、外部接続端子と半田ボールとの接続部分に作用する引張り力も緩和されるので、外部接続端子と半田ボールとの間の接続が外れるのを防止することができる。
【００１７】
また、本発明では、この半導体チップ又は樹脂封止部とそれに対向する配線基板との隙間を形成するために、ダミーバンプによって行なっている。このダミーバンプは、外部接続端子間に半田ボールを搭載する工程にて同時に形成することができるものである。したがって、隙間形成のための製造工程における工数の増加も殆どなく、製造コストも殆ど従来と変わらない。
【００１８】
さらに、隙間を設けることによって、半導体チップからの放熱効果も大きくなる。
【００１９】
この結果、簡易な方法で積層基板間の隙間を制御することより、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る積層型半導体装置を提供することができる。
【００２０】
また、本発明の積層型半導体装置は、上記積層型半導体装置において、ダミーバンプは半導体チップ又は樹脂封止部の平面領域内における端部の対向位置に形成されていることを特徴としている。
【００２１】
すなわち、積層型半導体装置を温度サイクル試験や機械的応力試験にかけた場合に、反りの発生により半導体チップの中央位置で接触し易くなる。したがって、半導体チップ又は樹脂封止部を支持するダミーバンプを半導体チップの中央位置に設けるよりも端に設ける方が半導体チップがたわみ易い。
【００２２】
この点、本発明によれば、ダミーバンプは半導体チップ又は樹脂封止部の平面領域内における端部の対向位置に形成されているので、外部接続端子間における応力緩和効果が大きい。
【００２３】
また、本発明の積層型半導体装置は、上記積層型半導体装置において、配線基板には、ダミーバンプを搭載するためのダミーランド部が形成されているとともに、このダミーランド部は、外部接続端子よりも面積が大きく形成されていることを特徴としている。
【００２４】
先ず、ダミーバンプを形成するためには、予め配線基板にダミーバンプを搭載するためのダミーランド部を形成しておく必要がある。
【００２５】
ここで、本発明によれば、配線基板には、ダミーバンプを搭載するためのダミーランド部が形成されているとともに、このダミーランド部は、外部接続端子よりも面積が大きく形成されている。
【００２６】
すなわち、ダミーバンプをダミーランド部に搭載すると、ダミーバンプはダミーランド部の全領域に広がる。また、同様に、半田ボールを外部接続端子に搭載したときも、半田ボールは外部接続端子の全領域に広がる。したがって、ダミーランド部を外部接続端子よりも面積が大きくなるように形成しておくことによって、外部接続端子に搭載される半田ボールと同量のダミーバンプをダミーランド部に搭載したときに、ダミーバンプの方が半田ボールよりも低くなる。また、ダミーランド部の面積と外部接続端子の面積とに差を設けることによって、同サイズの半田ボールの搭載により、外部接続端子とダミーバンプとの高さを容易に制御することができる。
【００２７】
この結果、半田ボールの搭載条件と同じ搭載条件にてダミーバンプを搭載することによって自動的に半田ボールよりも低い支持部が形成されることになるので、確実に、簡易な方法で積層基板間の隙間を制御することができる。
【００２８】
また、本発明の積層型半導体装置は、上記積層型半導体装置において、ダミーバンプは半田ペースト印刷により形成されていることを特徴としている。
【００２９】
上記の発明によれば、ダミーバンプは半田ペースト印刷により形成されているので、外部接続端子を半田ペースト印刷法により形成する際に、同時にダミーバンプも半田ペースト印刷により形成することができる。したがって、ダミーバンプの形成において、確実に、簡易な方法で積層基板間の隙間を制御することができる。
【００３０】
また、本発明の積層型半導体装置は、上記積層型半導体装置において、複数個積層された半導体装置には、外部接続端子を有する配線基板の穴部に半導体チップが搭載された半導体装置が含まれていることを特徴としている。
【００３１】
上記の発明によれば、積層型半導体装置に積層される半導体装置として、外部接続端子を有する配線基板の穴部に半導体チップが搭載された半導体装置を用いることができる。このような半導体装置は、半導体チップの後ろに配線基板がないので、半導体装置を薄く形成することができる。したがって、薄型の積層型半導体装置を提供することができる。
【００３２】
また、本発明の積層型半導体装置は、上記積層型半導体装置において、複数個積層された半導体装置のうちのいずれかは、他の半導体装置とは外形サイズが異なっていることを特徴としている。
【００３３】
上記の発明によれば、複数個積層された半導体装置のうちのいずれかは、他の半導体装置とは外形サイズが異なっている。このため、種類の異なる半導体装置を組み合わせて積層した場合にも、簡易な方法で積層基板間の隙間を制御することより、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る積層型半導体装置を提供することができる。
【００３４】
また、本発明の積層型半導体装置は、上記積層型半導体装置において、複数個積層された半導体装置のうちのいずれかは、１個の半導体装置に複数個の半導体チップを搭載したものからなっていることを特徴としている。
【００３５】
上記の発明によれば、複数個積層された半導体装置のうちのいずれかは、１個の半導体装置に複数個の半導体チップを搭載したものからなっている。このため、例えばフラッシュメモリのメモリ容量を増やすために１個の半導体装置に複数個の半導体チップを形成した半導体装置を積層した場合においても、簡易な方法で積層基板間の隙間を制御することより、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る積層型半導体装置を提供することができる。
【００３６】
また、本発明の積層型半導体装置は、上記積層型半導体装置において、最下層にマザーボードが設けられているとともに、上記マザーボードには、相対する半導体装置の半導体チップ又は樹脂封止部の対向位置に半田ボールよりも低いダミーバンプが形成されていることを特徴としている。
【００３７】
上記の発明によれば、最下層にマザーボードが設けられているとともに、上記マザーボードには、相対する半導体装置の半導体チップ又は樹脂封止部の対向位置に半田ボールよりも低いダミーバンプが形成されている。
【００３８】
したがって、積層型半導体装置をマザーボードに搭載する場合においても、このマザーボードにダミーバンプを形成することにより、マザーボードと半導体装置との間において、簡易な方法で積層基板間の隙間を制御することより、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る積層型半導体装置を提供することができる。
【００３９】
また、本発明の積層型半導体装置の製造方法は、上記課題を解決するために、外部接続端子を有する配線基板に半導体チップを実装し、かつ樹脂封止して半導体装置を形成し、上記半導体装置を外部接続端子に搭載される半田ボールにより複数個積層する積層型半導体装置の製造方法において、上記各半導体装置における、配線基板の半導体チップ搭載側裏面における相対する半導体チップ又は樹脂封止部の対向位置における、相対する半導体チップ又は樹脂封止部の中央位置以外の位置に、半田ボールよりも低いダミーバンプを前記半田ボールと同一の材料で形成する工程を含むことを特徴としている。
【００４０】
上記の発明によれば、積層型半導体装置を製造するときには、外部接続端子を有する配線基板に半導体チップを実装し、かつ樹脂封止して半導体装置を形成し、上記半導体装置を外部接続端子に搭載される半田ボールにより複数個積層する。そして、その製造方法においては、各半導体装置における、配線基板の半導体チップ搭載側裏面における相対する半導体チップ又は樹脂封止部の対向位置に半田ボールよりも低いダミーバンプを形成する工程を含んでいる。
【００４１】
この結果、配線基板の半導体チップ搭載側裏面における相対する半導体チップ又は樹脂封止部の対向位置に半田ボールよりも低いダミーバンプを形成する工程を行なうことによって、簡易な方法で積層基板間の隙間を制御することより、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る積層型半導体装置の製造方法を提供することができる。
【００４２】
また、本発明の積層型半導体装置の製造方法は、上記積層型半導体装置の製造方法において、ダミーバンプを半田ペースト印刷により形成する工程を含むことを特徴としている。
【００４３】
上記の発明によれば、積層型半導体装置の製造に際して、ダミーバンプを半田ペースト印刷により形成する工程を含んでいる。
【００４４】
このため、ダミーバンプを半田ペースト印刷により形成することによって、外部接続端子を半田ペースト印刷法にて形成する際に、同時にダミーバンプも半田ペースト印刷により形成することができる。したがって、ダミーバンプの形成において、確実に、簡易な方法で積層基板間の隙間を制御することができる。
【００４５】
また、本発明の半導体装置搭載マザーボードは、上記課題を解決するために、外部接続端子を有する配線基板に半導体チップを実装して樹脂封止した半導体装置を、該半導体装置の外部接続端子に搭載される半田ボールによりマザーボードに接続して搭載した半導体装置搭載マザーボードにおいて、上記半導体装置の半導体チップ又は樹脂封止部の対向位置における、相対する半導体チップ又は樹脂封止部の中央位置以外の位置に、半田ボールよりも低いダミーバンプが前記半田ボールと同一の材料で形成されていることを特徴としている。
【００４６】
上記の発明によれば、半導体装置搭載マザーボードには、半導体装置の半導体チップ又は樹脂封止部の対向位置に半田ボールよりも低いダミーバンプが形成されている。したがって、半導体装置の半導体チップ又は樹脂封止部がマザーボードに接触するのを防止できる。
【００４７】
このため、半導体装置をマザーボードに搭載する場合において、このマザーボードにダミーバンプを形成することにより、マザーボードと半導体装置との間において、簡易な方法で積層基板間の隙間を制御することができ、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る半導体装置搭載マザーボードを提供することができる。
【００４８】
また、本発明の半導体装置搭載マザーボードは、上記半導体装置搭載マザーボードにおいて、ダミーバンプは半田ペースト印刷により形成されていることを特徴としている。
【００４９】
上記の発明によれば、ダミーバンプは半田ペースト印刷により形成されている。このため、ダミーバンプを半田ペースト印刷により形成することによって、外部接続端子を半田ペースト印刷法により形成する際に、同時にダミーバンプも半田ペースト印刷により形成することができる。したがって、半導体装置搭載マザーボードにおけるダミーバンプの形成において、確実に、簡易な方法で積層基板間の隙間を制御することができる。
【００５０】
また、本発明の半導体装置搭載マザーボードは、上記半導体装置搭載マザーボードにおいて、複数の半導体装置が積層されていることを特徴としている。
【００５１】
上記の発明によれば、マザーボードには、複数の半導体装置が積層されている。この結果、複数の半導体装置が積層された積層型半導体装置とマザーボードとの間の隙間を簡易な方法で制御することができ、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る半導体装置搭載マザーボードを提供することができる。
【００５２】
また、本発明の半導体装置搭載マザーボードの製造方法は、上記課題を解決するために、外部接続端子を有する配線基板に半導体チップを実装して樹脂封止した半導体装置を、該半導体装置の外部接続端子に搭載される半田ボールによりマザーボードに接続して搭載する半導体装置搭載マザーボードの製造方法において、上記半導体装置の半導体チップ又は樹脂封止部の対向位置における、相対する半導体チップ又は樹脂封止部の中央位置以外の位置に、半田ボールよりも低いダミーバンプを前記半田ボールと同一の材料で形成する工程を含んでいることを特徴としている。
【００５３】
上記の発明によれば、半導体装置搭載マザーボードの製造方法は、半導体装置の半導体チップ又は樹脂封止部の対向位置に半田ボールよりも低いダミーバンプを形成する工程を含んでいる。
【００５４】
このため、この工程を実施することによって、半導体装置とマザーボードとの間の隙間を簡易な方法で制御することができ、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る半導体装置搭載マザーボードの製造方法を提供することができる。
【００５５】
また、本発明の半導体装置搭載マザーボードの製造方法は、上記記載の半導体装置搭載マザーボードの製造方法において、ダミーバンプを半田ペースト印刷により形成する工程を含んでいることを特徴としている。
【００５６】
このため、半導体装置搭載マザーボードのダミーバンプを半田ペースト印刷により形成することによって、マザーボードの外部接続端子を半田ペースト印刷法により形成する際に、同時にダミーバンプも半田ペースト印刷により形成することができる。したがって、半導体装置搭載マザーボードのダミーバンプの形成において、確実に、簡易な方法で半導体装置とマザーボードとの間の隙間を制御することができる。
【００５７】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について図１ないし図８に基づいて説明すれば、以下の通りである。
【００５８】
本実施の形態の積層型半導体装置は、図１（ａ）（ｂ）に示すように、半導体装置１…が３段に積層されたものからなっている。ただし、必ずしもこれに限らず、他の複数個の段数に積層されたものであってもよい。
【００５９】
上記の各半導体装置１は、図２（ａ）（ｂ）（ｃ）に示すように、配線基板２に搭載された半導体チップ３が、樹脂封止部４により封止された状態で設けられている。上記半導体チップ３としては、例えば、ＣＰＵ（Central Processing Unit)やメモリ等の集積回路（ＬＳＩ:Large Scaled Integrated circuit）が挙げられる。
【００６０】
上記の半導体チップ３からはワイヤボンド法により接続されるワイヤとしてのＡｕワイヤ５が配線基板２の裏面側に形成されたターミナル部６に延びている。また、配線基板２のターミナル部６からは外方に延びるＣｕからなる配線パターン７が配されているとともに、この配線パターン７の先端は配線基板２の外部接続端子としての裏面ランド部８ａにまで延びている。この裏面ランド部８ａは、半導体装置１の外形周辺に近い位置に形成されている。
【００６１】
上記の配線基板２における裏面ランド部８ａの位置には、この配線基板２を貫通するスルーホール部９が形成されており、このスルーホール部９には、導電性金属が充填されている。したがって、この導電性金属における配線基板２における裏面の露出部が裏面ランド部８ａとなる一方、配線基板２における表面の露出部が外部接続端子としての表面ランド部８ｂとなる。また、これによって、配線基板２における裏面ランド部８ａと表面ランド部８ｂとが電気的に接続されるものとなっている。
【００６２】
上記の配線基板２における表面ランド部８ｂには、例えば半田ボール１０が固着されており、積層する半導体装置１・１間や外部との接続に使用されるものとなっている。なお、上記の半田ボール１０は、本来、半導体装置１に搭載前の状態をいい、半導体装置１に搭載後は外部接続端子として機能するものであるが、本実施の形態及び本発明では、ダミーバンプ１２…と半田ボール１０との高さを問題とすること、及び途中で用語が変わるのは混乱を招くため、統一的に、半導体装置１に搭載後も半田ボール１０の用語を使用することとする。
【００６３】
また、本実施の形態では、配線基板２における半導体チップ３の搭載側とは反対面に、この半導体チップ３の領域内にダミーランド部１１…が形成され、そのダミーランド部１１…上にダミーバンプ１２…が例えば４箇所に設けられている。これらダミーバンプ１２…は、上記の半田ボール１０よりも低くなるように形成されている。したがって、この半導体装置１…を複数個積層することにより、図１（ａ）に示すように、各半導体装置１…を半田ボール１０にて接続し、積層するとともに、ダミーバンプ１２…が各半導体チップ３…の表面に接触して支持するので、このダミーバンプ１２…の高さ寸法の隙間Ｄが配線基板２と半導体チップ３の樹脂封止部４との間に形成されるものとなっている。
【００６４】
これによって、半田ボール１０と裏面ランド部８ａ及び表面ランド部８ｂとの接合部分において、温度サイクル試験等の熱印加時や機械的応力試験等の機械的揚力印加時の信頼性及び放熱性の向上を図ることができるものとなっている。
【００６５】
上記構成の半導体装置１及び積層型半導体装置の製造方法について図３（ａ）〜（ｄ）に基づいて説明する。なお、同図では、１個の半導体装置１についての説明を行なうが、実際には、複数個を平面的に多数並べた状態で半導体装置１…が形成され、半導体装置１が完成した状態でダイシング等により個片化される。
【００６６】
先ず、図３（ａ）に示すように、配線基板２を用意する。この配線基板２は、以下のようにして形成されている。
【００６７】
例えば厚さ約０．１３ｍｍの絶縁基板を用いてこの絶縁基板の両面に予めＣｕからなる図示しない各配線パターン、スルーホール部９、ランド径２４０μｍの裏面ランド部８ａ及び表面ランド部８ｂを形成する。また、上記配線基板２における裏面ランド部８ａ、表面ランド部８及びワイヤボンド用の図示しないターミナル部以外の配線には図示しないソルダーレジストを塗布し、これによって各配線パターンを保護している。
【００６８】
一方、本実施の形態では、上記の裏面ランド部８ａ及び表面ランド部８ｂを形成するときに、同時に、配線基板２における半導体チップ３搭載面とは反対面に、この半導体チップ３における突出形状の樹脂封止部４の平面領域内にランド径４００μｍのダミーランド部１１…を形成しておく。このダミーランド部１１…は、裏面ランド部８ａ及び表面ランド部８ｂよりも広い面積の端子となるように形成しておく。
【００６９】
次いで、２５μｍ厚の図示しないダイボンドフィルムを介して１００μｍ厚の半導体チップ３を配線基板２に接着し、ワイヤボンド方式による接続方法によりＡｕワイヤ５にて半導体チップ３と上記配線基板２のターミナル部との電気的接続を行なう。その後、Ａｕワイヤ５及び半導体チップ３を樹脂にて封止することにより樹脂封止部４を形成する。なお、上記の半導体チップ３と配線基板２との接着においては、例えばペーストにより行なうことも可能である。また、上記の説明では、ワイヤボンド方式による実装方式を採用しているが、必ずしもこれに限らず、フリップチップ方式による実装方式を採用することも可能である。さらに、封止方法として、例えば、液状樹脂を用いた印刷封止法を用いることが可能である。
【００７０】
次いで、図３（ｂ）に示すように、０．２８ｍｍφの球状の半田ボール１０を、配線基板２における裏面ランド部８ａ及び表面ランド部８ｂ並びにダミーランド部１１…に搭載する。この半田ボール１０における半田の組成として、例えばＳｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ系、Ｓｎ−Ａｇ系、Ｓｎ−Ｚｎ−Ｂｉ系の鉛フリー半田や、Ｓｎ−Ｐｂ系、Ｓｎ−Ｐｂ−Ａｇ系のものを用いることができる。
【００７１】
次いで、図３（ｃ）に示すように、この半田ボール１０を搭載した配線基板２をリフロー装置(Reflow Soldering Equipment)にかけて例えば最大２４０℃〜２６０℃の温度で加熱する。これによって、半田ボール１０が溶融するので、各半田ボール１０…が裏面ランド部８ａ及びダミーランド部１１…に固着される。ここで、裏面ランド部８ａはダミーランド部１１…に比べて面積が小さいので、裏面ランド部８ａの半田ボール１０は球状の形態を維持する一方、ダミーランド部１１…の半田ボール１０は、ダミーランド部１１…の面積が裏面ランド部８ａの面積よりも広いので、半田ボール１０がこのダミーランド部１１…全体に広がり、高さが裏面ランド部８ａの半田ボール１０よりも低いダミーバンプ１２…となる。ただし、電気的接続には問題はない。
【００７２】
次いで、半田の活性を高めるフラックスを裏面ランド部８ａの半田ボール１０に塗布した後、各半導体装置１…を、図３（ｄ）に示すように、半田ボール１０点と各配線基板２における裏面ランド部８ａ及び表面ランド部８ｂが重なるように積層し、リフロー装置にて最大２４０℃〜２６０℃の温度で加熱する。これにより、各半田ボール１０が溶融して各半導体装置１…の裏面ランド部８ａ及び表面ランド部８ｂ間が電気的に接続される。これによって、積層型半導体装置が完成する。ここで、通常、半田溶融時には、５０μｍ程度の沈み込みが発生するが、ダミーパンプ１２…がある場合、樹脂封止部４とダミーバンプ１２…とが接触することによって、それ以上の沈み込みを防止することができる。
【００７３】
これによって、ダミーランド部１１…上のダミーバンプ１２…が樹脂封止部４を押すことによって、沈み込み量を制御し、裏面ランド部８ａ及び表面ランド部８ｂにおける半田ボール１０の高さがダミーバンプ１２…がない場合よりも高くなり、温度サイクル試験等の熱印加時や機械的応力試験等の機械的応力印加時の信頼性が向上する。また、樹脂封止部４とダミーバンプ１２…とが接触することによって、半導体装置１…全体の放熱性が向上する。
【００７４】
なお、上記の製造方法においては、半田ボール１０を搭載することにより、各半導体装置１…間の接続及び積層を行なったが、必ずしもこれに限らず、半田ボール１０を搭載する代わりに、例えば、図４（ａ）〜（ｄ）に示すように、裏面ランド部８ａに半田ペーストを印刷後、リフロー（加熱）により半球状に形成させて半田ボール１０を形成することも可能である。
【００７５】
具体的には、図４（ａ）に示すように、前記と同様にして、裏面ランド部８ａ及び表面ランド部８ｂ並びにダミーランド部１１…を形成した配線基板２に半導体チップ３を搭載し、ワイヤボンディングを行なった後、樹脂封止部４を形成する。
【００７６】
次いで、図４（ｂ）に示すように、この配線基板２を裏返して、裏面ランド部８ａ及びダミーランド部１１…に対応する位置にマスク穴２１ａを有する厚さ例えば０．１５ｍｍのメタルマスク２１を貼り合わせ、半田ペーストの印刷を行なう。印刷に際しては、半田ぺースト２２をスキージ(Squeeqee)２３にて扱くことにより、半田ぺースト２２が各マスク穴２１ａに印刷される。ここで、本実施の形態では、マスク穴２１ａの大きさは、裏面ランド部８ａの部分では大きいが、ダミーランド部１１…の部分では、小さいものとなっている。
【００７７】
印刷後、図４（ｃ）に示すように、メタルマスク２１を引き剥がし、リフロー装置にて最大２４０℃〜２６０℃の温度で加熱して、半田ボール１０及びダミーバンプ１２…を形成する。本実施の形態では、メタルマスク２１のマスク穴２１ａの開口径を変化させることによって、裏面ランド部８ａの部分では、大きい球状の半田ボール１０を形成することができる一方、ダミーランド部１１…の部分では、半田ボール１０よりも低いダミーバンプ１２…を形成することができるものとなっている。ただし、電気的接続には問題がない。
【００７８】
次いで、前記同様、半田の活性を高めるフラックスを裏面ランド部８ａの半田ボール１０に塗布した後、各半導体装置１…を、図４（ｄ）に示すように、半田ボール１０点と各配線基板２における裏面ランド部８ａ及び表面ランド部８ｂが重なるように積層し、リフロー装置にて最大２４０℃〜２６０℃の温度で加熱する。これにより、各半田ボール１０が溶融して各半導体装置１…の裏面ランド部８ａ及び表面ランド部８ｂ間が電気的に接続される。これによって、積層型半導体装置が完成する。
【００７９】
また、これによって、前記同様、ダミーランド部１１…上のダミーバンプ１２…が樹脂封止部４を押すことによって、沈み込み量を制御し、裏面ランド部８ａ及び表面ランド部８ｂにおける半田ボール１０の高さがダミーバンプ１２…がない場合よりも高くなり、温度サイクル試験等の熱印加時や機械的応力試験等の機械的応力印加時の信頼性が向上する。また、樹脂封止部４とダミーバンプ１２…とが接触することによって、半導体装置１…全体の放熱性が向上する。
【００８０】
ここで、図１において、この積層型半導体装置の積層基板間接合部の温度サイクル試験や機械的応力試験を行なった場合に、熱が印加されると、上記積層型半導体装置には、上向きに凹となるように反りが発生する。このとき、配線基板２と樹脂封止部４との間には隙間Ｄがあるので、この反りに対して樹脂封止部４が隙間Ｄの部分に撓むことができる。このことは、熱的応力による反りを機械的応力である撓みに強制変換することになり、応力緩和が図れる。この結果、従来であれば、樹脂封止部４と配線基板２とが接触していたので、応力緩和が図れず、外部接続端子である半田ボール１０と裏面ランド部８ａ及び表面ランド部８ｂとの接続部分に応力が集中することになっていたが、本実施の形態では、半田ボール１０と裏面ランド部８ａ及び表面ランド部８ｂとの接続部分の応力集中を回避することができる。
【００８１】
この結果、温度サイクル試験や機械的応力試験による歩留りの低下が回避できるので、温度サイクル試験や機械的応力試験を行なった後の製品としての積層型半導体装置に対して信頼性の向上を図ることができる。
【００８２】
このように、本実施の形態の積層型半導体装置では、各半導体装置１には、配線基板２の半導体チップ３搭載側裏面における相対する半導体チップ３又は樹脂封止部４の対向位置に半田ボール１０よりも低いダミーバンプ１２…が形成されている。このため、半導体装置１…を積層した場合に、この半田ボール１０よりも低いダミーバンプ１２…によって、半導体装置１が支持されることになる。この結果、半導体装置１の配線基板２と、この配線基板２の半導体チップ搭載側裏面における相対する樹脂封止部４との間に隙間Ｄができる。つまり、半導体チップ３又は樹脂封止部４と配線基板２との接触を防止できる。なお、フリップチップ方式を用いたベアチップ実装においては半導体チップ３と樹脂封止部４との間に隙間Ｄができる。
【００８３】
ここで、積層型半導体装置は、一般的に製品検査として、温度サイクル試験や機械的応力試験にかけられる。このとき、熱によりストレスが発生する。すなわち、積層した半導体装置１…に外部から熱が加わると、個々の半導体装置１…に反りが発生する。これは、半導体装置１は線膨張係数が異なる材料の複合体であるためである。したがって、個々の半導体装置１の反りが異なるために、半導体装置１…同士が半導体チップ３又は樹脂封止部４の部分にて当接し、その結果、接合部分にストレスが生じる。
【００８４】
このとき、半導体装置１の半導体チップ３又は樹脂封止部４とこの半導体装置１の半導体チップ３又は樹脂封止部４に対向する半導体装置１の配線基板２との間に隙間Ｄがない場合には、各半導体装置１…に反りが発生することにより、半導体チップ３又は樹脂封止部４が、当接して対向する半導体装置１の配線基板２を押し出そうとする。この結果、裏面ランド部８ａ及び表面ランド部８ｂと半田ボール１０との接続部分に引張り力が作用し、裏面ランド部８ａ及び表面ランド部８ｂと半田ボール１０との間の接続が外れることになる。
【００８５】
これに対して、本実施の形態では、半導体装置１の配線基板２と、この配線基板２の半導体チップ搭載側裏面における相対する半導体チップ３又は樹脂封止部４との間に隙間Ｄがあるので、積層型半導体装置を温度サイクル試験や機械的応力試験にかけたときに、半導体チップ３はこの隙間Ｄに向けて撓むことができる。したがって、裏面ランド部８ａ及び表面ランド部８ｂと半田ボール１０とのの接続部分に作用する引張り力も緩和されるので、裏面ランド部８ａ及び表面ランド部８ｂと半田ボール１０との接続が外れるのを防止することができる。
【００８６】
また、本実施の形態では、この半導体チップ３又は樹脂封止部４とそれに対向する配線基板２との隙間Ｄを形成するために、ダミーバンプ１２…によって行なっている。このダミーバンプ１２…は、裏面ランド部８ａ及び表面ランド部８ｂの間に半田ボール１０…を搭載する工程にて同時に形成することができるものである。したがって、隙間Ｄの形成のための製造工程における工数の増加も殆どなく、製造コストも殆ど従来と変わらない。
【００８７】
さらに、隙間Ｄを設けることによって、半導体チップ３からの放熱効果も大きくなる。
【００８８】
この結果、簡易な方法で積層基板間の隙間を制御することより、裏面ランド部８ａ及び表面ランド部８ｂにおける接合部分の温度サイクル試験等の熱印加時や機械的応力試験等の機械的応力印加時の信頼性及び放熱性の向上を図り得る積層型半導体装置を提供することができる。
【００８９】
ところで、積層型半導体装置を温度サイクル試験や機械的応力試験にかけた場合に、反りの発生により半導体チップ３の中央位置で接触し易くなる。したがって、半導体チップ３又は樹脂封止部４を支持するダミーバンプ１２…を半導体チップ３の中央位置に設けるよりも端に設ける方が半導体チップ３が撓み易い。
【００９０】
この点、本実施の形態では、ダミーバンプ１２…は半導体チップ３又は樹脂封止部４の平面領域内における端部の対向位置に形成されているので、裏面ランド部８ａ及び表面ランド部８ｂと半田ボール１０との接合部分における応力緩和効果が大きい。
【００９１】
一方、ダミーバンプ１２…を形成するためには、予め配線基板２にダミーバンプ１２…を搭載するためのダミーランド部１１…を形成しておく必要がある。
【００９２】
ここで、本実施の形態では、配線基板２には、ダミーバンプ１２…を搭載するためのダミーランド部１１…が形成されているとともに、このダミーランド部１１…は、裏面ランド部８ａ及び表面ランド部８ｂよりも面積が大きく形成されている。
【００９３】
すなわち、ダミーバンプ１２…をダミーランド部１１…に搭載すると、ダミーバンプ１２…はダミーランド部１１…の全領域に広がる。また、同様に、半田ボール１０を裏面ランド部８ａに搭載したときも、半田ボール１０は裏面ランド部８ａの全領域に広がる。したがって、ダミーランド部１１…を裏面ランド部８ａよりも面積が大きくなるように形成しておくことによって、裏面ランド部８ａに搭載される半田ボール１０と同量のダミーバンプ１２…をダミーランド部１１…に搭載したときに、ダミーバンプ１２…の方が半田ボール１０よりも低くなる。
【００９４】
また、ダミーランド部１１…の面積と裏面ランド部８ａの面積とに差を設けることによって、同サイズの半田ボール１０の搭載により、半田ボール１０の高さとダミーバンプ３１…との高さを容易に制御することができる。
【００９５】
この結果、半田ボール１０の搭載条件と同じ搭載条件にてダミーバンプ１２…を搭載することによって自動的に半田ボール１０よりも低い支持部が形成されることになるので、確実に、簡易な方法で積層基板間の隙間Ｄを制御することができる。
【００９６】
また、本実施の形態の積層型半導体装置では、ダミーバンプ１２…は半田ペースト印刷により形成可能となっているので、外部接続端子を半田ペースト印刷法により形成する際に、同時にダミーバンプ１２…も半田ペースト印刷法により形成することができる。したがって、ダミーバンプ１２…の形成において、確実に、簡易な方法で積層基板間の隙間Ｄを制御することができる。
【００９７】
また、本実施の形態の積層型半導体装置を製造するときには、裏面ランド部８ａ及び表面ランド部８ｂを有する配線基板２に半導体チップ３を実装し、かつ樹脂封止して半導体装置１を形成し、この半導体装置１を裏面ランド部８ａに搭載される半田ボール１０により複数個積層する。そして、その製造方法においては、各半導体装置１…における、配線基板２の半導体チップ搭載側裏面における相対する半導体チップ３又は樹脂封止部４の対向位置に半田ボール１０よりも低いダミーバンプ１２…を形成する工程を含んでいる。
【００９８】
この結果、配線基板２の半導体チップ搭載側裏面における相対する半導体チップ３又は樹脂封止部４の対向位置に半田ボール１０よりも低いダミーバンプ１２…を形成する工程を行なうことによって、簡易な方法で積層基板間の隙間Ｄを制御することより、裏面ランド部８ａ及び表面ランド部８ｂにおける接合部分の温度サイクル試験等の熱印加時や機械的応力試験等の機械的応力印加時の信頼性及び放熱性の向上を図り得る積層型半導体装置の製造方法を提供することができる。
【００９９】
また、本実施の形態の積層型半導体装置の製造方法では、積層型半導体装置の製造に際して、ダミーバンプ１２…を半田ペースト印刷により形成する工程を含んでいる。
【０１００】
このため、ダミーバンプ１２…を半田ペースト印刷により形成することによって、外部接続端子を半田ペースト印刷法により形成する際に、同時にダミーバンプ１２…も半田ペースト印刷により形成することができる。したがって、ダミーバンプ１２…の形成において、確実に、簡易な方法で積層基板間の隙間Ｄを制御することができる。
【０１０１】
なお、本発明は、上記の実施の形態に限定されるものではなく、本発明の範囲内で種々の変更が可能である。例えば、上記実施の形態では、１個の半導体装置１に１個の半導体チップ３が搭載されたものであったが、必ずしもこれに限らず、図５（ａ）（ｂ）（ｃ）に示すように、１個の半導体装置１に２個等の複数個の半導体チップ３を搭載した半導体装置１を積層する積層型半導体装置に適用することも可能である。このような２個の半導体チップ３としては、例えばフラッシュメモリのメモリ容量を増やすために１個の半導体装置１に２個の半導体チップ３・３を形成した場合がある。
【０１０２】
上記の積層型半導体装置を製造するときには、図５（ａ）に示すように、例えば厚さ約０．２３ｍｍの両面配線基板２にランド径２４０μｍの裏面ランド部８ａ及び表面ランド部８ｂと、４００μｍのダミーランド部１１…とを形成しておく。ダミーランド部１１…は、半導体チップ３における突出形状の樹脂封止部４の平面領域内に配置する。
【０１０３】
次いで、２５μｍ厚の図示しないダイボンドフィルムを介して１００μｍ厚の半導体チップ３を配線基板２に接着する。そして、ワイヤボンド方式により半導体チップ３と上記配線基板２との電気的接続を行なう。その後、半導体チップ３を樹脂にて封止することにより樹脂封止部４を形成する。
【０１０４】
次いで、図５（ｂ）に示すように、０．３２ｍｍφの球状の半田ボール１０を、リフロー装置にて最大２４０℃〜２６０℃の温度で加熱して、配線基板２における裏面ランド部８ａ及び表面ランド部８ｂ並びにダミーランド部１１…に搭載する。ここで、裏面ランド部８ａはダミーランド部１１…に比べて面積が小さいので、裏面ランド部８ａの半田ボール１０は球状の形態を維持する一方、ダミーランド部１１…の半田ボール１０は、ダミーランド部１１…の面積が裏面ランド部８ａの面積よりも広いので、半田ボール１０がこのダミーランド部１１…全体に広がり、高さが裏面ランド部８ａの半田ボール１０よりも低いダミーバンプ１２…となる。ただし、電気的接続には問題はない。
【０１０５】
次いで、半田の活性を高めるフラックスを裏面ランド部８ａの半田ボール１０に塗布した後、各半導体装置１…を、図５（ｃ）に示すように、半田ボール１０点と各配線基板２における裏面ランド部８ａ及び表面ランド部８ｂが重なるように積層し、リフロー装置にて最大２４０℃〜２６０℃の温度で加熱する。これにより、各半田ボール１０が溶融して各半導体装置１…の裏面ランド部８ａ及び表面ランド部８ｂ間が電気的に接続される。これによって、積層型半導体装置が完成する。ここで、通常、半田溶融時には、４０μｍ程度の沈み込みが発生するが、ダミーパンプ１２…がある場合、樹脂封止部４とダミーバンプ１２…とが接触することによって、それ以上の沈み込みを防止することができる。
【０１０６】
これによって、ダミーランド部１１…上のダミーバンプ１２…が樹脂封止部４を押すことによって、沈み込み量を制御し、裏面ランド部８ａ及び表面ランド部８ｂにおける半田ボール１０の高さがダミーバンプ１２…がない場合よりも高くなり、温度サイクル試験等の熱印加時や機械的応力試験等の機械的応力印加時の信頼性が向上する。また、樹脂封止部４とダミーバンプ１２…とが接触することによって、半導体装置１…全体の放熱性が向上する。
【０１０７】
このように、本実施の形態の積層型半導体装置では、複数個積層された半導体装置１…のうちのいずれかは、１個の半導体装置１に複数個の半導体チップ３・３を搭載したものからなっている。このため、例えばフラッシュメモリのメモリ容量を増やすために１個の半導体装置１に複数個の半導体チップ３・３を形成した半導体装置１…を積層した場合においても、簡易な方法で積層基板間の隙間Ｄを制御することより、裏面ランド部８ａ及び表面ランド部８ｂにおける接合部分の温度サイクル試験等の熱印加時や機械的応力試験等の機械的応力印加時及び放熱性の向上を図り得る積層型半導体装置を提供することができる。
【０１０８】
一方、図６に示すように、１個の半導体チップ３を有する半導体装置１と２個等の複数個の半導体チップ３を有する半導体装置１とを組み合わせて積層した積層型半導体装置に適用することも可能である。
【０１０９】
さらに、図７に示すように、外形サイズの異なる配線基板２を有する半導体装置１…や外形サイズの異なる半導体チップ３を有する半導体装置１を組み合わせて積層したものにも適用することができる。このような半導体装置１としては、例えば、ロジック機能の半導体装置１とメモリ機能の半導体装置１とを組み合わせた場合がある。
【０１１０】
この場合、例えば、パーソナルコンピュータのＣＰＵ（Central Processing Unit)のように、チップサイズの大きなロジックタイプの半導体チップ３に対応した厚さ例えば約０．２３ｍｍの両面配線基板２にランド径２４０μｍの裏面ランド部８ａ及び表面ランド部８ｂと、４００μｍのダミーランド部１１…とを形成しておく。ダミーランド部１１…は、積層相手の半導体チップ３における突出形状の樹脂封止部４の平面領域内に配置する。
【０１１１】
次いで、２５μｍ厚の図示しないダイボンドフィルムを介して１００μｍ厚の半導体チップ３を配線基板２に接着する。そして、ワイヤボンド方式により半導体チップ３と上記配線基板２との電気的接続を行なう。その後、半導体チップ３を樹脂にて封止することにより樹脂封止部４を形成する。
【０１１２】
次いで、０．２８ｍｍφの球状の半田ボール１０を、リフロー装置にて加熱して、配線基板２における裏面ランド部８ａ及び表面ランド部８ｂ並びにダミーランド部１１…に搭載する。ここで、ダミーランド部１１…の半田ボール１０は、ダミーランド部１１…の面積が裏面ランド部８ａの面積よりも広いので、半田ボール１０がこのダミーランド部１１…全体に広がり、高さが裏面ランド部８ａの半田ボール１０よりも低いダミーバンプ１２…となる。ただし、電気的接続には問題はない。
【０１１３】
次いで、端子数の多いロジックタイプの半導体装置１の裏面ランド部８ａが最も外側になるように、１個の半導体チップ３を搭載したチップサイズの小さい半導体装置１を積層する。これによって、半田溶融時には、沈み込みが発生するが、ダミーパンプ１２…がある場合、樹脂封止部４とダミーバンプ１２…とが接触することによって、一定以上の沈み込みを防止することができる。
【０１１４】
このように、本実施の形態の積層型半導体装置では、複数個積層された半導体装置１…のうちのいずれかは、他の半導体装置１とは外形サイズが異なっている。このため、種類の異なる半導体装置１…を組み合わせて積層した場合にも、簡易な方法で積層基板間の隙間Ｄを制御することより、裏面ランド部８ａ及び表面ランド部８ｂにおける接合部分の温度サイクル試験等の熱印加時や機械的応力試験等の機械的応力印加時及び放熱性の向上を図り得る積層型半導体装置を提供することができる。
【０１１５】
一方、上記の実施の形態では、半導体チップ３は、配線基板２の上に載置されていたものであったが、必ずしもこれに限らず、図８に示すように、配線基板２の略中央位置において略矩形に穿設された穴部としての貫通孔部２ａの内部に半導体チップ３が樹脂封止部４により封止された状態で設けられた半導体装置１を積層した積層型半導体装置にも適用が可能である。この場合、ダミーランド部１１…は、Ａｕワイヤ５の接続部である図示しないターミナル部の反対側に形成する。
【０１１６】
この積層型半導体装置の場合には、配線基板２のダミーランド部１１…側に例えば５０μｍ厚の図示しない粘着テープを貼り付けた後、貫通孔部２ａに１００μｍ厚の半導体チップ３を搭載する。その後、ワイヤボンド方式により半導体チップ３と上記配線基板２との電気的接続を行なう。次いで、半導体チップ３を樹脂にて封止することにより樹脂封止部４を形成した後、上記粘着テープを引き剥がす。なお、上記において、樹脂による樹脂封止部４は、必ずダミーランド部１１…を含むように設計する。
【０１１７】
次いで、０．２３ｍｍφの球状の半田ボール１０を、リフロー装置にて加熱して、配線基板２における裏面ランド部８ａ及び表面ランド部８ｂ並びにダミーランド部１１…に搭載し、各半導体装置１…を積層する。
【０１１８】
この半導体装置１では、半導体チップ３が配線基板２の略厚さの範囲内に収められているので、半導体装置１の薄型化を図れるものとなっている。このことは、この半導体装置１…を積層した場合にさらに全体の薄型化を図れるものとなる。
【０１１９】
このように、本実施の形態の積層型半導体装置では、積層される半導体装置１として、裏面ランド部８ａ及び表面ランド部８ｂを有する半導体装置１の貫通孔部２ａに半導体チップ３が搭載された半導体装置１を用いることができる。このような半導体装置１は、半導体チップ３の後ろに配線基板２がないので、半導体装置１を薄く形成することができる。したがって、薄型の積層型半導体装置を提供することができる。
【０１２０】
〔実施の形態２〕
本発明の他の実施の形態について図９ないし図１７に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０１２１】
前記実施の形態１では、ダミーランド部１１…は配線基板２に形成されていた。しかし、比較例としての図９に示すように、半導体装置１をマザーボード２９に接合する場合にも、実施の形態１にて説明したように、半導体装置１の樹脂封止部４がマザーボード２９に接触していた場合には、積層基板間接合部の温度サイクル試験等の熱印加時や機械的応力試験等の機械的応力印加時信頼性及び放熱性の向上を図ることができない。すなわち、積層基板間接合部の温度サイクル試験においては、前記実施の形態１で述べたように、熱によるストレスが発生する。半導体装置１をマザーボード３０に実装した後、このマザーボード３０に機械的ストレスがかかると、マザーボード３０及び半導体装置１に反りが発生し、マザーボード３０と半導体装置１間、及び半導体装置１…同士の間が接触し、接合部分にストレスが発生する。
【０１２２】
そこで、本実施の形態においては、図１０に示すように、マザーボード３０において、半導体装置１の樹脂封止部４の対向面にダミーバンプ３１…を設けている。なお、本実施の形態では、半導体装置１は前記実施の形態１の最後で述べた、配線基板２の略中央位置において略矩形に穿設された貫通孔部２ａの内部に半導体チップ３・３が樹脂封止部４により封止されたものについて説明する。
【０１２３】
上記のダミーバンプ３１…を有するマザーボード３０に半導体装置１を接合する方法について説明する。
【０１２４】
先ず、図１１（ａ）に示すように、マザーボード３０における半導体装置１の外部端子接続用ランド部３２…以外に、半導体装置１の樹脂封止部４の対向する部分にダミーランド部３３…を形成する。
【０１２５】
次いで、図１１（ｂ）に示すように、これら外部端子接続用ランド部３２…及びダミーランド部３３…の上にスクリーン印刷法により、半田ペースト３４…を供給しておく。
【０１２６】
次いで、このマザーボード３０の上に、外部端子接続用端子として半田ボール１０を用いた半導体装置１を搭載する。この半導体装置１には、半田ボール１０…と樹脂封止部４とが同じ面に設けられている。上記半田ボール１０…のピッチは例えば０．５ｍｍであり、半田ボール１０…における半導体装置１の配線基板２上からの高さが例えば０．２５ｍｍとなっている。また、樹脂封止部４の配線基板２上からの高さは、例えば０．２０ｍｍとなっている。
【０１２７】
次いで、図示しないリフロー装置により半田ボール１０と外部端子接続用ランド部３２…との接続を行なう。このとき、樹脂封止部４とマザーボード３０との間にはダミーランド部３３…の半田ペースト３４…が挟まることにより、半田ボール１０の接続高さつまりスタンドオフは、ダミーランド部３３…がないときに比較して５０μｍ程高くなる。通常、上記の寸法の半田ボール１０は、リフロー接続時に５０μｍ程度の沈み込みがあるので、リフロー後は、樹脂封止部４とマザーボード３０との間の間隔は略ゼロとなる。
【０１２８】
しかし、本実施の形態の実装方法では、半導体装置１とマザーボード３０との間に隙間Ｄができ、かつスタンドオフが高くなることにより、マザーボード３０の実装後の接続部の信頼性が向上する。
【０１２９】
上述したように、本実施の形態の半導体装置１では、配線基板２の中央に貫通孔部２ａを形成し、この貫通孔部２ａの内部に２個の半導体チップ３・３を搭載している。そして、ワイヤボンド法により配線基板２との電気的接続を確保し、樹脂封止部４によりＡｕワイヤ５及び半導体チップ３・３の表面を保護する。
【０１３０】
樹脂封止部４の厚さは、配線基板２上にＡｕワイヤ５を形成することから、配線基板２上で最低２００μｍ程度必要となる。
【０１３１】
このとき、半田ボール１０の高さは、マザーボード３０の実装時の沈み込みを考慮すると、配線基板２上において最低２５０μｍ程度必要となる。そして、０．５ｍｍピッチで半田ボール１０…を形成するので、アセンブリ時の不具合の発生を抑えるためには、８５０μｍφ程度の半田ボール１０…の搭載が限界であり、それ以上大きくなると、歩留りの低下が懸念される。このため、樹脂封止部４と半田ボール１０の高さとの差を著しく大きくすることは困難である。
【０１３２】
また、半導体装置１…は、配線基板２の両面に外部端子接続用ランド部３２…を持ち、半導体装置１…同士を互いに接続可能とすることが可能である。
【０１３３】
なお、上記の説明においては、１個の半導体装置１に２個の半導体チップ３・３が搭載された半導体装置１について示したが、必ずしもこれに限らず、例えば、図１２に示すように、１個の半導体装置１に１個の半導体チップ３が搭載されているものであってもよい。また、図１３に示すように、半導体チップ３が配線基板２上に搭載されているものであってもよい。さらに、図１４に示すように、半導体チップ３が配線基板２に対して、フリップチップ方式により接続されているものであってもよい。このフリップチップ方式は、ワイヤボンディング方式と相並ぶベアチップ実装方式の一つであり、半導体チップ３の電極バッド上に突起状電極（バンプ）を形成し、相対する基板上の電極バッドに対して位置合わせして実装する方式である。
【０１３４】
一方、上記の説明では、１個の半導体装置１とマザーボード３０との接続について説明したが、マザーボード３０上に複数個の半導体装置１…を積層することも可能である。このような積層型半導体装置としては、例えば、図１５に示すように、マザーボード３０上に４個の半導体装置１…が積層され、このマザーボード３０にはダミーバンプ３１…が形成されているので、マザーボード３０とその上の半導体装置１との間に隙間Ｄが確保される。また、同図に示す積層型半導体装置では、各半導体装置１…の間にも前記実施の形態１にて示したダミーランド部１１…を形成している。このため、各半導体装置１…の間にも隙間Ｄが確保される。
【０１３５】
また、積層型半導体装置として、例えば、図１６に示すように、１個の半導体装置１に２個の半導体チップ３・３が搭載された半導体装置１を積層することが可能である。なお、同図においては、半導体装置１・１の間には前記ダミーランド部１１…は設けられていないが、この場合もダミーランド部１１…を取り付けることが可能であり、その場合には同様に隙間Ｄを確保することができる。
【０１３６】
さらに、図１７に示すように、１個の半導体装置１に２個の半導体チップ３・３が搭載された１個又は複数個の半導体装置１…と１個の半導体装置１に１個の半導体チップ３が搭載された１個又は複数個の半導体装置１…とを組み合わせて積層した積層型半導体装置とすることも可能である。
【０１３７】
このような場合にも、マザーボード３０にダミーランド部１１…を設けることによって、マザーボード３０の実装後の接続部の信頼性が向上する。
【０１３８】
また、本実施の形態の半導体装置搭載マザーボードには、半導体装置１の半導体チップ３又は樹脂封止部４の対向位置に半田ボール１０…よりも低いダミーバンプ３１…が形成されている。したがって、半導体装置１の半導体チップ３又は樹脂封止部４がマザーボード３０に接触するのを防止できる。
【０１３９】
このため、半導体装置１をマザーボード３０に搭載する場合において、このマザーボード３０にダミーバンプ３１…を形成することにより、マザーボード３０と半導体装置１との間において、簡易な方法で積層基板間の隙間Ｄを制御することができ、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る半導体装置搭載マザーボードを提供することができる。
【０１４０】
また、本実施の形態の半導体装置搭載マザーボードでは、ダミーバンプ３１…は半田ペースト印刷により形成することが可能となっている。このため、ダミーバンプ３１…を半田ペースト印刷により形成することによって、外部接続端子を半田ペースト印刷法により形成する際に、同時にダミーバンプ３１…も半田ペースト印刷により形成することができる。したがって、半導体装置搭載マザーボードにおけるダミーバンプ３１…の形成において、確実に、簡易な方法で積層基板間の隙間Ｄを制御することができる。
【０１４１】
また、本実施の形態の半導体装置搭載マザーボードには、複数の半導体装置１…が積層されている。この結果、複数の半導体装置１…が積層された積層型半導体装置とマザーボード３０との間の隙間Ｄを簡易な方法で制御することができ、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る半導体装置搭載マザーボードを提供することができる。
【０１４２】
また、本実施の形態の半導体装置搭載マザーボードの製造方法では、半導体装置１の半導体チップ３又は樹脂封止部４の対向位置に半田ボール１０よりも低いダミーバンプ３１…を形成する工程を含んでいる。
【０１４３】
このため、この工程を実施することによって、半導体装置１とマザーボード３０との間の隙間Ｄを簡易な方法で制御することができ、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る半導体装置搭載マザーボードの製造方法を提供することができる。
【０１４４】
また、本実施の形態の半導体装置搭載マザーボードの製造方法では、ダミーバンプ３１…を半田ペースト印刷により形成する工程を含んでいる。
【０１４５】
このため、半導体装置搭載マザーボードの半田ボール１０を半田ペースト印刷する際に、同時にダミーバンプ３１…も半田ペースト印刷により形成することができる。したがって、半導体装置搭載マザーボードのダミーバンプ３１…の形成において、確実に、簡易な方法で半導体装置とマザーボード３０との間の隙間Ｄを制御することができる。
【０１４６】
また、本実施の形態の積層型半導体装置では、各半導体装置１…にはダミーバンプ１２…が形成される一方、最下層にマザーボード３０が設けられているとともに、このマザーボード３０には、相対する半導体装置１の半導体チップ３又は樹脂封止部４の対向位置に半田ボール１０よりも低いダミーバンプ３１…が形成されている。
【０１４７】
したがって、積層型半導体装置をマザーボード３０に搭載する場合においても、このマザーボード３０にダミーバンプ３１…を形成することにより、マザーボード３０と半導体装置１との間において、簡易な方法で積層基板間の隙間Ｄを制御することより、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る積層型半導体装置を提供することができる。
【０１４８】
なお、上記の場合においては、実施の形態１にて示した特徴的な構成を積層型半導体装置に適用できるものとなっている。
【０１４９】
【発明の効果】
本発明の積層型半導体装置は、以上のように、各半導体装置には、配線基板の半導体チップ搭載側裏面における相対する半導体チップ又は樹脂封止部の対向位置における、相対する半導体チップ又は樹脂封止部の中央位置以外の位置に、半田ボールよりも低いダミーバンプが前記半田ボールと同一の材料で形成されているものである。
【０１５０】
それゆえ、ダミーバンプによって、半導体装置の配線基板と、この配線基板の半導体チップ搭載側裏面における相対する半導体チップ又は樹脂封止部との間に隙間ができる。
【０１５１】
このため、積層型半導体装置を温度サイクル試験や機械的応力試験にかけたときに、半導体チップはこの隙間に向けて撓むことができる。したがって、外部接続端子と半田ボールとの接続部分に作用する引張り力も緩和されるので、外部接続端子と半田ボールとの間の接続が外れるのを防止することができる。
【０１５２】
また、本発明では、ダミーバンプは、外部接続端子間に半田ボールを搭載する工程にて同時に形成することができるものである。したがって、隙間形成のための製造工程における工数の増加も殆どなく、製造コストも殆ど従来と変わらない。さらに、隙間を設けることによって、半導体チップからの放熱効果も大きくなる。
【０１５３】
この結果、簡易な方法で積層基板間の隙間を制御することより、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る積層型半導体装置を提供することができるという効果を奏する。
【０１５４】
また、本発明の積層型半導体装置は、上記積層型半導体装置において、ダミーバンプは半導体チップ又は樹脂封止部の平面領域内における端部の対向位置に形成されているものである。
【０１５５】
それゆえ、半導体チップ又は樹脂封止部を支持するダミーバンプを半導体チップの中央位置に設けるよりも端に設ける方が半導体チップが撓み易いので、外部接続端子間における応力緩和効果が大きいという効果を奏する。
【０１５６】
また、本発明の積層型半導体装置は、上記積層型半導体装置において、配線基板には、ダミーバンプを搭載するためのダミーランド部が形成されているとともに、このダミーランド部は、外部接続端子よりも面積が大きく形成されているものである。
【０１５７】
それゆえ、外部接続端子に搭載される半田ボールと同量のダミーバンプをダミーランド部に搭載したときに、ダミーバンプの方が半田ボールよりも低くなる。また、ダミーランド部の面積と外部接続端子の面積とに差を設けることによって、同サイズの半田ボールの搭載により、外部接続端子とダミーバンプとの高さを容易に制御することができる。
【０１５８】
この結果、半田ボールの搭載条件と同じ搭載条件にてダミーバンプを搭載することによって自動的に半田ボールよりも低い支持部が形成されることになるので、確実に、簡易な方法で積層基板間の隙間を制御することができるという効果を奏する。
【０１５９】
また、本発明の積層型半導体装置は、上記積層型半導体装置において、ダミーバンプは半田ペースト印刷により形成されているものである。
【０１６０】
それゆえ、外部接続端子を半田ペースト印刷法により形成する際に、同時にダミーバンプも半田ペースト印刷により形成することができる。したがって、ダミーバンプの形成において、確実に、簡易な方法で積層基板間の隙間を制御することができるという効果を奏する。
【０１６１】
また、本発明の積層型半導体装置は、上記積層型半導体装置において、複数個積層された半導体装置には、外部接続端子を有する配線基板の穴部に半導体チップが搭載された半導体装置が含まれているものである。
【０１６２】
それゆえ、このような半導体装置は、半導体チップの後ろに配線基板がないので、半導体装置を薄く形成することができる。したがって、薄型の積層型半導体装置を提供することができるという効果を奏する。
【０１６３】
また、本発明の積層型半導体装置は、上記積層型半導体装置において、複数個積層された半導体装置のうちのいずれかは、他の半導体装置とは外形サイズが異なっているものである。
【０１６４】
それゆえ、種類の異なる半導体装置を組み合わせて積層した場合にも、簡易な方法で積層基板間の隙間を制御することより、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る積層型半導体装置を提供することができるという効果を奏する。
【０１６５】
また、本発明の積層型半導体装置は、上記積層型半導体装置において、複数個積層された半導体装置のうちのいずれかは、１個の半導体装置に複数個の半導体チップを搭載したものからなっているものである。
【０１６６】
それゆえ、例えばフラッシュメモリのメモリ容量を増やすために１個の半導体装置に複数個の半導体チップを形成した半導体装置を積層した場合においても、簡易な方法で積層基板間の隙間を制御することより、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る積層型半導体装置を提供することができるという効果を奏する。
【０１６７】
また、本発明の積層型半導体装置は、上記積層型半導体装置において、最下層にマザーボードが設けられているとともに、上記マザーボードには、相対する半導体装置の半導体チップ又は樹脂封止部の対向位置に半田ボールよりも低いダミーバンプが形成されているものである。
【０１６８】
それゆえ、積層型半導体装置をマザーボードに搭載する場合においても、このマザーボードにダミーバンプを形成することにより、マザーボードと半導体装置との間において、簡易な方法で積層基板間の隙間を制御することより、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る積層型半導体装置を提供することができるという効果を奏する。
【０１６９】
また、本発明の積層型半導体装置の製造方法は、以上のように、各半導体装置における、配線基板の半導体チップ搭載側裏面における相対する半導体チップ又は樹脂封止部の対向位置における、相対する半導体チップ又は樹脂封止部の中央位置以外の位置に、半田ボールよりも低いダミーバンプを前記半田ボールと同一の材料で形成する工程を含む方法である。
【０１７０】
それゆえ、配線基板の半導体チップ搭載側裏面における相対する半導体チップ又は樹脂封止部の対向位置に半田ボールよりも低いダミーバンプを形成する工程を行なうことによって、簡易な方法で積層基板間の隙間を制御することより、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る積層型半導体装置の製造方法を提供することができるという効果を奏する。
【０１７１】
また、本発明の積層型半導体装置の製造方法は、上記積層型半導体装置の製造方法において、ダミーバンプを半田ペースト印刷により形成する工程を含む方法である。
【０１７２】
それゆえ、半田ペースト印刷する際に、同時にダミーバンプも半田ペースト印刷により形成することができる。したがって、ダミーバンプの形成において、確実に、簡易な方法で積層基板間の隙間を制御することができるという効果を奏する。
【０１７３】
また、本発明の半導体装置搭載マザーボードは、以上のように、半導体装置の半導体チップ又は樹脂封止部の対向位置における、相対する半導体チップ又は樹脂封止部の中央位置以外の位置に、半田ボールよりも低いダミーバンプが前記半田ボールと同一の材料で形成されているものである。
【０１７４】
それゆえ、半導体装置をマザーボードに搭載する場合において、このマザーボードにダミーバンプを形成することにより、マザーボードと半導体装置との間において、簡易な方法で積層基板間の隙間を制御することができ、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る半導体装置搭載マザーボードを提供することができるという効果を奏する。
【０１７５】
また、本発明の半導体装置搭載マザーボードは、上記半導体装置搭載マザーボードにおいて、ダミーバンプは半田ペースト印刷により形成されているものである。
【０１７６】
それゆえ、ダミーバンプを半田ペースト印刷により形成することによって、外部接続端子を半田ペースト印刷法により形成する際に、同時にダミーバンプも半田ペースト印刷により形成することができる。したがって、半導体装置搭載マザーボードにおけるダミーバンプの形成において、確実に、簡易な方法で積層基板間の隙間を制御することができるという効果を奏する。
【０１７７】
また、本発明の半導体装置搭載マザーボードは、上記半導体装置搭載マザーボードにおいて、複数の半導体装置が積層されているものである。
【０１７８】
それゆえ、複数の半導体装置が積層された積層型半導体装置とマザーボードとの間の隙間を簡易な方法で制御することができ、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る半導体装置搭載マザーボードを提供することができるという効果を奏する。
【０１７９】
また、本発明の半導体装置搭載マザーボードの製造方法は、半導体装置の半導体チップ又は樹脂封止部の対向位置における、相対する半導体チップ又は樹脂封止部の中央位置以外の位置に、半田ボールよりも低いダミーバンプを形成する工程を前記半田ボールと同一の材料で形成する工程を含む方法である。
【０１８０】
それゆえ、この工程を実施することによって、半導体装置とマザーボードとの間の隙間を簡易な方法で制御することができ、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る半導体装置搭載マザーボードの製造方法を提供することができるという効果を奏する。
【０１８１】
また、本発明の半導体装置搭載マザーボードの製造方法は、上記記載の半導体装置搭載マザーボードの製造方法において、ダミーバンプを半田ペースト印刷により形成する工程を含んでいる方法である。
【０１８２】
それゆえ、マザーボードの外部接続端子を半田ペースト印刷法により形成する際に、同時にダミーバンプも半田ペースト印刷により形成することができる。したがって、半導体装置搭載マザーボードのダミーバンプの形成において、確実に、簡易な方法で半導体装置とマザーボードとの間の隙間を制御することができるという効果を奏する。
【図面の簡単な説明】
【図１】 （ａ）は、本発明における積層型半導体装置の実施の一形態を示す断面図であり、（ｂ）はその斜視図である。
【図２】 （ａ）は上記積層型半導体装置における１個の半導体装置の構成を示す断面図、（ｂ）は積層型半導体装置における１個の半導体装置の構成の一部を破断して示す斜視図、（ｃ）は積層型半導体装置における１個の半導体装置の構成を示す平面図である。
【図３】 （ａ）〜（ｄ）は１個の半導体チップを備えた薄型半導体装置を複数個積層した積層型半導体装置の製造工程を示す断面図である。
【図４】 （ａ）〜（ｄ）は半田ペーストを印刷後、リフロー（加熱）により半球状に形成させて半田ボールを形成する場合の積層型半導体装置の製造工程を示す断面図である。
【図５】 （ａ）〜（ｃ）は２個の半導体チップを備えた薄型半導体装置を複数個積層した積層型半導体装置の製造工程を示す断面図である。
【図６】 １個の半導体チップを備えた薄型半導体装置と２個の半導体チップを備えた薄型半導体装置とを積層した積層型半導体装置を示す断面図である。
【図７】 外形サイズの異なる半導体装置を積層した積層型半導体装置を示す断面図である。
【図８】 半導体チップが貫通孔部の内部に搭載された半導体装置を積層した積層型半導体装置を示す断面図である。
【図９】 マザーボードと半導体装置との接合状態について、比較例として示す断面図である。
【図１０】 本発明における半導体装置の他の実施の形態を示すものであり、マザーボードと半導体装置との接合状態を示す断面図である。
【図１１】 （ａ）〜（ｃ）は上記マザーボードに搭載された半導体装置の製造工程を示す断面図である。
【図１２】 半導体チップが貫通孔部の内部に搭載された半導体装置をマザーボードに接合した状態を示す断面図である。
【図１３】 配線基板上に半導体チップが搭載された半導体装置をマザーボードに接合した状態を示す断面図である。
【図１４】 半導体チップがフリップチップ方式による接続方法を用いて配線基板に搭載された半導体装置をマザーボードに接合した状態を示す断面図である。
【図１５】 半導体チップが貫通孔部の内部に搭載された半導体装置を複数個マザーボードに接合した状態を示す断面図である。
【図１６】 ２個の半導体チップを備えた半導体装置をマザーボード上に複数個積層した積層型半導体装置を示す断面図である。
【図１７】 １個の半導体チップを備えた半導体装置と２個の半導体チップを備えた半導体装置とを組み合わせてマザーボード上に複数個積層した積層型半導体装置を示す断面図である。
【図１８】 （ａ）〜（ｃ）は従来の積層型半導体装置を示す断面図である。
【図１９】 従来の他の積層型半導体装置を示す断面図である。
【符号の説明】
１ 半導体装置
２ 配線基板
２ａ 貫通孔部（穴部）
３ 半導体チップ
４ 樹脂封止部
５ Ａｕワイヤ（ワイヤ）
８ａ 裏面ランド部（外部接続端子）
８ｂ 表面ランド部（外部接続端子）
１０ 半田ボール
１１ ダミーランド部
１２ ダミーバンプ
３０ マザーボード
３１ ダミーバンプ
【発明の属する技術分野】
本発明は、外部接続端子を有する配線基板に半導体チップを実装して樹脂封止した半導体装置を、外部接続端子に搭載される半田ボールにより複数個積層した積層型半導体装置及びその製造方法並びに上記半導体装置を搭載する半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法に関するものである。
【０００２】
【従来の技術】
近年、電子機器の小型化の要求に対応するものとして、また、組立工程の自動化に適合するものとして、ＱＦＰ（Quad Flat Package)型やＢＧＡ（Ball GridAllay)型のＣＳＰ（Chip Size Package)式半導体装置が広く用いられている。
【０００３】
これらの半導体装置においては、実装効率を高めるために、半導体装置を複数個積み重ねて電気的に接続した積層型半導体装置が、例えば特開平１１−３１７４９４号公報に開示されている。
【０００４】
上記の積層型半導体装置１００は、例えば、図１８（ｃ）に示すように、単品の半導体装置としてのチップセレクタ入りメモリモジュール１０１をマザーボード１０２に４個積層したものとなっている。上記のチップセレクタ入りメモリモジュール１０１は、図１８（ａ）（ｂ）に示すように、キャリア１０３にバンプ１０４を用いてチップセレクタチップ１０５とメモリチップ１０６とを搭載してなっている。上記キャリア１０３とチップセレクタチップ１０５及びメモリチップ１０６との間には封止樹脂１０７が施されている。また、各キャリア１０３の外周の両面には、積層用のスタックパッド１０９…が形成されており、図１８（ｃ）に示すように、各キャリア１０３の上記スタックパッド１０９…同士をスタックバンプ１０８にて接続することにより、各チップセレクタ入りメモリモジュール１０１…を積層し、かつスタックパッド１０９…を電気的に接続することができる。
【０００５】
ところで、上記積層型半導体装置１００では、各キャリア１０３…にチップセレクタ入りメモリモジュール１０１及びチップセレクタチップ１０５が接触して積層されている。このため、チップセレクタ入りメモリモジュール１０１及びチップセレクタチップ１０５に外部から熱が加わると、チップセレクタ入りメモリモジュール１０１及びチップセレクタチップ１０５は物性つまり線膨張係数のことなる材料の複合体であるために、個々のチップセレクタ入りメモリモジュール１０１及びチップセレクタチップ１０５に反りが発生する。その結果、スタックバンプ１０８とスタックパッド１０９との接合が外れるおそれがある。
【０００６】
そこで、この問題を解決するために、例えば、特開２０００−１６４７９５号公報に開示されたスタックモジュール接続装置では、図１９に示すように、複数のモジュール１１１を、これら各モジュール１１１の片側に電極バッド１１２…を有して半田ボール１１３にて接続し積層する場合に、各モジュール１１１の他の片側に応力吸収材１１４を設けることにより、回路素子１１５とその上の配線基板１１６との間に隙間を設けている。
【０００７】
これによって、積層したモジュール１１１に外部から熱が加わって個々のモジュール１１１に反りが発生しても、回路素子１１５がその上の配線基板１１６を押圧することがないので、半田ボール１１３と電極バッド１１２…との接続は保障されたものとなっている。
【０００８】
一方、半導体装置を配線基板にフェイスダウンボンディングする際に、半導体装置の傾き防止のために樹脂のスペーサや姿勢規定体を介装したものが、特開平７−７４４５０号公報や特開平１１−２０４５６４号公報に開示されている。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来の積層型半導体装置では、積層基板間の隙間を制御するために、別途の材料からなる応力吸収材１１４や樹脂のスペーサや姿勢規定体を設けなければならないので、部品点数が増加するとともに、工数の増加を招くという問題点を有している。
【００１０】
なお、積層基板間の隙間を形成するために、半田ボールをより高く形成すればよいという考え方もできるが、外部接続端子のピッチが精細化のために小さくなってきている状況にあっては、そのようなこともできない。一方、ワイヤ部分の樹脂封止について、その樹脂封止部を薄くするには限界がある。
【００１１】
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、簡易な方法で積層基板間の隙間を制御することより、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
本発明の積層型半導体装置は、上記課題を解決するために、外部接続端子を有する配線基板に半導体チップを実装して樹脂封止した半導体装置を、外部接続端子に搭載される半田ボールにより複数個積層した積層型半導体装置において、上記各半導体装置には、配線基板の半導体チップ搭載側裏面における相対する半導体チップ又は樹脂封止部の対向位置における、相対する半導体チップ又は樹脂封止部の中央位置以外の位置に、半田ボールよりも低いダミーバンプが前記半田ボールと同一の材料で形成されていることを特徴としている。
【００１３】
上記の発明によれば、各半導体装置には、配線基板の半導体チップ搭載側裏面における相対する半導体チップ又は樹脂封止部の対向位置に半田ボールよりも低いダミーバンプが形成されている。このため、半導体装置を積層した場合に、この半田ボールよりも低いダミーバンプによって、半導体装置が支持されることになる。
【００１４】
この結果、半導体装置の配線基板と、この配線基板の半導体チップ搭載側裏面における相対する半導体チップ又は樹脂封止部との間に隙間ができる。つまり、半導体チップ又は樹脂封止部と配線基板との接触を防止できる。なお、ワイヤボンド方式によるベアチップ実装では樹脂封止部と配線基板との間に隙間が形成される一方、フリップチップ方式によるベアチップ実装では半導体チップと配線基板との間に隙間が形成される。
【００１５】
ここで、積層型半導体装置は、一般的に製品検査として、温度サイクル試験や機械的応力試験にかけられる。このとき、半導体装置の半導体チップ又は樹脂封止部とこの半導体装置の半導体チップ又は樹脂封止部に対向する半導体装置の配線基板との間に隙間がない場合には、各半導体装置の反りの発生により、半導体チップ又は樹脂封止部が、当接して対向する半導体装置の配線基板を押し出そうとする。この結果、外部接続端子と半田ボールとの接続部分に引張り力が作用し、外部接続端子と半田ボールとの間の接続が外れることになる。
【００１６】
これに対して、本発明では、半導体装置の配線基板と、この配線基板の半導体チップ搭載側裏面における相対する半導体チップ又は樹脂封止部との間に隙間があるので、積層型半導体装置を温度サイクル試験や機械的応力試験にかけたときに、半導体チップはこの隙間に向けて撓むことができる。したがって、外部接続端子と半田ボールとの接続部分に作用する引張り力も緩和されるので、外部接続端子と半田ボールとの間の接続が外れるのを防止することができる。
【００１７】
また、本発明では、この半導体チップ又は樹脂封止部とそれに対向する配線基板との隙間を形成するために、ダミーバンプによって行なっている。このダミーバンプは、外部接続端子間に半田ボールを搭載する工程にて同時に形成することができるものである。したがって、隙間形成のための製造工程における工数の増加も殆どなく、製造コストも殆ど従来と変わらない。
【００１８】
さらに、隙間を設けることによって、半導体チップからの放熱効果も大きくなる。
【００１９】
この結果、簡易な方法で積層基板間の隙間を制御することより、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る積層型半導体装置を提供することができる。
【００２０】
また、本発明の積層型半導体装置は、上記積層型半導体装置において、ダミーバンプは半導体チップ又は樹脂封止部の平面領域内における端部の対向位置に形成されていることを特徴としている。
【００２１】
すなわち、積層型半導体装置を温度サイクル試験や機械的応力試験にかけた場合に、反りの発生により半導体チップの中央位置で接触し易くなる。したがって、半導体チップ又は樹脂封止部を支持するダミーバンプを半導体チップの中央位置に設けるよりも端に設ける方が半導体チップがたわみ易い。
【００２２】
この点、本発明によれば、ダミーバンプは半導体チップ又は樹脂封止部の平面領域内における端部の対向位置に形成されているので、外部接続端子間における応力緩和効果が大きい。
【００２３】
また、本発明の積層型半導体装置は、上記積層型半導体装置において、配線基板には、ダミーバンプを搭載するためのダミーランド部が形成されているとともに、このダミーランド部は、外部接続端子よりも面積が大きく形成されていることを特徴としている。
【００２４】
先ず、ダミーバンプを形成するためには、予め配線基板にダミーバンプを搭載するためのダミーランド部を形成しておく必要がある。
【００２５】
ここで、本発明によれば、配線基板には、ダミーバンプを搭載するためのダミーランド部が形成されているとともに、このダミーランド部は、外部接続端子よりも面積が大きく形成されている。
【００２６】
すなわち、ダミーバンプをダミーランド部に搭載すると、ダミーバンプはダミーランド部の全領域に広がる。また、同様に、半田ボールを外部接続端子に搭載したときも、半田ボールは外部接続端子の全領域に広がる。したがって、ダミーランド部を外部接続端子よりも面積が大きくなるように形成しておくことによって、外部接続端子に搭載される半田ボールと同量のダミーバンプをダミーランド部に搭載したときに、ダミーバンプの方が半田ボールよりも低くなる。また、ダミーランド部の面積と外部接続端子の面積とに差を設けることによって、同サイズの半田ボールの搭載により、外部接続端子とダミーバンプとの高さを容易に制御することができる。
【００２７】
この結果、半田ボールの搭載条件と同じ搭載条件にてダミーバンプを搭載することによって自動的に半田ボールよりも低い支持部が形成されることになるので、確実に、簡易な方法で積層基板間の隙間を制御することができる。
【００２８】
また、本発明の積層型半導体装置は、上記積層型半導体装置において、ダミーバンプは半田ペースト印刷により形成されていることを特徴としている。
【００２９】
上記の発明によれば、ダミーバンプは半田ペースト印刷により形成されているので、外部接続端子を半田ペースト印刷法により形成する際に、同時にダミーバンプも半田ペースト印刷により形成することができる。したがって、ダミーバンプの形成において、確実に、簡易な方法で積層基板間の隙間を制御することができる。
【００３０】
また、本発明の積層型半導体装置は、上記積層型半導体装置において、複数個積層された半導体装置には、外部接続端子を有する配線基板の穴部に半導体チップが搭載された半導体装置が含まれていることを特徴としている。
【００３１】
上記の発明によれば、積層型半導体装置に積層される半導体装置として、外部接続端子を有する配線基板の穴部に半導体チップが搭載された半導体装置を用いることができる。このような半導体装置は、半導体チップの後ろに配線基板がないので、半導体装置を薄く形成することができる。したがって、薄型の積層型半導体装置を提供することができる。
【００３２】
また、本発明の積層型半導体装置は、上記積層型半導体装置において、複数個積層された半導体装置のうちのいずれかは、他の半導体装置とは外形サイズが異なっていることを特徴としている。
【００３３】
上記の発明によれば、複数個積層された半導体装置のうちのいずれかは、他の半導体装置とは外形サイズが異なっている。このため、種類の異なる半導体装置を組み合わせて積層した場合にも、簡易な方法で積層基板間の隙間を制御することより、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る積層型半導体装置を提供することができる。
【００３４】
また、本発明の積層型半導体装置は、上記積層型半導体装置において、複数個積層された半導体装置のうちのいずれかは、１個の半導体装置に複数個の半導体チップを搭載したものからなっていることを特徴としている。
【００３５】
上記の発明によれば、複数個積層された半導体装置のうちのいずれかは、１個の半導体装置に複数個の半導体チップを搭載したものからなっている。このため、例えばフラッシュメモリのメモリ容量を増やすために１個の半導体装置に複数個の半導体チップを形成した半導体装置を積層した場合においても、簡易な方法で積層基板間の隙間を制御することより、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る積層型半導体装置を提供することができる。
【００３６】
また、本発明の積層型半導体装置は、上記積層型半導体装置において、最下層にマザーボードが設けられているとともに、上記マザーボードには、相対する半導体装置の半導体チップ又は樹脂封止部の対向位置に半田ボールよりも低いダミーバンプが形成されていることを特徴としている。
【００３７】
上記の発明によれば、最下層にマザーボードが設けられているとともに、上記マザーボードには、相対する半導体装置の半導体チップ又は樹脂封止部の対向位置に半田ボールよりも低いダミーバンプが形成されている。
【００３８】
したがって、積層型半導体装置をマザーボードに搭載する場合においても、このマザーボードにダミーバンプを形成することにより、マザーボードと半導体装置との間において、簡易な方法で積層基板間の隙間を制御することより、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る積層型半導体装置を提供することができる。
【００３９】
また、本発明の積層型半導体装置の製造方法は、上記課題を解決するために、外部接続端子を有する配線基板に半導体チップを実装し、かつ樹脂封止して半導体装置を形成し、上記半導体装置を外部接続端子に搭載される半田ボールにより複数個積層する積層型半導体装置の製造方法において、上記各半導体装置における、配線基板の半導体チップ搭載側裏面における相対する半導体チップ又は樹脂封止部の対向位置における、相対する半導体チップ又は樹脂封止部の中央位置以外の位置に、半田ボールよりも低いダミーバンプを前記半田ボールと同一の材料で形成する工程を含むことを特徴としている。
【００４０】
上記の発明によれば、積層型半導体装置を製造するときには、外部接続端子を有する配線基板に半導体チップを実装し、かつ樹脂封止して半導体装置を形成し、上記半導体装置を外部接続端子に搭載される半田ボールにより複数個積層する。そして、その製造方法においては、各半導体装置における、配線基板の半導体チップ搭載側裏面における相対する半導体チップ又は樹脂封止部の対向位置に半田ボールよりも低いダミーバンプを形成する工程を含んでいる。
【００４１】
この結果、配線基板の半導体チップ搭載側裏面における相対する半導体チップ又は樹脂封止部の対向位置に半田ボールよりも低いダミーバンプを形成する工程を行なうことによって、簡易な方法で積層基板間の隙間を制御することより、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る積層型半導体装置の製造方法を提供することができる。
【００４２】
また、本発明の積層型半導体装置の製造方法は、上記積層型半導体装置の製造方法において、ダミーバンプを半田ペースト印刷により形成する工程を含むことを特徴としている。
【００４３】
上記の発明によれば、積層型半導体装置の製造に際して、ダミーバンプを半田ペースト印刷により形成する工程を含んでいる。
【００４４】
このため、ダミーバンプを半田ペースト印刷により形成することによって、外部接続端子を半田ペースト印刷法にて形成する際に、同時にダミーバンプも半田ペースト印刷により形成することができる。したがって、ダミーバンプの形成において、確実に、簡易な方法で積層基板間の隙間を制御することができる。
【００４５】
また、本発明の半導体装置搭載マザーボードは、上記課題を解決するために、外部接続端子を有する配線基板に半導体チップを実装して樹脂封止した半導体装置を、該半導体装置の外部接続端子に搭載される半田ボールによりマザーボードに接続して搭載した半導体装置搭載マザーボードにおいて、上記半導体装置の半導体チップ又は樹脂封止部の対向位置における、相対する半導体チップ又は樹脂封止部の中央位置以外の位置に、半田ボールよりも低いダミーバンプが前記半田ボールと同一の材料で形成されていることを特徴としている。
【００４６】
上記の発明によれば、半導体装置搭載マザーボードには、半導体装置の半導体チップ又は樹脂封止部の対向位置に半田ボールよりも低いダミーバンプが形成されている。したがって、半導体装置の半導体チップ又は樹脂封止部がマザーボードに接触するのを防止できる。
【００４７】
このため、半導体装置をマザーボードに搭載する場合において、このマザーボードにダミーバンプを形成することにより、マザーボードと半導体装置との間において、簡易な方法で積層基板間の隙間を制御することができ、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る半導体装置搭載マザーボードを提供することができる。
【００４８】
また、本発明の半導体装置搭載マザーボードは、上記半導体装置搭載マザーボードにおいて、ダミーバンプは半田ペースト印刷により形成されていることを特徴としている。
【００４９】
上記の発明によれば、ダミーバンプは半田ペースト印刷により形成されている。このため、ダミーバンプを半田ペースト印刷により形成することによって、外部接続端子を半田ペースト印刷法により形成する際に、同時にダミーバンプも半田ペースト印刷により形成することができる。したがって、半導体装置搭載マザーボードにおけるダミーバンプの形成において、確実に、簡易な方法で積層基板間の隙間を制御することができる。
【００５０】
また、本発明の半導体装置搭載マザーボードは、上記半導体装置搭載マザーボードにおいて、複数の半導体装置が積層されていることを特徴としている。
【００５１】
上記の発明によれば、マザーボードには、複数の半導体装置が積層されている。この結果、複数の半導体装置が積層された積層型半導体装置とマザーボードとの間の隙間を簡易な方法で制御することができ、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る半導体装置搭載マザーボードを提供することができる。
【００５２】
また、本発明の半導体装置搭載マザーボードの製造方法は、上記課題を解決するために、外部接続端子を有する配線基板に半導体チップを実装して樹脂封止した半導体装置を、該半導体装置の外部接続端子に搭載される半田ボールによりマザーボードに接続して搭載する半導体装置搭載マザーボードの製造方法において、上記半導体装置の半導体チップ又は樹脂封止部の対向位置における、相対する半導体チップ又は樹脂封止部の中央位置以外の位置に、半田ボールよりも低いダミーバンプを前記半田ボールと同一の材料で形成する工程を含んでいることを特徴としている。
【００５３】
上記の発明によれば、半導体装置搭載マザーボードの製造方法は、半導体装置の半導体チップ又は樹脂封止部の対向位置に半田ボールよりも低いダミーバンプを形成する工程を含んでいる。
【００５４】
このため、この工程を実施することによって、半導体装置とマザーボードとの間の隙間を簡易な方法で制御することができ、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る半導体装置搭載マザーボードの製造方法を提供することができる。
【００５５】
また、本発明の半導体装置搭載マザーボードの製造方法は、上記記載の半導体装置搭載マザーボードの製造方法において、ダミーバンプを半田ペースト印刷により形成する工程を含んでいることを特徴としている。
【００５６】
このため、半導体装置搭載マザーボードのダミーバンプを半田ペースト印刷により形成することによって、マザーボードの外部接続端子を半田ペースト印刷法により形成する際に、同時にダミーバンプも半田ペースト印刷により形成することができる。したがって、半導体装置搭載マザーボードのダミーバンプの形成において、確実に、簡易な方法で半導体装置とマザーボードとの間の隙間を制御することができる。
【００５７】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について図１ないし図８に基づいて説明すれば、以下の通りである。
【００５８】
本実施の形態の積層型半導体装置は、図１（ａ）（ｂ）に示すように、半導体装置１…が３段に積層されたものからなっている。ただし、必ずしもこれに限らず、他の複数個の段数に積層されたものであってもよい。
【００５９】
上記の各半導体装置１は、図２（ａ）（ｂ）（ｃ）に示すように、配線基板２に搭載された半導体チップ３が、樹脂封止部４により封止された状態で設けられている。上記半導体チップ３としては、例えば、ＣＰＵ（Central Processing Unit)やメモリ等の集積回路（ＬＳＩ:Large Scaled Integrated circuit）が挙げられる。
【００６０】
上記の半導体チップ３からはワイヤボンド法により接続されるワイヤとしてのＡｕワイヤ５が配線基板２の裏面側に形成されたターミナル部６に延びている。また、配線基板２のターミナル部６からは外方に延びるＣｕからなる配線パターン７が配されているとともに、この配線パターン７の先端は配線基板２の外部接続端子としての裏面ランド部８ａにまで延びている。この裏面ランド部８ａは、半導体装置１の外形周辺に近い位置に形成されている。
【００６１】
上記の配線基板２における裏面ランド部８ａの位置には、この配線基板２を貫通するスルーホール部９が形成されており、このスルーホール部９には、導電性金属が充填されている。したがって、この導電性金属における配線基板２における裏面の露出部が裏面ランド部８ａとなる一方、配線基板２における表面の露出部が外部接続端子としての表面ランド部８ｂとなる。また、これによって、配線基板２における裏面ランド部８ａと表面ランド部８ｂとが電気的に接続されるものとなっている。
【００６２】
上記の配線基板２における表面ランド部８ｂには、例えば半田ボール１０が固着されており、積層する半導体装置１・１間や外部との接続に使用されるものとなっている。なお、上記の半田ボール１０は、本来、半導体装置１に搭載前の状態をいい、半導体装置１に搭載後は外部接続端子として機能するものであるが、本実施の形態及び本発明では、ダミーバンプ１２…と半田ボール１０との高さを問題とすること、及び途中で用語が変わるのは混乱を招くため、統一的に、半導体装置１に搭載後も半田ボール１０の用語を使用することとする。
【００６３】
また、本実施の形態では、配線基板２における半導体チップ３の搭載側とは反対面に、この半導体チップ３の領域内にダミーランド部１１…が形成され、そのダミーランド部１１…上にダミーバンプ１２…が例えば４箇所に設けられている。これらダミーバンプ１２…は、上記の半田ボール１０よりも低くなるように形成されている。したがって、この半導体装置１…を複数個積層することにより、図１（ａ）に示すように、各半導体装置１…を半田ボール１０にて接続し、積層するとともに、ダミーバンプ１２…が各半導体チップ３…の表面に接触して支持するので、このダミーバンプ１２…の高さ寸法の隙間Ｄが配線基板２と半導体チップ３の樹脂封止部４との間に形成されるものとなっている。
【００６４】
これによって、半田ボール１０と裏面ランド部８ａ及び表面ランド部８ｂとの接合部分において、温度サイクル試験等の熱印加時や機械的応力試験等の機械的揚力印加時の信頼性及び放熱性の向上を図ることができるものとなっている。
【００６５】
上記構成の半導体装置１及び積層型半導体装置の製造方法について図３（ａ）〜（ｄ）に基づいて説明する。なお、同図では、１個の半導体装置１についての説明を行なうが、実際には、複数個を平面的に多数並べた状態で半導体装置１…が形成され、半導体装置１が完成した状態でダイシング等により個片化される。
【００６６】
先ず、図３（ａ）に示すように、配線基板２を用意する。この配線基板２は、以下のようにして形成されている。
【００６７】
例えば厚さ約０．１３ｍｍの絶縁基板を用いてこの絶縁基板の両面に予めＣｕからなる図示しない各配線パターン、スルーホール部９、ランド径２４０μｍの裏面ランド部８ａ及び表面ランド部８ｂを形成する。また、上記配線基板２における裏面ランド部８ａ、表面ランド部８及びワイヤボンド用の図示しないターミナル部以外の配線には図示しないソルダーレジストを塗布し、これによって各配線パターンを保護している。
【００６８】
一方、本実施の形態では、上記の裏面ランド部８ａ及び表面ランド部８ｂを形成するときに、同時に、配線基板２における半導体チップ３搭載面とは反対面に、この半導体チップ３における突出形状の樹脂封止部４の平面領域内にランド径４００μｍのダミーランド部１１…を形成しておく。このダミーランド部１１…は、裏面ランド部８ａ及び表面ランド部８ｂよりも広い面積の端子となるように形成しておく。
【００６９】
次いで、２５μｍ厚の図示しないダイボンドフィルムを介して１００μｍ厚の半導体チップ３を配線基板２に接着し、ワイヤボンド方式による接続方法によりＡｕワイヤ５にて半導体チップ３と上記配線基板２のターミナル部との電気的接続を行なう。その後、Ａｕワイヤ５及び半導体チップ３を樹脂にて封止することにより樹脂封止部４を形成する。なお、上記の半導体チップ３と配線基板２との接着においては、例えばペーストにより行なうことも可能である。また、上記の説明では、ワイヤボンド方式による実装方式を採用しているが、必ずしもこれに限らず、フリップチップ方式による実装方式を採用することも可能である。さらに、封止方法として、例えば、液状樹脂を用いた印刷封止法を用いることが可能である。
【００７０】
次いで、図３（ｂ）に示すように、０．２８ｍｍφの球状の半田ボール１０を、配線基板２における裏面ランド部８ａ及び表面ランド部８ｂ並びにダミーランド部１１…に搭載する。この半田ボール１０における半田の組成として、例えばＳｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ系、Ｓｎ−Ａｇ系、Ｓｎ−Ｚｎ−Ｂｉ系の鉛フリー半田や、Ｓｎ−Ｐｂ系、Ｓｎ−Ｐｂ−Ａｇ系のものを用いることができる。
【００７１】
次いで、図３（ｃ）に示すように、この半田ボール１０を搭載した配線基板２をリフロー装置(Reflow Soldering Equipment)にかけて例えば最大２４０℃〜２６０℃の温度で加熱する。これによって、半田ボール１０が溶融するので、各半田ボール１０…が裏面ランド部８ａ及びダミーランド部１１…に固着される。ここで、裏面ランド部８ａはダミーランド部１１…に比べて面積が小さいので、裏面ランド部８ａの半田ボール１０は球状の形態を維持する一方、ダミーランド部１１…の半田ボール１０は、ダミーランド部１１…の面積が裏面ランド部８ａの面積よりも広いので、半田ボール１０がこのダミーランド部１１…全体に広がり、高さが裏面ランド部８ａの半田ボール１０よりも低いダミーバンプ１２…となる。ただし、電気的接続には問題はない。
【００７２】
次いで、半田の活性を高めるフラックスを裏面ランド部８ａの半田ボール１０に塗布した後、各半導体装置１…を、図３（ｄ）に示すように、半田ボール１０点と各配線基板２における裏面ランド部８ａ及び表面ランド部８ｂが重なるように積層し、リフロー装置にて最大２４０℃〜２６０℃の温度で加熱する。これにより、各半田ボール１０が溶融して各半導体装置１…の裏面ランド部８ａ及び表面ランド部８ｂ間が電気的に接続される。これによって、積層型半導体装置が完成する。ここで、通常、半田溶融時には、５０μｍ程度の沈み込みが発生するが、ダミーパンプ１２…がある場合、樹脂封止部４とダミーバンプ１２…とが接触することによって、それ以上の沈み込みを防止することができる。
【００７３】
これによって、ダミーランド部１１…上のダミーバンプ１２…が樹脂封止部４を押すことによって、沈み込み量を制御し、裏面ランド部８ａ及び表面ランド部８ｂにおける半田ボール１０の高さがダミーバンプ１２…がない場合よりも高くなり、温度サイクル試験等の熱印加時や機械的応力試験等の機械的応力印加時の信頼性が向上する。また、樹脂封止部４とダミーバンプ１２…とが接触することによって、半導体装置１…全体の放熱性が向上する。
【００７４】
なお、上記の製造方法においては、半田ボール１０を搭載することにより、各半導体装置１…間の接続及び積層を行なったが、必ずしもこれに限らず、半田ボール１０を搭載する代わりに、例えば、図４（ａ）〜（ｄ）に示すように、裏面ランド部８ａに半田ペーストを印刷後、リフロー（加熱）により半球状に形成させて半田ボール１０を形成することも可能である。
【００７５】
具体的には、図４（ａ）に示すように、前記と同様にして、裏面ランド部８ａ及び表面ランド部８ｂ並びにダミーランド部１１…を形成した配線基板２に半導体チップ３を搭載し、ワイヤボンディングを行なった後、樹脂封止部４を形成する。
【００７６】
次いで、図４（ｂ）に示すように、この配線基板２を裏返して、裏面ランド部８ａ及びダミーランド部１１…に対応する位置にマスク穴２１ａを有する厚さ例えば０．１５ｍｍのメタルマスク２１を貼り合わせ、半田ペーストの印刷を行なう。印刷に際しては、半田ぺースト２２をスキージ(Squeeqee)２３にて扱くことにより、半田ぺースト２２が各マスク穴２１ａに印刷される。ここで、本実施の形態では、マスク穴２１ａの大きさは、裏面ランド部８ａの部分では大きいが、ダミーランド部１１…の部分では、小さいものとなっている。
【００７７】
印刷後、図４（ｃ）に示すように、メタルマスク２１を引き剥がし、リフロー装置にて最大２４０℃〜２６０℃の温度で加熱して、半田ボール１０及びダミーバンプ１２…を形成する。本実施の形態では、メタルマスク２１のマスク穴２１ａの開口径を変化させることによって、裏面ランド部８ａの部分では、大きい球状の半田ボール１０を形成することができる一方、ダミーランド部１１…の部分では、半田ボール１０よりも低いダミーバンプ１２…を形成することができるものとなっている。ただし、電気的接続には問題がない。
【００７８】
次いで、前記同様、半田の活性を高めるフラックスを裏面ランド部８ａの半田ボール１０に塗布した後、各半導体装置１…を、図４（ｄ）に示すように、半田ボール１０点と各配線基板２における裏面ランド部８ａ及び表面ランド部８ｂが重なるように積層し、リフロー装置にて最大２４０℃〜２６０℃の温度で加熱する。これにより、各半田ボール１０が溶融して各半導体装置１…の裏面ランド部８ａ及び表面ランド部８ｂ間が電気的に接続される。これによって、積層型半導体装置が完成する。
【００７９】
また、これによって、前記同様、ダミーランド部１１…上のダミーバンプ１２…が樹脂封止部４を押すことによって、沈み込み量を制御し、裏面ランド部８ａ及び表面ランド部８ｂにおける半田ボール１０の高さがダミーバンプ１２…がない場合よりも高くなり、温度サイクル試験等の熱印加時や機械的応力試験等の機械的応力印加時の信頼性が向上する。また、樹脂封止部４とダミーバンプ１２…とが接触することによって、半導体装置１…全体の放熱性が向上する。
【００８０】
ここで、図１において、この積層型半導体装置の積層基板間接合部の温度サイクル試験や機械的応力試験を行なった場合に、熱が印加されると、上記積層型半導体装置には、上向きに凹となるように反りが発生する。このとき、配線基板２と樹脂封止部４との間には隙間Ｄがあるので、この反りに対して樹脂封止部４が隙間Ｄの部分に撓むことができる。このことは、熱的応力による反りを機械的応力である撓みに強制変換することになり、応力緩和が図れる。この結果、従来であれば、樹脂封止部４と配線基板２とが接触していたので、応力緩和が図れず、外部接続端子である半田ボール１０と裏面ランド部８ａ及び表面ランド部８ｂとの接続部分に応力が集中することになっていたが、本実施の形態では、半田ボール１０と裏面ランド部８ａ及び表面ランド部８ｂとの接続部分の応力集中を回避することができる。
【００８１】
この結果、温度サイクル試験や機械的応力試験による歩留りの低下が回避できるので、温度サイクル試験や機械的応力試験を行なった後の製品としての積層型半導体装置に対して信頼性の向上を図ることができる。
【００８２】
このように、本実施の形態の積層型半導体装置では、各半導体装置１には、配線基板２の半導体チップ３搭載側裏面における相対する半導体チップ３又は樹脂封止部４の対向位置に半田ボール１０よりも低いダミーバンプ１２…が形成されている。このため、半導体装置１…を積層した場合に、この半田ボール１０よりも低いダミーバンプ１２…によって、半導体装置１が支持されることになる。この結果、半導体装置１の配線基板２と、この配線基板２の半導体チップ搭載側裏面における相対する樹脂封止部４との間に隙間Ｄができる。つまり、半導体チップ３又は樹脂封止部４と配線基板２との接触を防止できる。なお、フリップチップ方式を用いたベアチップ実装においては半導体チップ３と樹脂封止部４との間に隙間Ｄができる。
【００８３】
ここで、積層型半導体装置は、一般的に製品検査として、温度サイクル試験や機械的応力試験にかけられる。このとき、熱によりストレスが発生する。すなわち、積層した半導体装置１…に外部から熱が加わると、個々の半導体装置１…に反りが発生する。これは、半導体装置１は線膨張係数が異なる材料の複合体であるためである。したがって、個々の半導体装置１の反りが異なるために、半導体装置１…同士が半導体チップ３又は樹脂封止部４の部分にて当接し、その結果、接合部分にストレスが生じる。
【００８４】
このとき、半導体装置１の半導体チップ３又は樹脂封止部４とこの半導体装置１の半導体チップ３又は樹脂封止部４に対向する半導体装置１の配線基板２との間に隙間Ｄがない場合には、各半導体装置１…に反りが発生することにより、半導体チップ３又は樹脂封止部４が、当接して対向する半導体装置１の配線基板２を押し出そうとする。この結果、裏面ランド部８ａ及び表面ランド部８ｂと半田ボール１０との接続部分に引張り力が作用し、裏面ランド部８ａ及び表面ランド部８ｂと半田ボール１０との間の接続が外れることになる。
【００８５】
これに対して、本実施の形態では、半導体装置１の配線基板２と、この配線基板２の半導体チップ搭載側裏面における相対する半導体チップ３又は樹脂封止部４との間に隙間Ｄがあるので、積層型半導体装置を温度サイクル試験や機械的応力試験にかけたときに、半導体チップ３はこの隙間Ｄに向けて撓むことができる。したがって、裏面ランド部８ａ及び表面ランド部８ｂと半田ボール１０とのの接続部分に作用する引張り力も緩和されるので、裏面ランド部８ａ及び表面ランド部８ｂと半田ボール１０との接続が外れるのを防止することができる。
【００８６】
また、本実施の形態では、この半導体チップ３又は樹脂封止部４とそれに対向する配線基板２との隙間Ｄを形成するために、ダミーバンプ１２…によって行なっている。このダミーバンプ１２…は、裏面ランド部８ａ及び表面ランド部８ｂの間に半田ボール１０…を搭載する工程にて同時に形成することができるものである。したがって、隙間Ｄの形成のための製造工程における工数の増加も殆どなく、製造コストも殆ど従来と変わらない。
【００８７】
さらに、隙間Ｄを設けることによって、半導体チップ３からの放熱効果も大きくなる。
【００８８】
この結果、簡易な方法で積層基板間の隙間を制御することより、裏面ランド部８ａ及び表面ランド部８ｂにおける接合部分の温度サイクル試験等の熱印加時や機械的応力試験等の機械的応力印加時の信頼性及び放熱性の向上を図り得る積層型半導体装置を提供することができる。
【００８９】
ところで、積層型半導体装置を温度サイクル試験や機械的応力試験にかけた場合に、反りの発生により半導体チップ３の中央位置で接触し易くなる。したがって、半導体チップ３又は樹脂封止部４を支持するダミーバンプ１２…を半導体チップ３の中央位置に設けるよりも端に設ける方が半導体チップ３が撓み易い。
【００９０】
この点、本実施の形態では、ダミーバンプ１２…は半導体チップ３又は樹脂封止部４の平面領域内における端部の対向位置に形成されているので、裏面ランド部８ａ及び表面ランド部８ｂと半田ボール１０との接合部分における応力緩和効果が大きい。
【００９１】
一方、ダミーバンプ１２…を形成するためには、予め配線基板２にダミーバンプ１２…を搭載するためのダミーランド部１１…を形成しておく必要がある。
【００９２】
ここで、本実施の形態では、配線基板２には、ダミーバンプ１２…を搭載するためのダミーランド部１１…が形成されているとともに、このダミーランド部１１…は、裏面ランド部８ａ及び表面ランド部８ｂよりも面積が大きく形成されている。
【００９３】
すなわち、ダミーバンプ１２…をダミーランド部１１…に搭載すると、ダミーバンプ１２…はダミーランド部１１…の全領域に広がる。また、同様に、半田ボール１０を裏面ランド部８ａに搭載したときも、半田ボール１０は裏面ランド部８ａの全領域に広がる。したがって、ダミーランド部１１…を裏面ランド部８ａよりも面積が大きくなるように形成しておくことによって、裏面ランド部８ａに搭載される半田ボール１０と同量のダミーバンプ１２…をダミーランド部１１…に搭載したときに、ダミーバンプ１２…の方が半田ボール１０よりも低くなる。
【００９４】
また、ダミーランド部１１…の面積と裏面ランド部８ａの面積とに差を設けることによって、同サイズの半田ボール１０の搭載により、半田ボール１０の高さとダミーバンプ３１…との高さを容易に制御することができる。
【００９５】
この結果、半田ボール１０の搭載条件と同じ搭載条件にてダミーバンプ１２…を搭載することによって自動的に半田ボール１０よりも低い支持部が形成されることになるので、確実に、簡易な方法で積層基板間の隙間Ｄを制御することができる。
【００９６】
また、本実施の形態の積層型半導体装置では、ダミーバンプ１２…は半田ペースト印刷により形成可能となっているので、外部接続端子を半田ペースト印刷法により形成する際に、同時にダミーバンプ１２…も半田ペースト印刷法により形成することができる。したがって、ダミーバンプ１２…の形成において、確実に、簡易な方法で積層基板間の隙間Ｄを制御することができる。
【００９７】
また、本実施の形態の積層型半導体装置を製造するときには、裏面ランド部８ａ及び表面ランド部８ｂを有する配線基板２に半導体チップ３を実装し、かつ樹脂封止して半導体装置１を形成し、この半導体装置１を裏面ランド部８ａに搭載される半田ボール１０により複数個積層する。そして、その製造方法においては、各半導体装置１…における、配線基板２の半導体チップ搭載側裏面における相対する半導体チップ３又は樹脂封止部４の対向位置に半田ボール１０よりも低いダミーバンプ１２…を形成する工程を含んでいる。
【００９８】
この結果、配線基板２の半導体チップ搭載側裏面における相対する半導体チップ３又は樹脂封止部４の対向位置に半田ボール１０よりも低いダミーバンプ１２…を形成する工程を行なうことによって、簡易な方法で積層基板間の隙間Ｄを制御することより、裏面ランド部８ａ及び表面ランド部８ｂにおける接合部分の温度サイクル試験等の熱印加時や機械的応力試験等の機械的応力印加時の信頼性及び放熱性の向上を図り得る積層型半導体装置の製造方法を提供することができる。
【００９９】
また、本実施の形態の積層型半導体装置の製造方法では、積層型半導体装置の製造に際して、ダミーバンプ１２…を半田ペースト印刷により形成する工程を含んでいる。
【０１００】
このため、ダミーバンプ１２…を半田ペースト印刷により形成することによって、外部接続端子を半田ペースト印刷法により形成する際に、同時にダミーバンプ１２…も半田ペースト印刷により形成することができる。したがって、ダミーバンプ１２…の形成において、確実に、簡易な方法で積層基板間の隙間Ｄを制御することができる。
【０１０１】
なお、本発明は、上記の実施の形態に限定されるものではなく、本発明の範囲内で種々の変更が可能である。例えば、上記実施の形態では、１個の半導体装置１に１個の半導体チップ３が搭載されたものであったが、必ずしもこれに限らず、図５（ａ）（ｂ）（ｃ）に示すように、１個の半導体装置１に２個等の複数個の半導体チップ３を搭載した半導体装置１を積層する積層型半導体装置に適用することも可能である。このような２個の半導体チップ３としては、例えばフラッシュメモリのメモリ容量を増やすために１個の半導体装置１に２個の半導体チップ３・３を形成した場合がある。
【０１０２】
上記の積層型半導体装置を製造するときには、図５（ａ）に示すように、例えば厚さ約０．２３ｍｍの両面配線基板２にランド径２４０μｍの裏面ランド部８ａ及び表面ランド部８ｂと、４００μｍのダミーランド部１１…とを形成しておく。ダミーランド部１１…は、半導体チップ３における突出形状の樹脂封止部４の平面領域内に配置する。
【０１０３】
次いで、２５μｍ厚の図示しないダイボンドフィルムを介して１００μｍ厚の半導体チップ３を配線基板２に接着する。そして、ワイヤボンド方式により半導体チップ３と上記配線基板２との電気的接続を行なう。その後、半導体チップ３を樹脂にて封止することにより樹脂封止部４を形成する。
【０１０４】
次いで、図５（ｂ）に示すように、０．３２ｍｍφの球状の半田ボール１０を、リフロー装置にて最大２４０℃〜２６０℃の温度で加熱して、配線基板２における裏面ランド部８ａ及び表面ランド部８ｂ並びにダミーランド部１１…に搭載する。ここで、裏面ランド部８ａはダミーランド部１１…に比べて面積が小さいので、裏面ランド部８ａの半田ボール１０は球状の形態を維持する一方、ダミーランド部１１…の半田ボール１０は、ダミーランド部１１…の面積が裏面ランド部８ａの面積よりも広いので、半田ボール１０がこのダミーランド部１１…全体に広がり、高さが裏面ランド部８ａの半田ボール１０よりも低いダミーバンプ１２…となる。ただし、電気的接続には問題はない。
【０１０５】
次いで、半田の活性を高めるフラックスを裏面ランド部８ａの半田ボール１０に塗布した後、各半導体装置１…を、図５（ｃ）に示すように、半田ボール１０点と各配線基板２における裏面ランド部８ａ及び表面ランド部８ｂが重なるように積層し、リフロー装置にて最大２４０℃〜２６０℃の温度で加熱する。これにより、各半田ボール１０が溶融して各半導体装置１…の裏面ランド部８ａ及び表面ランド部８ｂ間が電気的に接続される。これによって、積層型半導体装置が完成する。ここで、通常、半田溶融時には、４０μｍ程度の沈み込みが発生するが、ダミーパンプ１２…がある場合、樹脂封止部４とダミーバンプ１２…とが接触することによって、それ以上の沈み込みを防止することができる。
【０１０６】
これによって、ダミーランド部１１…上のダミーバンプ１２…が樹脂封止部４を押すことによって、沈み込み量を制御し、裏面ランド部８ａ及び表面ランド部８ｂにおける半田ボール１０の高さがダミーバンプ１２…がない場合よりも高くなり、温度サイクル試験等の熱印加時や機械的応力試験等の機械的応力印加時の信頼性が向上する。また、樹脂封止部４とダミーバンプ１２…とが接触することによって、半導体装置１…全体の放熱性が向上する。
【０１０７】
このように、本実施の形態の積層型半導体装置では、複数個積層された半導体装置１…のうちのいずれかは、１個の半導体装置１に複数個の半導体チップ３・３を搭載したものからなっている。このため、例えばフラッシュメモリのメモリ容量を増やすために１個の半導体装置１に複数個の半導体チップ３・３を形成した半導体装置１…を積層した場合においても、簡易な方法で積層基板間の隙間Ｄを制御することより、裏面ランド部８ａ及び表面ランド部８ｂにおける接合部分の温度サイクル試験等の熱印加時や機械的応力試験等の機械的応力印加時及び放熱性の向上を図り得る積層型半導体装置を提供することができる。
【０１０８】
一方、図６に示すように、１個の半導体チップ３を有する半導体装置１と２個等の複数個の半導体チップ３を有する半導体装置１とを組み合わせて積層した積層型半導体装置に適用することも可能である。
【０１０９】
さらに、図７に示すように、外形サイズの異なる配線基板２を有する半導体装置１…や外形サイズの異なる半導体チップ３を有する半導体装置１を組み合わせて積層したものにも適用することができる。このような半導体装置１としては、例えば、ロジック機能の半導体装置１とメモリ機能の半導体装置１とを組み合わせた場合がある。
【０１１０】
この場合、例えば、パーソナルコンピュータのＣＰＵ（Central Processing Unit)のように、チップサイズの大きなロジックタイプの半導体チップ３に対応した厚さ例えば約０．２３ｍｍの両面配線基板２にランド径２４０μｍの裏面ランド部８ａ及び表面ランド部８ｂと、４００μｍのダミーランド部１１…とを形成しておく。ダミーランド部１１…は、積層相手の半導体チップ３における突出形状の樹脂封止部４の平面領域内に配置する。
【０１１１】
次いで、２５μｍ厚の図示しないダイボンドフィルムを介して１００μｍ厚の半導体チップ３を配線基板２に接着する。そして、ワイヤボンド方式により半導体チップ３と上記配線基板２との電気的接続を行なう。その後、半導体チップ３を樹脂にて封止することにより樹脂封止部４を形成する。
【０１１２】
次いで、０．２８ｍｍφの球状の半田ボール１０を、リフロー装置にて加熱して、配線基板２における裏面ランド部８ａ及び表面ランド部８ｂ並びにダミーランド部１１…に搭載する。ここで、ダミーランド部１１…の半田ボール１０は、ダミーランド部１１…の面積が裏面ランド部８ａの面積よりも広いので、半田ボール１０がこのダミーランド部１１…全体に広がり、高さが裏面ランド部８ａの半田ボール１０よりも低いダミーバンプ１２…となる。ただし、電気的接続には問題はない。
【０１１３】
次いで、端子数の多いロジックタイプの半導体装置１の裏面ランド部８ａが最も外側になるように、１個の半導体チップ３を搭載したチップサイズの小さい半導体装置１を積層する。これによって、半田溶融時には、沈み込みが発生するが、ダミーパンプ１２…がある場合、樹脂封止部４とダミーバンプ１２…とが接触することによって、一定以上の沈み込みを防止することができる。
【０１１４】
このように、本実施の形態の積層型半導体装置では、複数個積層された半導体装置１…のうちのいずれかは、他の半導体装置１とは外形サイズが異なっている。このため、種類の異なる半導体装置１…を組み合わせて積層した場合にも、簡易な方法で積層基板間の隙間Ｄを制御することより、裏面ランド部８ａ及び表面ランド部８ｂにおける接合部分の温度サイクル試験等の熱印加時や機械的応力試験等の機械的応力印加時及び放熱性の向上を図り得る積層型半導体装置を提供することができる。
【０１１５】
一方、上記の実施の形態では、半導体チップ３は、配線基板２の上に載置されていたものであったが、必ずしもこれに限らず、図８に示すように、配線基板２の略中央位置において略矩形に穿設された穴部としての貫通孔部２ａの内部に半導体チップ３が樹脂封止部４により封止された状態で設けられた半導体装置１を積層した積層型半導体装置にも適用が可能である。この場合、ダミーランド部１１…は、Ａｕワイヤ５の接続部である図示しないターミナル部の反対側に形成する。
【０１１６】
この積層型半導体装置の場合には、配線基板２のダミーランド部１１…側に例えば５０μｍ厚の図示しない粘着テープを貼り付けた後、貫通孔部２ａに１００μｍ厚の半導体チップ３を搭載する。その後、ワイヤボンド方式により半導体チップ３と上記配線基板２との電気的接続を行なう。次いで、半導体チップ３を樹脂にて封止することにより樹脂封止部４を形成した後、上記粘着テープを引き剥がす。なお、上記において、樹脂による樹脂封止部４は、必ずダミーランド部１１…を含むように設計する。
【０１１７】
次いで、０．２３ｍｍφの球状の半田ボール１０を、リフロー装置にて加熱して、配線基板２における裏面ランド部８ａ及び表面ランド部８ｂ並びにダミーランド部１１…に搭載し、各半導体装置１…を積層する。
【０１１８】
この半導体装置１では、半導体チップ３が配線基板２の略厚さの範囲内に収められているので、半導体装置１の薄型化を図れるものとなっている。このことは、この半導体装置１…を積層した場合にさらに全体の薄型化を図れるものとなる。
【０１１９】
このように、本実施の形態の積層型半導体装置では、積層される半導体装置１として、裏面ランド部８ａ及び表面ランド部８ｂを有する半導体装置１の貫通孔部２ａに半導体チップ３が搭載された半導体装置１を用いることができる。このような半導体装置１は、半導体チップ３の後ろに配線基板２がないので、半導体装置１を薄く形成することができる。したがって、薄型の積層型半導体装置を提供することができる。
【０１２０】
〔実施の形態２〕
本発明の他の実施の形態について図９ないし図１７に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０１２１】
前記実施の形態１では、ダミーランド部１１…は配線基板２に形成されていた。しかし、比較例としての図９に示すように、半導体装置１をマザーボード２９に接合する場合にも、実施の形態１にて説明したように、半導体装置１の樹脂封止部４がマザーボード２９に接触していた場合には、積層基板間接合部の温度サイクル試験等の熱印加時や機械的応力試験等の機械的応力印加時信頼性及び放熱性の向上を図ることができない。すなわち、積層基板間接合部の温度サイクル試験においては、前記実施の形態１で述べたように、熱によるストレスが発生する。半導体装置１をマザーボード３０に実装した後、このマザーボード３０に機械的ストレスがかかると、マザーボード３０及び半導体装置１に反りが発生し、マザーボード３０と半導体装置１間、及び半導体装置１…同士の間が接触し、接合部分にストレスが発生する。
【０１２２】
そこで、本実施の形態においては、図１０に示すように、マザーボード３０において、半導体装置１の樹脂封止部４の対向面にダミーバンプ３１…を設けている。なお、本実施の形態では、半導体装置１は前記実施の形態１の最後で述べた、配線基板２の略中央位置において略矩形に穿設された貫通孔部２ａの内部に半導体チップ３・３が樹脂封止部４により封止されたものについて説明する。
【０１２３】
上記のダミーバンプ３１…を有するマザーボード３０に半導体装置１を接合する方法について説明する。
【０１２４】
先ず、図１１（ａ）に示すように、マザーボード３０における半導体装置１の外部端子接続用ランド部３２…以外に、半導体装置１の樹脂封止部４の対向する部分にダミーランド部３３…を形成する。
【０１２５】
次いで、図１１（ｂ）に示すように、これら外部端子接続用ランド部３２…及びダミーランド部３３…の上にスクリーン印刷法により、半田ペースト３４…を供給しておく。
【０１２６】
次いで、このマザーボード３０の上に、外部端子接続用端子として半田ボール１０を用いた半導体装置１を搭載する。この半導体装置１には、半田ボール１０…と樹脂封止部４とが同じ面に設けられている。上記半田ボール１０…のピッチは例えば０．５ｍｍであり、半田ボール１０…における半導体装置１の配線基板２上からの高さが例えば０．２５ｍｍとなっている。また、樹脂封止部４の配線基板２上からの高さは、例えば０．２０ｍｍとなっている。
【０１２７】
次いで、図示しないリフロー装置により半田ボール１０と外部端子接続用ランド部３２…との接続を行なう。このとき、樹脂封止部４とマザーボード３０との間にはダミーランド部３３…の半田ペースト３４…が挟まることにより、半田ボール１０の接続高さつまりスタンドオフは、ダミーランド部３３…がないときに比較して５０μｍ程高くなる。通常、上記の寸法の半田ボール１０は、リフロー接続時に５０μｍ程度の沈み込みがあるので、リフロー後は、樹脂封止部４とマザーボード３０との間の間隔は略ゼロとなる。
【０１２８】
しかし、本実施の形態の実装方法では、半導体装置１とマザーボード３０との間に隙間Ｄができ、かつスタンドオフが高くなることにより、マザーボード３０の実装後の接続部の信頼性が向上する。
【０１２９】
上述したように、本実施の形態の半導体装置１では、配線基板２の中央に貫通孔部２ａを形成し、この貫通孔部２ａの内部に２個の半導体チップ３・３を搭載している。そして、ワイヤボンド法により配線基板２との電気的接続を確保し、樹脂封止部４によりＡｕワイヤ５及び半導体チップ３・３の表面を保護する。
【０１３０】
樹脂封止部４の厚さは、配線基板２上にＡｕワイヤ５を形成することから、配線基板２上で最低２００μｍ程度必要となる。
【０１３１】
このとき、半田ボール１０の高さは、マザーボード３０の実装時の沈み込みを考慮すると、配線基板２上において最低２５０μｍ程度必要となる。そして、０．５ｍｍピッチで半田ボール１０…を形成するので、アセンブリ時の不具合の発生を抑えるためには、８５０μｍφ程度の半田ボール１０…の搭載が限界であり、それ以上大きくなると、歩留りの低下が懸念される。このため、樹脂封止部４と半田ボール１０の高さとの差を著しく大きくすることは困難である。
【０１３２】
また、半導体装置１…は、配線基板２の両面に外部端子接続用ランド部３２…を持ち、半導体装置１…同士を互いに接続可能とすることが可能である。
【０１３３】
なお、上記の説明においては、１個の半導体装置１に２個の半導体チップ３・３が搭載された半導体装置１について示したが、必ずしもこれに限らず、例えば、図１２に示すように、１個の半導体装置１に１個の半導体チップ３が搭載されているものであってもよい。また、図１３に示すように、半導体チップ３が配線基板２上に搭載されているものであってもよい。さらに、図１４に示すように、半導体チップ３が配線基板２に対して、フリップチップ方式により接続されているものであってもよい。このフリップチップ方式は、ワイヤボンディング方式と相並ぶベアチップ実装方式の一つであり、半導体チップ３の電極バッド上に突起状電極（バンプ）を形成し、相対する基板上の電極バッドに対して位置合わせして実装する方式である。
【０１３４】
一方、上記の説明では、１個の半導体装置１とマザーボード３０との接続について説明したが、マザーボード３０上に複数個の半導体装置１…を積層することも可能である。このような積層型半導体装置としては、例えば、図１５に示すように、マザーボード３０上に４個の半導体装置１…が積層され、このマザーボード３０にはダミーバンプ３１…が形成されているので、マザーボード３０とその上の半導体装置１との間に隙間Ｄが確保される。また、同図に示す積層型半導体装置では、各半導体装置１…の間にも前記実施の形態１にて示したダミーランド部１１…を形成している。このため、各半導体装置１…の間にも隙間Ｄが確保される。
【０１３５】
また、積層型半導体装置として、例えば、図１６に示すように、１個の半導体装置１に２個の半導体チップ３・３が搭載された半導体装置１を積層することが可能である。なお、同図においては、半導体装置１・１の間には前記ダミーランド部１１…は設けられていないが、この場合もダミーランド部１１…を取り付けることが可能であり、その場合には同様に隙間Ｄを確保することができる。
【０１３６】
さらに、図１７に示すように、１個の半導体装置１に２個の半導体チップ３・３が搭載された１個又は複数個の半導体装置１…と１個の半導体装置１に１個の半導体チップ３が搭載された１個又は複数個の半導体装置１…とを組み合わせて積層した積層型半導体装置とすることも可能である。
【０１３７】
このような場合にも、マザーボード３０にダミーランド部１１…を設けることによって、マザーボード３０の実装後の接続部の信頼性が向上する。
【０１３８】
また、本実施の形態の半導体装置搭載マザーボードには、半導体装置１の半導体チップ３又は樹脂封止部４の対向位置に半田ボール１０…よりも低いダミーバンプ３１…が形成されている。したがって、半導体装置１の半導体チップ３又は樹脂封止部４がマザーボード３０に接触するのを防止できる。
【０１３９】
このため、半導体装置１をマザーボード３０に搭載する場合において、このマザーボード３０にダミーバンプ３１…を形成することにより、マザーボード３０と半導体装置１との間において、簡易な方法で積層基板間の隙間Ｄを制御することができ、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る半導体装置搭載マザーボードを提供することができる。
【０１４０】
また、本実施の形態の半導体装置搭載マザーボードでは、ダミーバンプ３１…は半田ペースト印刷により形成することが可能となっている。このため、ダミーバンプ３１…を半田ペースト印刷により形成することによって、外部接続端子を半田ペースト印刷法により形成する際に、同時にダミーバンプ３１…も半田ペースト印刷により形成することができる。したがって、半導体装置搭載マザーボードにおけるダミーバンプ３１…の形成において、確実に、簡易な方法で積層基板間の隙間Ｄを制御することができる。
【０１４１】
また、本実施の形態の半導体装置搭載マザーボードには、複数の半導体装置１…が積層されている。この結果、複数の半導体装置１…が積層された積層型半導体装置とマザーボード３０との間の隙間Ｄを簡易な方法で制御することができ、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る半導体装置搭載マザーボードを提供することができる。
【０１４２】
また、本実施の形態の半導体装置搭載マザーボードの製造方法では、半導体装置１の半導体チップ３又は樹脂封止部４の対向位置に半田ボール１０よりも低いダミーバンプ３１…を形成する工程を含んでいる。
【０１４３】
このため、この工程を実施することによって、半導体装置１とマザーボード３０との間の隙間Ｄを簡易な方法で制御することができ、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る半導体装置搭載マザーボードの製造方法を提供することができる。
【０１４４】
また、本実施の形態の半導体装置搭載マザーボードの製造方法では、ダミーバンプ３１…を半田ペースト印刷により形成する工程を含んでいる。
【０１４５】
このため、半導体装置搭載マザーボードの半田ボール１０を半田ペースト印刷する際に、同時にダミーバンプ３１…も半田ペースト印刷により形成することができる。したがって、半導体装置搭載マザーボードのダミーバンプ３１…の形成において、確実に、簡易な方法で半導体装置とマザーボード３０との間の隙間Ｄを制御することができる。
【０１４６】
また、本実施の形態の積層型半導体装置では、各半導体装置１…にはダミーバンプ１２…が形成される一方、最下層にマザーボード３０が設けられているとともに、このマザーボード３０には、相対する半導体装置１の半導体チップ３又は樹脂封止部４の対向位置に半田ボール１０よりも低いダミーバンプ３１…が形成されている。
【０１４７】
したがって、積層型半導体装置をマザーボード３０に搭載する場合においても、このマザーボード３０にダミーバンプ３１…を形成することにより、マザーボード３０と半導体装置１との間において、簡易な方法で積層基板間の隙間Ｄを制御することより、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る積層型半導体装置を提供することができる。
【０１４８】
なお、上記の場合においては、実施の形態１にて示した特徴的な構成を積層型半導体装置に適用できるものとなっている。
【０１４９】
【発明の効果】
本発明の積層型半導体装置は、以上のように、各半導体装置には、配線基板の半導体チップ搭載側裏面における相対する半導体チップ又は樹脂封止部の対向位置における、相対する半導体チップ又は樹脂封止部の中央位置以外の位置に、半田ボールよりも低いダミーバンプが前記半田ボールと同一の材料で形成されているものである。
【０１５０】
それゆえ、ダミーバンプによって、半導体装置の配線基板と、この配線基板の半導体チップ搭載側裏面における相対する半導体チップ又は樹脂封止部との間に隙間ができる。
【０１５１】
このため、積層型半導体装置を温度サイクル試験や機械的応力試験にかけたときに、半導体チップはこの隙間に向けて撓むことができる。したがって、外部接続端子と半田ボールとの接続部分に作用する引張り力も緩和されるので、外部接続端子と半田ボールとの間の接続が外れるのを防止することができる。
【０１５２】
また、本発明では、ダミーバンプは、外部接続端子間に半田ボールを搭載する工程にて同時に形成することができるものである。したがって、隙間形成のための製造工程における工数の増加も殆どなく、製造コストも殆ど従来と変わらない。さらに、隙間を設けることによって、半導体チップからの放熱効果も大きくなる。
【０１５３】
この結果、簡易な方法で積層基板間の隙間を制御することより、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る積層型半導体装置を提供することができるという効果を奏する。
【０１５４】
また、本発明の積層型半導体装置は、上記積層型半導体装置において、ダミーバンプは半導体チップ又は樹脂封止部の平面領域内における端部の対向位置に形成されているものである。
【０１５５】
それゆえ、半導体チップ又は樹脂封止部を支持するダミーバンプを半導体チップの中央位置に設けるよりも端に設ける方が半導体チップが撓み易いので、外部接続端子間における応力緩和効果が大きいという効果を奏する。
【０１５６】
また、本発明の積層型半導体装置は、上記積層型半導体装置において、配線基板には、ダミーバンプを搭載するためのダミーランド部が形成されているとともに、このダミーランド部は、外部接続端子よりも面積が大きく形成されているものである。
【０１５７】
それゆえ、外部接続端子に搭載される半田ボールと同量のダミーバンプをダミーランド部に搭載したときに、ダミーバンプの方が半田ボールよりも低くなる。また、ダミーランド部の面積と外部接続端子の面積とに差を設けることによって、同サイズの半田ボールの搭載により、外部接続端子とダミーバンプとの高さを容易に制御することができる。
【０１５８】
この結果、半田ボールの搭載条件と同じ搭載条件にてダミーバンプを搭載することによって自動的に半田ボールよりも低い支持部が形成されることになるので、確実に、簡易な方法で積層基板間の隙間を制御することができるという効果を奏する。
【０１５９】
また、本発明の積層型半導体装置は、上記積層型半導体装置において、ダミーバンプは半田ペースト印刷により形成されているものである。
【０１６０】
それゆえ、外部接続端子を半田ペースト印刷法により形成する際に、同時にダミーバンプも半田ペースト印刷により形成することができる。したがって、ダミーバンプの形成において、確実に、簡易な方法で積層基板間の隙間を制御することができるという効果を奏する。
【０１６１】
また、本発明の積層型半導体装置は、上記積層型半導体装置において、複数個積層された半導体装置には、外部接続端子を有する配線基板の穴部に半導体チップが搭載された半導体装置が含まれているものである。
【０１６２】
それゆえ、このような半導体装置は、半導体チップの後ろに配線基板がないので、半導体装置を薄く形成することができる。したがって、薄型の積層型半導体装置を提供することができるという効果を奏する。
【０１６３】
また、本発明の積層型半導体装置は、上記積層型半導体装置において、複数個積層された半導体装置のうちのいずれかは、他の半導体装置とは外形サイズが異なっているものである。
【０１６４】
それゆえ、種類の異なる半導体装置を組み合わせて積層した場合にも、簡易な方法で積層基板間の隙間を制御することより、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る積層型半導体装置を提供することができるという効果を奏する。
【０１６５】
また、本発明の積層型半導体装置は、上記積層型半導体装置において、複数個積層された半導体装置のうちのいずれかは、１個の半導体装置に複数個の半導体チップを搭載したものからなっているものである。
【０１６６】
それゆえ、例えばフラッシュメモリのメモリ容量を増やすために１個の半導体装置に複数個の半導体チップを形成した半導体装置を積層した場合においても、簡易な方法で積層基板間の隙間を制御することより、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る積層型半導体装置を提供することができるという効果を奏する。
【０１６７】
また、本発明の積層型半導体装置は、上記積層型半導体装置において、最下層にマザーボードが設けられているとともに、上記マザーボードには、相対する半導体装置の半導体チップ又は樹脂封止部の対向位置に半田ボールよりも低いダミーバンプが形成されているものである。
【０１６８】
それゆえ、積層型半導体装置をマザーボードに搭載する場合においても、このマザーボードにダミーバンプを形成することにより、マザーボードと半導体装置との間において、簡易な方法で積層基板間の隙間を制御することより、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る積層型半導体装置を提供することができるという効果を奏する。
【０１６９】
また、本発明の積層型半導体装置の製造方法は、以上のように、各半導体装置における、配線基板の半導体チップ搭載側裏面における相対する半導体チップ又は樹脂封止部の対向位置における、相対する半導体チップ又は樹脂封止部の中央位置以外の位置に、半田ボールよりも低いダミーバンプを前記半田ボールと同一の材料で形成する工程を含む方法である。
【０１７０】
それゆえ、配線基板の半導体チップ搭載側裏面における相対する半導体チップ又は樹脂封止部の対向位置に半田ボールよりも低いダミーバンプを形成する工程を行なうことによって、簡易な方法で積層基板間の隙間を制御することより、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る積層型半導体装置の製造方法を提供することができるという効果を奏する。
【０１７１】
また、本発明の積層型半導体装置の製造方法は、上記積層型半導体装置の製造方法において、ダミーバンプを半田ペースト印刷により形成する工程を含む方法である。
【０１７２】
それゆえ、半田ペースト印刷する際に、同時にダミーバンプも半田ペースト印刷により形成することができる。したがって、ダミーバンプの形成において、確実に、簡易な方法で積層基板間の隙間を制御することができるという効果を奏する。
【０１７３】
また、本発明の半導体装置搭載マザーボードは、以上のように、半導体装置の半導体チップ又は樹脂封止部の対向位置における、相対する半導体チップ又は樹脂封止部の中央位置以外の位置に、半田ボールよりも低いダミーバンプが前記半田ボールと同一の材料で形成されているものである。
【０１７４】
それゆえ、半導体装置をマザーボードに搭載する場合において、このマザーボードにダミーバンプを形成することにより、マザーボードと半導体装置との間において、簡易な方法で積層基板間の隙間を制御することができ、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る半導体装置搭載マザーボードを提供することができるという効果を奏する。
【０１７５】
また、本発明の半導体装置搭載マザーボードは、上記半導体装置搭載マザーボードにおいて、ダミーバンプは半田ペースト印刷により形成されているものである。
【０１７６】
それゆえ、ダミーバンプを半田ペースト印刷により形成することによって、外部接続端子を半田ペースト印刷法により形成する際に、同時にダミーバンプも半田ペースト印刷により形成することができる。したがって、半導体装置搭載マザーボードにおけるダミーバンプの形成において、確実に、簡易な方法で積層基板間の隙間を制御することができるという効果を奏する。
【０１７７】
また、本発明の半導体装置搭載マザーボードは、上記半導体装置搭載マザーボードにおいて、複数の半導体装置が積層されているものである。
【０１７８】
それゆえ、複数の半導体装置が積層された積層型半導体装置とマザーボードとの間の隙間を簡易な方法で制御することができ、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る半導体装置搭載マザーボードを提供することができるという効果を奏する。
【０１７９】
また、本発明の半導体装置搭載マザーボードの製造方法は、半導体装置の半導体チップ又は樹脂封止部の対向位置における、相対する半導体チップ又は樹脂封止部の中央位置以外の位置に、半田ボールよりも低いダミーバンプを形成する工程を前記半田ボールと同一の材料で形成する工程を含む方法である。
【０１８０】
それゆえ、この工程を実施することによって、半導体装置とマザーボードとの間の隙間を簡易な方法で制御することができ、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る半導体装置搭載マザーボードの製造方法を提供することができるという効果を奏する。
【０１８１】
また、本発明の半導体装置搭載マザーボードの製造方法は、上記記載の半導体装置搭載マザーボードの製造方法において、ダミーバンプを半田ペースト印刷により形成する工程を含んでいる方法である。
【０１８２】
それゆえ、マザーボードの外部接続端子を半田ペースト印刷法により形成する際に、同時にダミーバンプも半田ペースト印刷により形成することができる。したがって、半導体装置搭載マザーボードのダミーバンプの形成において、確実に、簡易な方法で半導体装置とマザーボードとの間の隙間を制御することができるという効果を奏する。
【図面の簡単な説明】
【図１】 （ａ）は、本発明における積層型半導体装置の実施の一形態を示す断面図であり、（ｂ）はその斜視図である。
【図２】 （ａ）は上記積層型半導体装置における１個の半導体装置の構成を示す断面図、（ｂ）は積層型半導体装置における１個の半導体装置の構成の一部を破断して示す斜視図、（ｃ）は積層型半導体装置における１個の半導体装置の構成を示す平面図である。
【図３】 （ａ）〜（ｄ）は１個の半導体チップを備えた薄型半導体装置を複数個積層した積層型半導体装置の製造工程を示す断面図である。
【図４】 （ａ）〜（ｄ）は半田ペーストを印刷後、リフロー（加熱）により半球状に形成させて半田ボールを形成する場合の積層型半導体装置の製造工程を示す断面図である。
【図５】 （ａ）〜（ｃ）は２個の半導体チップを備えた薄型半導体装置を複数個積層した積層型半導体装置の製造工程を示す断面図である。
【図６】 １個の半導体チップを備えた薄型半導体装置と２個の半導体チップを備えた薄型半導体装置とを積層した積層型半導体装置を示す断面図である。
【図７】 外形サイズの異なる半導体装置を積層した積層型半導体装置を示す断面図である。
【図８】 半導体チップが貫通孔部の内部に搭載された半導体装置を積層した積層型半導体装置を示す断面図である。
【図９】 マザーボードと半導体装置との接合状態について、比較例として示す断面図である。
【図１０】 本発明における半導体装置の他の実施の形態を示すものであり、マザーボードと半導体装置との接合状態を示す断面図である。
【図１１】 （ａ）〜（ｃ）は上記マザーボードに搭載された半導体装置の製造工程を示す断面図である。
【図１２】 半導体チップが貫通孔部の内部に搭載された半導体装置をマザーボードに接合した状態を示す断面図である。
【図１３】 配線基板上に半導体チップが搭載された半導体装置をマザーボードに接合した状態を示す断面図である。
【図１４】 半導体チップがフリップチップ方式による接続方法を用いて配線基板に搭載された半導体装置をマザーボードに接合した状態を示す断面図である。
【図１５】 半導体チップが貫通孔部の内部に搭載された半導体装置を複数個マザーボードに接合した状態を示す断面図である。
【図１６】 ２個の半導体チップを備えた半導体装置をマザーボード上に複数個積層した積層型半導体装置を示す断面図である。
【図１７】 １個の半導体チップを備えた半導体装置と２個の半導体チップを備えた半導体装置とを組み合わせてマザーボード上に複数個積層した積層型半導体装置を示す断面図である。
【図１８】 （ａ）〜（ｃ）は従来の積層型半導体装置を示す断面図である。
【図１９】 従来の他の積層型半導体装置を示す断面図である。
【符号の説明】
１ 半導体装置
２ 配線基板
２ａ 貫通孔部（穴部）
３ 半導体チップ
４ 樹脂封止部
５ Ａｕワイヤ（ワイヤ）
８ａ 裏面ランド部（外部接続端子）
８ｂ 表面ランド部（外部接続端子）
１０ 半田ボール
１１ ダミーランド部
１２ ダミーバンプ
３０ マザーボード
３１ ダミーバンプ
Claims (15)
- 外部接続端子を有する配線基板に半導体チップを実装して樹脂封止した半導体装置を、外部接続端子に搭載される半田ボールにより複数個積層した積層型半導体装置において、
上記各半導体装置には、
配線基板の半導体チップ搭載側裏面における相対する半導体チップ又は樹脂封止部の対向位置における、相対する半導体チップ又は樹脂封止部の中央位置以外の位置に、
半田ボールよりも低いダミーバンプが前記半田ボールと同一の材料で形成されていることを特徴とする積層型半導体装置。 - ダミーバンプは半導体チップ又は樹脂封止部の平面領域内における端部の対向位置に形成されていることを特徴とする請求項１記載の積層型半導体装置。
- 配線基板には、ダミーバンプを搭載するためのダミーランド部が形成されているとともに、このダミーランド部は、外部接続端子よりも面積が大きく形成されていることを特徴とする請求項１又は２記載の積層型半導体装置。
- ダミーバンプは半田ペースト印刷により形成されていることを特徴とする請求項１、２又は３記載の積層型半導体装置。
- 複数個積層された半導体装置には、外部接続端子を有する配線基板の穴部に半導体チップが搭載された半導体装置が含まれていることを特徴とする請求項１ないし４のいずれか１項に記載の積層型半導体装置。
- 複数個積層された半導体装置のうちのいずれかは、他の半導体装置とは外形サイズが異なっていることを特徴とする請求項１ないし５のいずれか１項に記載の積層型半導体装置。
- 複数個積層された半導体装置のうちのいずれかは、１個の半導体装置に複数個の半導体チップを搭載したものからなっていることを特徴とする請求項１ないし６のいずれか１項に記載の積層型半導体装置。
- 最下層にマザーボードが設けられているとともに、上記マザーボードには、相対する半導体装置の半導体チップ又は樹脂封止部の対向位置に半田ボールよりも低いダミーバンプが形成されていることを特徴とする請求項１ないし７のいずれか１項に記載の積層型半導体装置。
- 外部接続端子を有する配線基板に半導体チップを実装し、かつ樹脂封止して半導体装置を形成し、上記半導体装置を外部接続端子に搭載される半田ボールにより複数個積層する積層型半導体装置の製造方法において、
上記各半導体装置における、配線基板の半導体チップ搭載側裏面における相対する半導体チップ又は樹脂封止部の対向位置における、相対する半導体チップ又は樹脂封止部の中央位置以外の位置に、半田ボールよりも低いダミーバンプを前記半田ボールと同一の材料で形成する工程を含むことを特徴とする積層型半導体装置の製造方法。 - ダミーバンプを半田ペースト印刷により形成する工程を含むことを特徴とする請求項９記載の積層型半導体装置の製造方法。
- 外部接続端子を有する配線基板に半導体チップを実装して樹脂封止した半導体装置を、該半導体装置の外部接続端子に搭載される半田ボールによりマザーボードに接続して搭載した半導体装置搭載マザーボードにおいて、
上記半導体装置の半導体チップ又は樹脂封止部の対向位置における、相対する半導体チップ又は樹脂封止部の中央位置以外の位置に、
半田ボールよりも低いダミーバンプが前記半田ボールと同一の材料で形成されていることを特徴とする半導体装置搭載マザーボード。 - ダミーバンプは半田ペースト印刷により形成されていることを特徴とする請求項１１記載の半導体装置搭載マザーボード。
- 複数の半導体装置が積層されていることを特徴とする請求項１１又は１２記載の半導体装置搭載マザーボード。
- 外部接続端子を有する配線基板に半導体チップを実装して樹脂封止した半導体装置を、該半導体装置の外部接続端子に搭載される半田ボールによりマザーボードに接続して搭載する半導体装置搭載マザーボードの製造方法において、
上記半導体装置の半導体チップ又は樹脂封止部の対向位置における、相対する半導体チップ又は樹脂封止部の中央位置以外の位置に、
半田ボールよりも低いダミーバンプを前記半田ボールと同一の材料で形成する工程を含んでいることを特徴とする半導体装置搭載マザーボードの製造方法。 - ダミーバンプを半田ペースト印刷により形成する工程を含んでいることを特徴とする請求項１４記載の半導体装置搭載マザーボードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001332584A JP3847602B2 (ja) | 2001-10-30 | 2001-10-30 | 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001332584A JP3847602B2 (ja) | 2001-10-30 | 2001-10-30 | 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003133519A JP2003133519A (ja) | 2003-05-09 |
| JP3847602B2 true JP3847602B2 (ja) | 2006-11-22 |
Family
ID=19147976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001332584A Expired - Fee Related JP3847602B2 (ja) | 2001-10-30 | 2001-10-30 | 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3847602B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101353184B1 (ko) * | 2011-11-22 | 2014-01-17 | 삼성전기주식회사 | 인쇄회로기판 및 그의 제조방법 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100493063B1 (ko) * | 2003-07-18 | 2005-06-02 | 삼성전자주식회사 | 스택 반도체 칩 비지에이 패키지 및 그 제조방법 |
| JP4637720B2 (ja) * | 2005-10-28 | 2011-02-23 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| JP4650269B2 (ja) | 2006-01-05 | 2011-03-16 | 日立電線株式会社 | 積層型半導体装置の製造方法 |
| JP4741969B2 (ja) * | 2006-03-31 | 2011-08-10 | 日立オートモティブシステムズ株式会社 | 自動車の電気電子モジュールおよびその取り付け方法 |
| TWI533769B (zh) * | 2014-07-24 | 2016-05-11 | 矽品精密工業股份有限公司 | 封裝結構及其製法 |
| CN112770477B (zh) * | 2019-10-21 | 2022-09-23 | 华为技术有限公司 | 一种电路板组件和电子设备 |
| CN117727723B (zh) * | 2024-02-15 | 2024-04-26 | 江门市和美精艺电子有限公司 | 一种封装基板中bga防翘曲封装结构及封装工艺 |
-
2001
- 2001-10-30 JP JP2001332584A patent/JP3847602B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101353184B1 (ko) * | 2011-11-22 | 2014-01-17 | 삼성전기주식회사 | 인쇄회로기판 및 그의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003133519A (ja) | 2003-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5420505B2 (ja) | 半導体装置の製造方法 | |
| JP2595909B2 (ja) | 半導体装置 | |
| TWI581400B (zh) | 層疊封裝及其形成方法 | |
| US7915718B2 (en) | Apparatus for flip-chip packaging providing testing capability | |
| US7619305B2 (en) | Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking | |
| US7420814B2 (en) | Package stack and manufacturing method thereof | |
| JP4105409B2 (ja) | マルチチップモジュールの製造方法 | |
| US8810016B2 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
| WO2006132151A1 (ja) | インタポーザおよび半導体装置 | |
| US20060043603A1 (en) | Low temperature PB-free processing for semiconductor devices | |
| JP4965989B2 (ja) | 電子部品内蔵基板および電子部品内蔵基板の製造方法 | |
| JP3847602B2 (ja) | 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法 | |
| US7368809B2 (en) | Pillar grid array package | |
| JP3339881B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2002026073A (ja) | 半導体装置およびその製造方法 | |
| JP2009054684A (ja) | 半導体ｐｏｐ装置 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JPH11204565A (ja) | 半導体装置 | |
| JP2000299399A (ja) | 半導体装置 | |
| JP4668729B2 (ja) | 半導体装置の製造方法 | |
| JP2002217232A (ja) | 半導体装置の製造方法 | |
| JP2001085557A (ja) | 配線基板、半導体装置、それを用いた電子装置及びその製造方法 | |
| JPH04159767A (ja) | 混成集積回路 | |
| JP2007180124A (ja) | 回路モジュールおよび回路モジュールの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060412 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060627 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060823 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130901 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |