JP4668729B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4668729B2
JP4668729B2 JP2005236591A JP2005236591A JP4668729B2 JP 4668729 B2 JP4668729 B2 JP 4668729B2 JP 2005236591 A JP2005236591 A JP 2005236591A JP 2005236591 A JP2005236591 A JP 2005236591A JP 4668729 B2 JP4668729 B2 JP 4668729B2
Authority
JP
Japan
Prior art keywords
tab
semiconductor chip
frame
resin
die attach
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005236591A
Other languages
English (en)
Other versions
JP2007053195A (ja
JP2007053195A5 (ja
Inventor
洋一 河田
敏弘 塩月
光一 金本
真由美 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2005236591A priority Critical patent/JP4668729B2/ja
Publication of JP2007053195A publication Critical patent/JP2007053195A/ja
Publication of JP2007053195A5 publication Critical patent/JP2007053195A5/ja
Application granted granted Critical
Publication of JP4668729B2 publication Critical patent/JP4668729B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Description

本発明は、半導体装置およびその製造技術に関し、特に、リードフレームを使用した半導体装置に適用して有効な技術に関するものである。
特開平10−214850号公報(特許文献1)には、パッケージクラックが起こらず信頼性に優れた半導体パッケージなどの電子部品装置を製造するための電子部品搭載用基板を提供する技術が開示されている。具体的には、穴のあいた支持基板上に、フィルム状有機ダイボンディング材を載置する。このとき、穴から当該フィルムがたれ下がらない条件を満たす温度、圧力、時間で、当該フィルムを支持基板上に貼り付ける。次に、半導体チップを当該フィルム上に載置し、接着する。このときも、当該フィルムがはみ出してたれ下がらない条件を満たす温度、圧力、時間で、半導体チップを接着し、半導体装置を製造するとしている。
特開平6−268146号公報(特許文献2)には、半田リフロー時におけるパッケージのクラック耐性の向上を図る技術が開示されている。具体的には、ダイパッドの中央部に穴を形成する。そして、このダイパッド上に半導体素子を搭載する。半導体素子の表面および裏面は、例えば、ポリイミドなどの高密着性材料で被覆されている。半導体素子の裏面の一部は露出しているが、その露出部分には高密着性材料が形成されているため、半導体素子と封止樹脂との密着性は良くなっている。なお、ダイボンディング材は半導体素子の裏面とダイパッドの間にのみ形成されているとしている。
特開平10−214850号公報 特開平6−268146号公報
半導体チップをリードフレーム内のタブに搭載する際、液状の導電性ペースト材が使用されていた。しかし、近年、半導体ウェハの薄型化に伴って、半導体ウェハの裏面に粘着性のダイアタッチフィルム(Die Attach Film)を予め貼り付けることが行なわれている。これは、1つ目は、薄型化された半導体ウェハの強度を向上させるためである。薄型化された半導体ウェハは強度(抗折強度)が低下するため、半導体ウェハの薄型化工程(BG工程)後の製造プロセスへの搬送において割れやすくなる。そのため、半導体ウェハを薄型化した後、半導体ウェハの裏面側にダイアタッチフィルム貼り付けておくことで、半導体ウェハの強度を向上でき、搬送時においての割れを抑制することができる。2つ目は、半導体チップをタブに搭載するダイボンディング工程の簡略化と、半導体チップとタブとの接着性を向上させるために行なわれているものである。
液状の導電性ペースト材を用いて半導体チップを搭載する場合、タブの主面上に導電性ペースト材を塗布した後、半導体チップを搭載するため、塗布工程が必要であった。しかしながら、ダイアタッチフィルムを用いる場合、BG工程後に貼り付けているため、ダイボンド工程では、半導体チップを搭載するだけでタブ上に半導体チップを固定することが可能である。また、液状の導電性ペースト材は、複数のペーストノズルを用いた多点塗布方式により塗布されるが、塗布するペースト材のばらつきや未充填となる箇所が形成されることがある。これに対し、ダイアタッチフィルムは、基材上に均一な接着層が形成されているため、液状の導電性ペースト材に比べてタブと半導体チップの間に隙間が生じることがない。
例えば、不揮発性メモリを形成する半導体ウェハの厚さは、約220μm以下であり、この半導体ウェハの裏面にはダイアタッチフィルムが貼り付けられている。この半導体ウェハは、ダイアタッチフィルムが貼り付けられた状態でダイシングが行なわれ、個々の半導体チップに個片化される。このとき、個々の半導体チップにはダイアタッチフィルムが貼り付けられたままである。
一般的な製品用途では、TSOP(thin small outline package)やQFP(quad flat package)などのパッケージが用いられる。これらのパッケージにおいては、リードフレームが用いられ、リードフレーム内のタブに半導体チップを搭載する。ここで、タブの外形サイズ(寸法)が、半導体チップの外形サイズ(寸法、半導体チップの裏面の外形サイズ)より大きく形成されている、いわゆる大タブ構造がある。リードフレームは、例えばCu(銅)またはCu合金を主成分とする導電材料から形成されている。
大タブ構造では、図23に示すように、半導体チップ100の裏面の全面以上の面積がタブ101となっている。これにより、タブ101に使用するCuの量も多くなるため、熱処理によるタブ101の膨張および収縮が大きくなり、反りが発生しやすい問題点がある。さらに、Cuからなるタブ101と封止するレジン(樹脂)102との密着性が低いため、レジン102に亀裂(レジンクラック)が発生する問題点がある。このレジンクラックは、例えば、以下に示すようにして発生する。まず、半導体チップ100の裏面に貼り付いているダイアタッチフィルム103が吸湿する。次に、半田リフローを行なうと、ダイアタッチフィルム103の中にある水分が蒸発し、半導体チップ100とタブ101とが剥離する。そして、タブ101とレジン102との密着性が低いため、蒸発した水分はさらに膨張し、レジン102にレジンクラックが発生して水分が外部に放出される。このように、吸湿性のあるダイアタッチフィルム103を貼り付けた半導体チップ100の搭載に、大タブ構造のタブ101を使用すると、タブ101とレジン102との密着性が低いため、レジンクラックが発生しやすい問題点がある。また、タブ101におけるダイアタッチフィルム103が形成されている面とは反対の裏面側においても、タブ101とレジン102との密着性が低いため、剥離が生じる。上記特許文献1についても大タブ構造を開示しているが、このような構成では、レジンクラックの問題を抑制することが困難である。
上記大タブの問題を解決するために、近年、半導体チップの外形サイズよりも小さい、いわゆる小タブ構造が提案されている。小タブ構造であれば、使用するCuの量を低減できるため、リードフレームの反りの問題を抑制することができる。また、半導体チップの裏面をタブから露出することができる。半導体チップとレジンとの密着力は、タブとレジンとの密着力よりも高いため、たとえ半導体チップとタブの界面において剥離が生じたとしても、半導体チップを保持することができる。
しかしながら、小タブ構造のタブに、ダイアタッチフィルムを貼り付けた半導体チップを搭載しようとすると、以下に示す不都合が生じる。すなわち、小タブ構造のタブ上にダイアタッチフィルムを貼り付けた半導体チップを搭載することになるが、図24に示すように、ワイヤボンディングを行なう際、半導体チップ100はヒータステージ105上に配置されることになる。
半導体チップ100上のボンディングパッド(電極パッド)とワイヤの接続強度は熱を加えることで向上することができるため、ヒータステージ105の熱が効率良くボンディングパッドに伝わるように、ヒータステージ105は、タブ106の搭載領域が窪んでおり、ヒータステージ105上に半導体チップ100が密着するようになっている。しかし、半導体チップ100の裏面には粘着性のダイアタッチフィルム103が貼り付けられており、このダイアタッチフィルム103がヒータステージ105に貼り付いてしまうため、ワイヤボンディングした後、ヒータステージ105から半導体チップ100が剥がれなくなってしまう。さらには、ヒータステージ105の表面を汚染してしまい、ヒータステージ105の洗浄も頻繁に必要となる。
以上のことから、ダイアタッチフィルムを貼り付けた半導体チップを、大タブ構造や小タブ構造を有するリードフレーム品に適用するには問題点がある。
本発明の目的は、ダイアタッチフィルムを貼り付けた半導体チップを、リードフレーム品に有効活用することができる技術を提供することにある。
具体的には、ダイアタッチフィルムを貼り付けた半導体チップをタブに搭載した後、樹脂で封止する半導体装置において、半導体装置の反りおよびレジンクラックを抑制することができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明による半導体装置は、(a)一方の面にダイアタッチフィルムを貼り付けた半導体チップと、(b)前記半導体チップを、前記ダイアタッチフィルムを介して搭載するタブと、(c)前記タブの周囲に配置された複数のリードと、(d)前記複数のリードと前記半導体チップを接続する複数のワイヤと、(e)前記半導体チップを封止する樹脂とを備え、前記タブは枠形状をしていることを特徴とするものである。
また、本発明による半導体装置の製造方法は、(a)枠形状のタブを有するリードフレームを用意する工程と、(b)ダイアタッチフィルムを貼り付けた半導体チップを前記タブ上に搭載する工程と、(c)前記タブの周囲に配置された複数のリードと前記半導体チップとを複数のワイヤで接続する工程と、(d)前記半導体チップを封止する工程とを備えることを特徴とするものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
ダイアタッチフィルムを貼り付けた半導体チップを搭載するタブの形状を枠形状にしたので、半導体装置の反りおよびレジンクラックを抑制することができる。このため、ダイアタッチフィルムを貼り付けた半導体チップをリードフレーム品に有効活用することができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
図1は、本実施の形態1における半導体装置1の一部を示した図である。図1において、本実施の形態1における半導体装置1のパッケージ形態は、TSOP(パッケージの取り付け面からの高さが1.2mm以下)である。このTSOPでは、半導体チップの搭載にタブを用いる。半導体装置1の中央部には、内部がくりぬかれて枠形状をした枠タブ2が形成されている。すなわち、半導体装置1の中央部には、内部に空洞部2aが形成されている枠タブ2が形成されている。この枠タブ2は、半導体チップを搭載するものであり、長方形状の枠形状をしている。そして、枠タブ2の周囲には、複数のリード3が形成されている。
図2は、枠タブ2上に半導体チップ4を搭載した様子を示す図である。図2に示すように、半導体チップ4は、枠タブ2上に搭載されており、枠タブ2の周囲に配置された複数のリード3と、半導体チップ4の片辺側に配置されたボンディングパッド(図示しない)とがワイヤ5により電気的に接続されている。本実施の形態1におけるTSOPの外形(樹脂で封止された領域)の寸法は、長辺側が約20mm、短辺側が約12mmになっている。そして、樹脂で封止される半導体チップ4は、例えば不揮発性メモリ(フラッシュメモリ)であり、また、厚さ方向と交差する平面形状が例えば長方形の形状をしており、その寸法は長辺側が約12mm、短辺側が約10.5mmである。このように、不揮発性メモリに使用したパッケージでは、封止面積に対して半導体チップ4の占める割合が大きくなるという特徴がある。
図3は、図2のA−A線で切断した断面を示す断面図である。図3において、枠タブ2
上には、半導体チップ4が搭載されている。半導体チップ4の裏面全面には、粘着性のダイアタッチフィルム6が貼り付けられており、このダイアタッチフィルム6によって、枠タブ2と半導体チップ4が接着されている。半導体チップ4の表面には複数のボンディングパッド7が形成されており、このボンディングパッド7とリード3とは、ワイヤ5で電気的に接続されている。そして、半導体チップ4からリードの一部にわたって樹脂で封止され、TSOPによるパッケージが形成されている。
本実施の形態1の一つの特徴は、半導体チップ4を搭載するタブに枠形状の枠タブ2を使用している点である。従来、半導体チップ4を搭載するタブとして、タブ材がベタに形成され、面積が半導体チップ4よりも大きい大タブが使用されていた。しかし、大タブにすると金属よりなるタブ材がベタに形成されているため、樹脂封止時の熱処理によってタブが膨張しやすい。このため、温度を常温に戻したときにタブが収縮し、パッケージに反りが発生しやすい問題点が発生する。さらに、本実施の形態1では、ダイアタッチフィルム6を貼り付けた半導体チップ4をタブに搭載することを前提としている。例えば、不揮発性メモリを形成した半導体ウェハは、薄膜化が進んでいる。そのため、上記したように半導体ウェハの強度を向上するためと、後のダイボンディング工程を容易にするためには、予め半導体ウェハの裏面にダイアタッチフィルムを貼り付けておくことが好ましい。
しかし、一般的用途に使用する半導体装置のパッケージ形態には、例えばTSOPやQFPのようにリードフレームを用いたものがある。これらのパッケージではタブ上に半導体チップを搭載することになるが、タブと半導体チップとの接続にダイアタッチフィルムを使用すると上記した不都合が生じる。例えば、ダイアタッチフィルムは吸湿性があるため、パッケージを実装基板に実装する際のリフロー処理などで、ダイアタッチフィルムに蓄えられていた水分が気化し、ダイアタッチフィルムとタブとの間に気泡が発生する。この気泡は膨張するが、タブと封止樹脂との密着性は低いため、気泡はさらに膨張し、最終的にレジンクラックが発生する。特に、大タブにすると、樹脂とタブとの接触面積が大きくなるので、レジンクラックが発生しやすくなる。
このようなことから、本実施の形態1では、タブとしてベタに形成されている大タブを使用する代わりに枠形状をした枠タブ2を使用している。枠タブ2によれば、内部(半導体チップ4の裏面における中心付近と接触する部分)がくりぬかれているため、大タブに比べてタブ材の使用面積が小さくなる。タブの熱膨張は、タブ材の使用面積が大きいほど顕著になるので、大タブに比べてタブ材の使用面積の少ない枠タブ2では、熱膨張および収縮を低減することができる。したがって、パッケージの反りを抑制できる効果が得られる。さらに、枠タブ2にすることによって、図3に示すように、タブ材と樹脂8との接触面積を少なくすることができる。言い換えれば、ダイアタッチフィルム6を貼り付けた半導体チップ4と樹脂8との接触面積を多くすることができる。つまり、枠タブ2の内部にはタブ材が形成されていないので、枠タブ2と樹脂8との接触面積が低減され、半導体チップ4に貼り付けられているダイアタッチフィルム6と樹脂8が直接接触するようになる。ダイアタッチフィルム6と樹脂8との密着性は、タブ材と樹脂8との密着性よりも良いので、レジンクラックを抑制できる効果が得られる。例えば、ダイアタッチフィルム6は、アクリル樹脂やポリイミド樹脂から形成されている。
特に、不揮発性メモリでは、上述したように、封止面積に対する半導体チップ4の占有面積が大きい。したがって、半導体チップ4を搭載するタブの占有面積も大きくなる。このため、ベタに形成されている大タブを使用すると、パッケージの反りやレジンクラックが生じやすくなる。このことから、不揮発性メモリに使用したTSOPにおいて、特に枠タブ2を使用することが好ましいことがわかる。
本実施の形態1では、ダイアタッチフィルム6を貼り付けた半導体チップ4をリードフレーム品に有効活用することを目的としている。したがって、ダイアタッチフィルム6を裏面全面に貼り付けた半導体チップ4をタブ上に搭載することを前提としている。ここで、特開平6−268146号公報には、穴を形成したタブ上に半導体チップを搭載している技術が開示されている。しかし、この技術は、タブと半導体チップの接触面にだけダイボンディング材が形成され、その他の領域には、高密着性材料が形成されている。このため、半導体チップ4の裏面全面にダイアタッチフィルム6を貼り付けたものを有効活用する技術的思想はない。つまり、この技術を使用するとすれば、半導体チップ4の裏面全面にダイアタッチフィルム6を貼り付けた状態から、一部を除去し、さらに除去した部分に高密着性材料を形成することになる。しかし、この処理は煩雑であり、ダイアタッチフィルム6を裏面全面に貼り付けられた半導体チップ4を有効活用するものではない。さらには、ダイアタッチフィルム6の除去工程や高密着性材料の形成工程が必要となり、工程数が多くなる。このことから、本実施の形態1と上述した技術とは異なるものであることがわかる。
本実施の形態1のように、内部をくりぬいた枠タブ2を使用すると、樹脂封止体形成後のパッケージの反りおよびレジンクラックの発生を抑制できるが、タブ材の面積が少なくなるので、樹脂封止工程までのプロセスにおいて、枠タブ2と半導体チップ4との接着性が問題になると考えられる。液状の導電性ペースト材を介して半導体チップ4をタブに固定する場合は、大タブのように面積が大きいからといって必ずしも接着強度が向上するというものではない。すなわち、接触面積が大きくなっても大タブと半導体チップ4との間に均一な接着力がないと接着力の向上は図ることができないのである。また、液状からなるため流動性が高く、導電性ペースト材が硬化した状態でないと半導体チップ4が動いてしまい、接着自体が不安定になる。これに対し、ダイアタッチフィルム6を介して半導体チップ4をタブに固定する場合は、液状の導電性ペースト材に比べて粘性が高い、いわゆる固体の均一な接着層を有している。そのため、本実施の形態1のような枠タブ2を使用しても、接触面積が少なくなるが、接着力のばらつきは抑制される。したがって、枠タブ2を使用しても接着力が極めて弱くなることはないのである。さらに、枠タブ2と半導体チップ4との接着性はそれほど問題にならない。枠タブ2および半導体チップ4は最終的に樹脂8で封止されるため、樹脂8で固定されるからである。すなわち、ダイアタッチフィルム6は粘性の高い固体の接着層を有しているため、樹脂封止されるまでの間、枠タブ2から半導体チップ4がずれることはない。例えば、ワイヤボンディングを行なう際、枠タブ2にしっかり半導体チップ4が固定されていれば充分である。この程度の接着力を得るには、枠タブ2であっても充分である。このような理由から、枠タブ2を使用しても、枠タブ2と半導体チップ4との接着に問題がないことがわかる。また、液状からなる導電性ペースト材を使用する場合は、半導体チップ4がワイヤボンディング工程において位置ずれを起こさないように半硬化させるための熱処理が必要であるが、ダイアタッチフィルム6を使用する場合は、枠タブ2に半導体チップ4を搭載するだけで保持することができるため、工程数の削減も可能である。
また、図3に示すように、本実施の形態1では、枠タブ2上に半導体チップ4が搭載されるが、この半導体チップ4には、ボンディングパッド7が形成されている。このボンディングパッド7は半導体チップ4の外縁部に形成され、枠タブ2の直上に形成されている。このようにボンディングパッド7の直下に枠タブ2を配置するのは以下に示す理由からである。つまり、ボンディングパッド7とリード3とはワイヤ5によってボンディングされる。このとき、ボンディングパッド7は加熱した状態で行なわれる。ボンディングパッド7の加熱には、ヒータステージによる熱によって行なわれるが、枠タブ2上にボンディングパッド7を配置することにより、ヒータステージから直接接触している枠タブ2に熱が伝導し、枠タブ2から直上にあるボンディングパッド7に効率よく熱が伝わるからである。したがって、枠タブ2を使用しても確実にボンディングパッド7へワイヤ5を接続することができる。このように本実施の形態1によれば、ボンディングパッド7の直下に位置する枠タブ2を使用することにより、ボンディングパッド7の接続特性を劣化させることなく、パッケージの反りおよびレジンクラックを抑制することができる。つまり、枠タブ2を採用することで、裏面全面にダイアタッチフィルム6を貼り付けた半導体チップ4をリードフレーム品に有効活用することができる。
次に、枠タブ2を構成するタブ材であるが、例えば50アロイを使用することができる。50アロイは、鉄(Fe)とニッケル(Ni)の合金であり、鉄とニッケルの割合がそれぞれ50%の合金である。なお、枠タブ2には、50アロイのほかに42アロイや銅(Cu)を主成分とする材料を使用してもよい。
図4は、42アロイ、50アロイまたは銅をタブ材に使用した場合の評価結果を示したものである。42アロイは、鉄とニッケルの合金であり、鉄の割合が58%、ニッケルの割合が42%の合金である。図4を見てわかるように、42アロイの熱膨張率は4×10−6(ppm/℃)であり、50アロイの熱膨張率は10×10−6(ppm/℃)である。また、銅の熱膨張率は17×10−6(ppm/℃)である。このことから、42アロイの熱膨張率が一番低く、レジンの熱膨張率に最も近い。したがって、タブ材に42アロイを使用した場合には、大タブおよび枠タブの両方で反りおよびリフロー特性(レジンクラックの発生)はそれほど問題がないことがわかる。次に、50アロイの場合は、42アロイに比べて熱膨張率が大きいので、大タブを使用すると反りが問題となる。一方、銅の場合は、熱膨張率が一番高いので、大タブを使用すると、反りおよびリフロー特性の両方が問題となる。以上から、50アロイの場合は、枠タブを使用することが望ましく、さらに、銅を使用する場合は、枠タブを使用することが必須であることがわかる。つまり、枠タブに銅を使用する場合、特に効果を奏することがわかる。
次に、図5は、本実施の形態1の変形例を示した図である。本実施の形態1では、ダイアタッチフィルムを裏面全面に貼り付けた半導体チップをリードフレーム品に有効活用するため、枠タブ構造を採用していることを特徴としている。しかし、図3に示すような枠タブ2を使用すると、半導体チップ4を搭載した枠タブ2の空洞部(貫通孔、半導体チップ4の裏面における中心付近下)2aに枠タブ2の厚さの分だけ段差が生じることになる。この段差があると、樹脂封止工程で、樹脂を半導体チップの全面に流入させる場合、段差が生じている枠タブ2の空洞部(半導体チップ4の下面)2aに気泡が残存しやすい。この気泡をそのまま放置すると、パッケージの実装時におけるリフローでレジンクラックが発生するおそれがある。そこで、本実施の形態1の変形例では、図5に示すように、枠タブ2のフレームの主面(半導体チップ4が搭載される側)に溝9を設けている。この溝9を設けることにより、段差の生じている枠タブ2の空洞部2aに気泡が残存したとしても、樹脂流入時に溝9から外部へ放出することができる。すなわち、枠タブ2に形成された溝9により、枠タブ2の空洞部2aに気泡が残存することを防止でき、パッケージのレジンクラックの発生を防止することができる。この溝9は、例えば枠タブ2のフレームをハーフエッチングすることにより形成することもできるし、プレス加工によっても形成することができる。
枠タブ2は、例えば長方形の枠形状をしており、溝9は例えばフレームの長辺側に形成されている。これは、樹脂が、枠タブ2のフレームにおける一つの長辺側から他の長辺側に向かって流入するため、この流入方向にそって気泡が形成されるからである。すなわち、枠タブ2の長辺側に溝9が形成されていないと、枠タブ2の空洞部2a内に気泡が形成されるからである。この場合、流入方向にそって気泡が流れるため、長辺側に設けられた溝9により気泡は外部へ放出される。
次に、本実施の形態1における半導体装置の製造方法について説明する。まず、図6に示すように、半導体ウェハ10を用意する。この半導体ウェハ10には、例えば、通常のプロセス技術を用いてトランジスタ素子および配線が形成されている。一例として、半導体ウェハ10に不揮発性メモリが形成されている場合、その半導体ウェハ10の厚さは、例えば220μm以下に薄型化されている。
次に、図7に示すように、ダイシングテープ12を貼り付けた同心円状の治具11に、予め裏面に粘着性のダイアタッチフィルム13を貼り付けた半導体ウェハ10を搭載(固定)する。
続いて、図8に示すように、吸着ステージ14上に、半導体ウェハ10を搭載した治具11を配置する。そして、ブレード15を用いて半導体ウェハ10を個々の半導体チップ10aに切断する。このとき、ブレード15による切断は、半導体ウェハ10とその裏面に貼り付けられているダイアタッチフィルム13に対して行なわれ、ダイアタッチフィルム13の下に形成されているダイシングテープ12は切断されない。
その後、図9に示すように、突き上げ駒16を用いて切断した半導体チップ10aを持ち上げる。そして、持ち上げた半導体チップ10aをコレット17で真空吸着する。
次に、図10に示すように、ヒータステージ18上にリード19および枠タブ20を有するリードフレームを配置する。枠タブ20は長方形の枠形状をしており、長辺側に複数の溝が形成されている、この溝は、例えばエッチングにより形成されている。そして、コレット17を用いて半導体チップ10aを枠タブ20に押し付ける。これにより、図11に示すように、枠タブ20上に半導体チップ10aを搭載する。このとき、半導体チップ10aと枠タブ20は、ダイアタッチフィルム13によって接着されている。本実施の形態1では、ヒータステージ18上に枠タブ20が形成されており、この枠タブ20上に半導体チップ10aが搭載されている。このため、枠タブ20の厚さの分だけダイアタッチフィルム13はヒータステージ18から離れており、直接ダイアタッチフィルム13がヒータステージ18に接着することはない。
ここで、半導体チップ10aを枠タブ20上に搭載するダイボンディング後、ダイアタッチフィルム13をキュアするための熱処理は行なわない。ダイアタッチフィルム13は、半乾きの状態でないため、キュアしなくても半導体チップ10aをしっかり固定できているからである。さらに、余計な熱処理を加えると半導体チップ10aに反りが発生し、その後行われるワイヤボンディング工程で、ワイヤの接続不良が生じるおそれがあるからである。これに対し、半導体チップ10aを液状のペーストでボンディングする場合は、半導体チップ10aをしっかり固定するため、液状のペーストを硬化させる熱処理が必要である。本実施の形態1では、半導体チップ10aと枠タブ20とをダイアタッチフィルム13によって接着しているので、キュアのための熱処理工程を省くことができる。したがって、製造工程の簡略化を図ることができる。
続いて、図12に示すように、ヒータステージ18により半導体チップ10aを加熱しながら、半導体チップ10aに形成されているボンディングパッド21とリード19とをワイヤ22で電気接続する。ワイヤ22は、例えば金線などから形成されている。図12の拡大図を図13に示す。図13に示すように、ボンディングパッド21は、半導体チップ10aの外縁部に形成されており、枠タブ20の直上に形成されている。言い換えれば、ボンディングパッド21の直下には、枠タブ20が形成されている。このように、ボンディングパッド21の直下に枠タブ20を形成することにより、ヒータステージ18で発生した熱が枠タブ20に伝わり、枠タブ20に伝わった熱が直上に配置されているボンディングパッド21に効率良く伝わる。これにより、ボンディングパッド21を充分に加熱した状態でワイヤ22を接続することができる。したがって、ワイヤ22の接続を確実に行なうことができる。なお、ボンディングパッド21の直下に枠タブ20が形成されているとしたが、位置ずれなども考慮して、枠タブ20はボンディングパッド21の直下から、さらに約100μmほど内側まで形成されている。
次に、半導体チップ10aを樹脂封止する。半導体チップ10aを樹脂封止するには、図14に示すように、ゲートを半導体チップ10aの長辺側に設け、長方形をした半導体チップ10aの長辺側から樹脂を流入することにより行なう。このとき、半導体チップ10aの下部にある枠タブ20の長辺側には、複数の溝23が形成されている。図15は、図14のA−A線で切断した断面図である。図15に示すように、枠タブ20を使用すると、半導体チップ10aを搭載した枠タブ20の空洞部20aに枠タブ20の厚さの分だけ段差が生じることになる。この段差があると、樹脂封止工程で、樹脂25を半導体チップ10aの全面に流入させる場合、段差が生じている枠タブ20の空洞部(半導体チップ10aの下面)20aの角に気泡24が残存しやすい。しかし、本実施の形態1では、枠タブ20の長辺側の主面に溝23を設けているので、この溝23から気泡24が外部に放出される。したがって、本実施の形態1によれば、気泡24によるダイアタッチフィルム13と樹脂25の剥離を防止することができ、レジンクラックを抑制することができる。
そして、図16に示すように半導体チップ10aを樹脂25で封止することで樹脂封止体を形成した後、図17に示すように、封止した樹脂25から露出するアウターリード26を切断成形して本実施の形態1における半導体装置を製造する。
さらに、図18に示すように、本実施の形態1における半導体装置を実装基板27に実装する。実装基板27への実装は、例えば以下に示すようにして行なわれる。実装基板27上に形成された端子28にスクリーン印刷法などを用いて半田29を印刷する。そして、半田29上に本実施の形態1における半導体装置を搭載した後、リフローすることにより半導体装置を実装基板27へ接着する。
ここで、鉛を含有する半田(Sn−Pb系)は、半田付け接合に用いられ、接合部の信頼性が良く融点が低いことから、作業性にも優れているという数多くの利点を有している。このことから、鉛を含有する半田は、電気・電子機器の組み立てに多く使用されている。ところが、電気・電子製品は耐用年数の経過や新製品の登場で破棄されるものが増加している。そして、この廃棄物は不燃性のため、そのままの形で放置されたり、粉砕して地中に埋められたりしているのが現状である。このため、廃棄された電気・電子機器に使用されていた鉛を含有する半田が溶出し、地下水に混入したり、河川に流れたりする。すると、何らかの形で鉛が人間に取り込まれ、その毒性が問題視されるようになっている。
世界中において環境問題がクローズアップされている最近では、半田に含まれる有毒な鉛を規制する動きが生じている。このため、鉛を含有する半田に代えて鉛を含有しない半田が用いられるようになってきている。鉛を含有しない半田としては、例えば錫(Sn)、銀(Ag)、銅(Cu)による合金や錫、銅によるSn−Cu系合金、あるいは錫、銀によるSn−Ag系合金、あるいはSn−Bi系合金などがある。これらの鉛を含有しない半田は、鉛を含有していないため、環境にやさしいが、一方で、鉛を含有する半田に比べて融点が高くなる。したがって、半田29を実装基板27の実装に使用する場合、リフロー温度が高くなるという問題点がある。リフロー温度が高くなると、樹脂25にかかる応力が増加するため、レジンクラックも発生しやすくなる。しかし、本実施の形態1では、枠タブ20を使用しているので、半田29として鉛を含有しない半田を用いても、リフロー時におけるレジンクラックを抑制することができる。すなわち、通常の大タブを使用する場合、鉛を含有しない半田を用いることでリフロー温度が高くなると、レジンクラックが発生しやすくなるが、本実施の形態1のように、枠タブ20を使用する場合、リフロー温度が高くなっても、使用するタブ材(Cuなどの金属)の量を低減することができ、ダイアタッチフィルム13を貼り付けた半導体チップ10aと樹脂25との接触面積を増加することができるため、レジンクラックの発生を抑制することができる。このことから、枠タブ20を使用した構造は、鉛を含有しない半田を用いて実装基板に半導体装置を実装する際、顕著な効果を奏することになる。
(実施の形態2)
前記実施の形態1では、半導体チップの外縁部にボンディングパッドがある例について説明したが、本実施の形態2では、半導体チップの中央部にボンディングパッドがある例について説明する。
図19は、本実施の形態2における半導体装置30のタブ構造を示した図である。図19に示すように、本実施の形態2における半導体装置30のタブ構造は枠タブ31になっており、さらに中央部にタブ材32が形成されている。そして、枠タブ31の周囲には複数のリード33が形成されている。図20は、枠タブ31上に半導体チップ34を搭載した様子を示す図である。図20に示すように、半導体チップ34の中央部には、ボンディングパッド35が形成されており、このボンディングパッド35はリード33とワイヤ36で電気接続されている。
本実施の形態2のように半導体チップ34の中央部にボンディングパッド35がある場合に前記実施の形態1で示した枠タブを使用すると、ボンディングパッド35の直下にタブ材が設けられていない構造となる。この構造であると以下に示す不都合が生じる。すなわち、ワイヤボンディング時にヒータステージにより加熱するが、この熱はヒータステージに直接接している枠タブに伝わり、枠タブから半導体チップに伝わる。しかし、半導体チップ34の中央部に形成されたボンディングパッド35の直下にタブ材が設けられていないと、タブ材を介してボンディングパッド35へ熱が効率的に伝わらない。ワイヤボンディングは、ボンディングパッド35を充分に加熱した状態で行なわないとワイヤの接続不良が発生しやすくなる。そこで、本実施の形態2では、タブ構造を枠タブ31にした上、さらに、中央部にタブ材32を設けている。これにより、半導体チップ34の中央部に形成されたボンディングパッド35の直下にタブ材32が設けられているので、ワイヤボンディング時に、ヒータステージで発生した熱を効率よくボンディングパッド35に伝えることができ、ボンディングパッド35を充分に加熱した状態でワイヤ36を接続することができる。
なお、少なくとも、ボンディングパッド35の直下にだけタブ材32を形成すればよいので、枠タブ31を形成しないでタブ材32を設けるようにしてもよい。この場合もタブの面積を低減することができるので、半導体装置の反りおよびレジンクラックを抑制することができる。また、前記実施の形態1で説明したように枠タブ31に複数の溝を設けるようにしてもよい。
本実施の形態2によれば、前記実施の形態1と同様の効果を得ることができる。
(実施の形態3)
前記実施の形態1のパッケージ形態はTSOPであったが、本実施の形態3は、パッケージ形態がQFPである場合について説明する。
図21は、本実施の形態3における半導体装置40のタブ構造を示したものである。図21に示すように、対角線上に設けられたタブつりリードによって半導体装置40の中央部に枠タブ41が形成されている。この枠タブ41の四辺には気泡除去用の溝42が設けられている。また、枠タブ41の周囲には、複数のリード43が設けられている。図22は、枠タブ41上に半導体チップ44を搭載した様子を示す図である。図22に示すように、枠タブ41上には、半導体チップ44が搭載され、この半導体チップ44とリード43がワイヤ45によって電気接続されている。
本実施の形態3と前記実施の形態1で異なる点は、前記実施の形態1では枠タブの長辺側にだけ溝が設けられていたのに対し、本実施の形態3では枠タブ41の四辺すべてに溝42が形成されている点である。これは、前記実施の形態1では、枠タブの長辺側から樹脂を流入させていたが、本実施の形態3では、枠タブ41の角部、すなわち、枠タブ41の対角線上から樹脂を流入させるためである。つまり、前記実施の形態1では、枠タブの長辺側から樹脂を流入させているので、枠タブの長辺下に気泡が残存しやすかった。このため、枠タブの長辺側に溝を設ければ気泡を除去するのに充分であった。これに対し、本実施の形態3では、枠タブ41の対角線から樹脂を流入させるので、枠タブの四辺下に気泡が残存しやすい。このことから、本実施の形態3では、枠タブ41の四辺全部に溝42を設けている。これにより、樹脂流入時に発生しやすい気泡の除去を充分に行なうことができる。なお、溝42の形成は前記実施の形態1と同様にエッチングなどにより形成することができる。本実施の形態3によれば、前記実施の形態1と同様の効果を得ることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
前記実施の形態では、TSOPおよびQFPについて説明したが、これに限らず、タブを有するリードフレーム品に幅広く適用することができる。
本発明は、半導体装置を製造する製造業に幅広く利用することができる。
本発明の実施の形態1における半導体装置の一部を示した図である。 枠タブ上に半導体チップを搭載した様子を示す図である。 図2のA−A線で切断した断面を示す断面図である。 42アロイ、50アロイまたは銅をタブ材に使用した場合の評価結果を示した図である。 実施の形態1の変形例を示した図である。 実施の形態1における半導体装置の製造工程を示す側面図である。 図6に続く半導体装置の製造工程を示す側面図である。 図7に続く半導体装置の製造工程を示す側面図である。 図8に続く半導体装置の製造工程を示す側面図である。 図9に続く半導体装置の製造工程を示す側面図である。 図10に続く半導体装置の製造工程を示す側面図である。 図11に続く半導体装置の製造工程を示す側面図である。 図12の拡大図である。 図12に続く半導体装置の製造工程を示す平面図である。 図14のA−A線で切断した断面図である。 図14に続く半導体装置の製造工程を示す断面図である。 図16に続く半導体装置の製造工程を示す側面図である。 図17に続く半導体装置の製造工程を示す側面図である。 実施の形態2における半導体装置のタブ構造を示す図である。 枠タブ上に半導体チップを搭載した様子を示す図である。 実施の形態3における半導体装置のタブ構造を示す図である。 枠タブ上に半導体チップを搭載した様子を示す図である。 大タブ上に半導体チップを搭載し、樹脂封止した断面を示す断面図である。 小タブ上に半導体チップを搭載し、ヒータステージ上でワイヤボンディングした断面を示す断面図である。
符号の説明
1 半導体装置
2 枠タブ
2a 空洞部
3 リード
4 半導体チップ
5 ワイヤ
6 ダイアタッチフィルム
7 ボンディングパッド
8 樹脂
9 溝
10 半導体ウェハ
10a 半導体チップ
11 治具
12 ダイシングテープ
13 ダイアタッチフィルム
14 吸着ステージ
15 ブレード
16 突き上げ駒
17 コレット
18 ヒータステージ
19 リード
20 枠タブ
20a 空洞部
21 ボンディングパッド
22 ワイヤ
23 溝
24 気泡
25 樹脂
26 アウターリード
27 実装基板
28 端子
29 半田
30 半導体装置
31 枠タブ
32 タブ材
33 リード
34 半導体チップ
35 ボンディングパッド
36 ワイヤ
40 半導体装置
41 枠タブ
42 溝
43 リード
44 半導体チップ
45 ワイヤ
100 半導体チップ
101 タブ
102 樹脂
103 ダイアタッチフィルム
105 ヒータステージ
106 タブ

Claims (3)

  1. 以下の工程を含むことを特徴とする半導体装置の製造方法:
    (a)上面、前記上面とは反対側の下面を有するタブと、平面視において前記タブの周囲に配置された複数のリードとを備えたリードフレームを準備する工程;
    (b)前記(a)工程の後、表面、前記表面に形成された複数のボンディングパッド、前記表面とは反対側の裏面を有する半導体チップを、前記半導体チップの前記裏面が前記タブの前記上面と対向するように、ダイアタッチフィルムを介して前記タブの前記上面に搭載する工程;
    (c)前記(b)工程の後、前記半導体チップの前記複数のボンディングパッドと前記複数のリードとを、複数のワイヤを介してそれぞれ電気的に接続する工程;
    (d)前記(c)工程の後、前記半導体チップ、前記複数のワイヤ、前記複数のリードのそれぞれの一部、および前記タブを樹脂で封止する工程;
    ここで、
    前記タブの平面形状は、枠状からなり、
    前記タブの前記上面には、ハーフエッチング加工によって溝が形成されており、
    前記(b)工程では、平面視において前記半導体チップが前記溝と重なり、かつ、前記ダイアタッチフィルムが前記タブの前記溝内の底面と接触しないように、前記ダイアタッチフィルムを介して前記タブの前記上面に前記半導体チップを固定する。
  2. 前記タブの平面形状は、互いに対向する一対の第1辺と、前記第1辺とそれぞれ交差し、かつ、互いに対向する一対の第2辺とを有する四角形からなり、
    前記複数のリードは、前記第1辺のみに沿って配置されており、
    前記溝は、前記タブの前記上面における前記一対の第2辺のみに形成されており、
    前記(d)工程では、前記一対の第2辺のうちの一方から他方に向かって前記樹脂を供給することを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記(b)工程では、前記複数のボンディングパッドの直下に前記タブが位置するように、前記半導体チップを前記タブに搭載し、
    前記(c)工程では、前記タブの前記下面を、発熱したヒータステージに接触させていることを特徴とする請求項1記載の半導体装置の製造方法。
JP2005236591A 2005-08-17 2005-08-17 半導体装置の製造方法 Expired - Fee Related JP4668729B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005236591A JP4668729B2 (ja) 2005-08-17 2005-08-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005236591A JP4668729B2 (ja) 2005-08-17 2005-08-17 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2007053195A JP2007053195A (ja) 2007-03-01
JP2007053195A5 JP2007053195A5 (ja) 2008-10-02
JP4668729B2 true JP4668729B2 (ja) 2011-04-13

Family

ID=37917443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005236591A Expired - Fee Related JP4668729B2 (ja) 2005-08-17 2005-08-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4668729B2 (ja)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6215844A (ja) * 1985-07-15 1987-01-24 Hitachi Ltd 半導体リ−ドフレ−ム
JPS63248155A (ja) * 1987-04-03 1988-10-14 Mitsubishi Electric Corp 半導体装置
JPH0697354A (ja) * 1992-07-27 1994-04-08 Motorola Inc 開口部のあるフラッグを有する半導体装置
JPH06236899A (ja) * 1992-09-29 1994-08-23 Toshiba Corp 樹脂封止型半導体装置
JPH06268146A (ja) * 1993-03-15 1994-09-22 Toshiba Corp 半導体装置
JPH10303352A (ja) * 1997-04-22 1998-11-13 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2000104040A (ja) * 1998-09-30 2000-04-11 Hitachi Chem Co Ltd ダイボンディング用接着剤及び半導体装置の製造方法
JP2000252403A (ja) * 1999-02-26 2000-09-14 Mitsui High Tec Inc 半導体装置
JP2002261187A (ja) * 2000-12-28 2002-09-13 Hitachi Ltd 半導体装置
JP2003332522A (ja) * 2002-05-17 2003-11-21 Mitsubishi Electric Corp 半導体装置
JP2005203401A (ja) * 2004-01-13 2005-07-28 Sumitomo Bakelite Co Ltd 半導体装置の製造方法および半導体装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6215844A (ja) * 1985-07-15 1987-01-24 Hitachi Ltd 半導体リ−ドフレ−ム
JPS63248155A (ja) * 1987-04-03 1988-10-14 Mitsubishi Electric Corp 半導体装置
JPH0697354A (ja) * 1992-07-27 1994-04-08 Motorola Inc 開口部のあるフラッグを有する半導体装置
JPH06236899A (ja) * 1992-09-29 1994-08-23 Toshiba Corp 樹脂封止型半導体装置
JPH06268146A (ja) * 1993-03-15 1994-09-22 Toshiba Corp 半導体装置
JPH10303352A (ja) * 1997-04-22 1998-11-13 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2000104040A (ja) * 1998-09-30 2000-04-11 Hitachi Chem Co Ltd ダイボンディング用接着剤及び半導体装置の製造方法
JP2000252403A (ja) * 1999-02-26 2000-09-14 Mitsui High Tec Inc 半導体装置
JP2002261187A (ja) * 2000-12-28 2002-09-13 Hitachi Ltd 半導体装置
JP2003332522A (ja) * 2002-05-17 2003-11-21 Mitsubishi Electric Corp 半導体装置
JP2005203401A (ja) * 2004-01-13 2005-07-28 Sumitomo Bakelite Co Ltd 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
JP2007053195A (ja) 2007-03-01

Similar Documents

Publication Publication Date Title
KR100551641B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP2520575B2 (ja) 集積回路チップ・パッケ―ジを基板の表面に電気的に且つ機械的に接続する弾力性リ―ド及びこれの製造方法
CN107644862B (zh) 具有银纳米层的粗糙引线框
JP5100967B2 (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
JP3238004B2 (ja) 半導体装置の製造方法
US9520374B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
JP2005191240A (ja) 半導体装置及びその製造方法
JP2005057067A (ja) 半導体装置およびその製造方法
US20080135990A1 (en) Stress-improved flip-chip semiconductor device having half-etched leadframe
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
US20110241187A1 (en) Lead frame with recessed die bond area
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
KR20120018756A (ko) Ic 패키지용 리드프레임 및 제조방법
JP4668729B2 (ja) 半導体装置の製造方法
JP3682468B2 (ja) 半導体集積回路装置
JP2007073763A (ja) 半導体装置およびその製造方法
US6278183B1 (en) Semiconductor device and method for manufacturing the same
WO2015129185A1 (ja) 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体
JP2017092212A (ja) 半導体装置およびその製造方法
KR100608331B1 (ko) 멀티 칩 패키지
JP2004172647A (ja) 半導体装置
JP2005116566A (ja) 半導体素子固定用接着剤、半導体素子への接着材の供給方法、半導体装置及び半導体装置の製造方法
KR19980083259A (ko) 칩 싸이즈 반도체 패키지의 구조 및 그 제조 방법
JP5261025B2 (ja) 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法
JP2008251786A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080808

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080808

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4668729

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees