JPH0697354A - 開口部のあるフラッグを有する半導体装置 - Google Patents
開口部のあるフラッグを有する半導体装置Info
- Publication number
- JPH0697354A JPH0697354A JP5200174A JP20017493A JPH0697354A JP H0697354 A JPH0697354 A JP H0697354A JP 5200174 A JP5200174 A JP 5200174A JP 20017493 A JP20017493 A JP 20017493A JP H0697354 A JPH0697354 A JP H0697354A
- Authority
- JP
- Japan
- Prior art keywords
- flag
- opening
- die
- support member
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 229920005989 resin Polymers 0.000 claims abstract description 41
- 239000011347 resin Substances 0.000 claims abstract description 41
- 230000008878 coupling Effects 0.000 claims 3
- 238000010168 coupling process Methods 0.000 claims 3
- 238000005859 coupling reaction Methods 0.000 claims 3
- 238000000034 method Methods 0.000 abstract description 13
- 238000000465 moulding Methods 0.000 abstract description 12
- 239000000463 material Substances 0.000 abstract description 10
- 150000001875 compounds Chemical class 0.000 abstract description 9
- 238000000926 separation method Methods 0.000 abstract description 5
- 238000007789 sealing Methods 0.000 abstract 2
- 230000015572 biosynthetic process Effects 0.000 description 11
- 239000004033 plastic Substances 0.000 description 10
- 238000005336 cracking Methods 0.000 description 9
- 239000004593 Epoxy Substances 0.000 description 8
- 230000008901 benefit Effects 0.000 description 8
- 239000005022 packaging material Substances 0.000 description 8
- 230000032798 delamination Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 238000005538 encapsulation Methods 0.000 description 4
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 241000272168 Laridae Species 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 230000001668 ameliorated effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 125000003700 epoxy group Chemical group 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000010137 moulding (plastic) Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000004634 thermosetting polymer Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 ダイ支持部材の形状の改善によって封止樹脂
との接着力を強化して、その境界面の分離の発生を防止
する。 【構成】 半導体装置３０は、ウィンドウ−フレーム・
フラッグ３６を有するリード・フレーム３２を利用す
る。フラッグ内の開口部４４は、先細りになった内端部
４６を作り出し、この角度φは好ましくは５５度ないし
６５度である。先細りの内端部により、樹脂パッケージ
体４２の形成中の樹脂成形化合物の境界層分離が減る。
そのため、フラッグの内端部付近の樹脂パッケージ材料
の間隙が形成されにくくなる。
との接着力を強化して、その境界面の分離の発生を防止
する。 【構成】 半導体装置３０は、ウィンドウ−フレーム・
フラッグ３６を有するリード・フレーム３２を利用す
る。フラッグ内の開口部４４は、先細りになった内端部
４６を作り出し、この角度φは好ましくは５５度ないし
６５度である。先細りの内端部により、樹脂パッケージ
体４２の形成中の樹脂成形化合物の境界層分離が減る。
そのため、フラッグの内端部付近の樹脂パッケージ材料
の間隙が形成されにくくなる。
Description
【０００１】
【産業上の利用分野】本発明は、一般に半導体装置に関
する。さらに詳しくは、開口部のあるフラッグを有する
リード・フレームを用いる半導体装置に関する。
する。さらに詳しくは、開口部のあるフラッグを有する
リード・フレームを用いる半導体装置に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】プラ
スチックまたは樹脂パッケージ内に実装される半導体装
置には通常、リード・フレーム部分が含まれる。特に、
各装置には半導体ダイに電気的に結合された複数のリー
ド線と、ダイが搭載されるダイ支持部材とが含まれる。
本産業ではこのダイ支持部材は多くの名前を持つ。本発
明の目的に関しては、ダイ支持板はフラッグと呼ばれ
る。半導体装置の既存のフラッグの多くは、半導体ダイ
よりも多少面積が広く、たとえば銅，銅合金，鉄−ニッ
ケル合金，クラッド材料などのリード・フレームの残り
の部分と同じ材料で作られる一体型の板の形である。
スチックまたは樹脂パッケージ内に実装される半導体装
置には通常、リード・フレーム部分が含まれる。特に、
各装置には半導体ダイに電気的に結合された複数のリー
ド線と、ダイが搭載されるダイ支持部材とが含まれる。
本産業ではこのダイ支持部材は多くの名前を持つ。本発
明の目的に関しては、ダイ支持板はフラッグと呼ばれ
る。半導体装置の既存のフラッグの多くは、半導体ダイ
よりも多少面積が広く、たとえば銅，銅合金，鉄−ニッ
ケル合金，クラッド材料などのリード・フレームの残り
の部分と同じ材料で作られる一体型の板の形である。
【０００３】従来の板状のフラッグの問題点は、フラッ
グとプラスチック・パッケージ材料とのインターフェー
スにおいて接着力が弱いことである。このようにインタ
ーフェースが弱いために、プラスチック・パッケージ材
料は簡単にフラッグから離れて、空隙ができてしまう。
このような空隙は、従来の表面搭載法によりユーザ基板
上に装置を搭載したときに問題となる。表面搭載法に
は、温度上昇が含まれるので、水分を含むこともある空
隙を膨張させることになる。空気と水分の膨張の結果と
してパッケージ内に構築された応力は、プラスチック・
パッケージ本体に割れ目を形成することにより緩和され
る。パッケージ本体内の割れ目は、汚染物が半導体ダイ
に到達するための経路となり、そのため重大な信頼性の
問題を招く。
グとプラスチック・パッケージ材料とのインターフェー
スにおいて接着力が弱いことである。このようにインタ
ーフェースが弱いために、プラスチック・パッケージ材
料は簡単にフラッグから離れて、空隙ができてしまう。
このような空隙は、従来の表面搭載法によりユーザ基板
上に装置を搭載したときに問題となる。表面搭載法に
は、温度上昇が含まれるので、水分を含むこともある空
隙を膨張させることになる。空気と水分の膨張の結果と
してパッケージ内に構築された応力は、プラスチック・
パッケージ本体に割れ目を形成することにより緩和され
る。パッケージ本体内の割れ目は、汚染物が半導体ダイ
に到達するための経路となり、そのため重大な信頼性の
問題を招く。
【０００４】従来の板状フラッグに伴う別の問題点は、
フラッグと、フラッグに半導体ダイを付着させるために
用いられる従来の接着用エポキシとの間の接着力が弱い
ことである。ダイ付着エポキシは、一般に、リード・フ
レームのフラッグ上に塗布される。半導体ダイをフラッ
グに接合すると、エポキシが拡散されて、エポキシはダ
イ全体の下に薄い連続領域を形成する。エポキシは通
常、ダイの表面にはよく接合するが、エポキシとフラッ
グとの間の接着はそれほど強くない。そのため一定の応
力条件下では、ダイとフラッグとの間に剥離が起こる傾
向がある。このような剥離は信頼性の問題を起こす。
フラッグと、フラッグに半導体ダイを付着させるために
用いられる従来の接着用エポキシとの間の接着力が弱い
ことである。ダイ付着エポキシは、一般に、リード・フ
レームのフラッグ上に塗布される。半導体ダイをフラッ
グに接合すると、エポキシが拡散されて、エポキシはダ
イ全体の下に薄い連続領域を形成する。エポキシは通
常、ダイの表面にはよく接合するが、エポキシとフラッ
グとの間の接着はそれほど強くない。そのため一定の応
力条件下では、ダイとフラッグとの間に剥離が起こる傾
向がある。このような剥離は信頼性の問題を起こす。
【０００５】パッケージが割れる現象と、フラッグとダ
イとの間の剥離の問題に対するある解決策、少なくとも
改善する方法は、ウィンドウ−フレーム・フラッグを用
いることである。一体的な板を用いずに、フラッグを中
央に開口部を有するウィンドウ−フレームまたはリング
状に整形する。フラッグと同様に開口部は正方形または
長方形として、半導体ダイの形に一致させる。半導体ダ
イはフレーム・フラッグ上に開口部を覆うように搭載さ
れる。理想的には、開口部はできるだけ大きくして、ダ
イの表面の最大限の領域が開口部により露出されるよう
にする。ダイとフラッグとをプラスチック・パッケージ
材料でカプセル化すると、フラッグ内の開口部を通じて
露出されたダイの部分はプラスチック・パッケージ材料
と接触する。半導体製造に用いられる従来のリード・フ
レームとパッケージ材料とは、半導体ダイの表面とプラ
スチック・パッケージ材料との間の接着力が、リード・
フレーム材料とプラスチック・パッケージ材料との間の
接着力よりも強くなるようになっている。ウィンドウ−
フレーム・フラッグを用いることにより、パッケージ内
に空隙が形成される可能性が少なくなり、そのために割
れ目が形成される可能性も少なくなる。これはフラッグ
とパッケージ材料との間のインターフェースの面積が板
状フラッグを用いた場合と比較すると小さくなっている
ためである。ウィンドウ−フレーム・フラッグを用いる
と、パッケージの割れの問題を解決する助けとはなる
が、このようなフラッグを用いると半導体の実装に関し
て別の問題が起こる。特に従来のウィンドウ−フレーム
・フラッグでは、カプセル化の過程で望ましくない間隙
が形成される可能性がある。間隙形成の問題は、以下に
図１および図２に関して説明される。
イとの間の剥離の問題に対するある解決策、少なくとも
改善する方法は、ウィンドウ−フレーム・フラッグを用
いることである。一体的な板を用いずに、フラッグを中
央に開口部を有するウィンドウ−フレームまたはリング
状に整形する。フラッグと同様に開口部は正方形または
長方形として、半導体ダイの形に一致させる。半導体ダ
イはフレーム・フラッグ上に開口部を覆うように搭載さ
れる。理想的には、開口部はできるだけ大きくして、ダ
イの表面の最大限の領域が開口部により露出されるよう
にする。ダイとフラッグとをプラスチック・パッケージ
材料でカプセル化すると、フラッグ内の開口部を通じて
露出されたダイの部分はプラスチック・パッケージ材料
と接触する。半導体製造に用いられる従来のリード・フ
レームとパッケージ材料とは、半導体ダイの表面とプラ
スチック・パッケージ材料との間の接着力が、リード・
フレーム材料とプラスチック・パッケージ材料との間の
接着力よりも強くなるようになっている。ウィンドウ−
フレーム・フラッグを用いることにより、パッケージ内
に空隙が形成される可能性が少なくなり、そのために割
れ目が形成される可能性も少なくなる。これはフラッグ
とパッケージ材料との間のインターフェースの面積が板
状フラッグを用いた場合と比較すると小さくなっている
ためである。ウィンドウ−フレーム・フラッグを用いる
と、パッケージの割れの問題を解決する助けとはなる
が、このようなフラッグを用いると半導体の実装に関し
て別の問題が起こる。特に従来のウィンドウ−フレーム
・フラッグでは、カプセル化の過程で望ましくない間隙
が形成される可能性がある。間隙形成の問題は、以下に
図１および図２に関して説明される。
【０００６】図１に示されるのは、上金型取付板（uppe
r platen）１２と下金型取付板（lower platen）１４と
を有する鋳型具（mold tool ）１０の断面図である。鋳
型具１０のような鋳型具は、半導体ダイの周囲に樹脂ま
たはプラスチックのパッケージ本体を成形するために当
産業でよく用いられる。上下の金型取付板は、共に空洞
１６を形成し、この空洞１６がどこがパッケージ本体に
なるかを規定する。リード・フレーム１８は、従来の方
法で鋳型具の上下の金型取付板の間に置かれる。リード
・フレーム１８は、複数のリード線２０と１つのウィン
ドウ−フレーム・フラッグ２２とを有する。ウィンドウ
−フレーム・フラッグ２２内には開口部２４がある。半
導体ダイ２６がフラッグ２２上に置かれる。ダイ２６
は、通常、銀充填エポキシなどの接着材料（図示せず）
を用いてフラッグに付着される。ダイは、従来のワイヤ
・ボンド２８によりリード線２０に電気的に結合され
る。
r platen）１２と下金型取付板（lower platen）１４と
を有する鋳型具（mold tool ）１０の断面図である。鋳
型具１０のような鋳型具は、半導体ダイの周囲に樹脂ま
たはプラスチックのパッケージ本体を成形するために当
産業でよく用いられる。上下の金型取付板は、共に空洞
１６を形成し、この空洞１６がどこがパッケージ本体に
なるかを規定する。リード・フレーム１８は、従来の方
法で鋳型具の上下の金型取付板の間に置かれる。リード
・フレーム１８は、複数のリード線２０と１つのウィン
ドウ−フレーム・フラッグ２２とを有する。ウィンドウ
−フレーム・フラッグ２２内には開口部２４がある。半
導体ダイ２６がフラッグ２２上に置かれる。ダイ２６
は、通常、銀充填エポキシなどの接着材料（図示せず）
を用いてフラッグに付着される。ダイは、従来のワイヤ
・ボンド２８によりリード線２０に電気的に結合され
る。
【０００７】トランスファ成形過程で鋳型具１０を用い
てパッケージ体を形成するには、熱硬化エポキシ樹脂な
どのプラスチック成形化合物を空洞１６内に導入するこ
とが必要である。この樹脂は金型の頂部，金型の底部ま
たは側面のいずれかから空洞内に導入される。これらの
成形作業はそれぞれ、トップ・ゲーティング，ボトム・
ゲーティングおよびサイド・ゲーティングとして知られ
ている。樹脂がどこから空洞内１６に導入されるかに関
わらず、樹脂は空洞全体に流れ込んで、半導体ダイ２
６，ワイヤ・ボンド２８，フラッグ２２およびリード線
２０の内部を完全にカプセルに封じ込まなければならな
い。しかし、フラッグ２２のフレームの形は樹脂の流れ
を妨げる。図２は、図１の鋳型具１０内のリード・フレ
ーム１８のフラッグ領域付近の樹脂の流れを分解図で示
している。樹脂材料２９が空洞１６内に導入されると、
樹脂はダイ２６とフラッグ２２とによって迂回させられ
て、樹脂の一部がダイの上に流れ、一部はダイの下に流
れる。フラッグ２２を過ぎると、ダイ２６の下を流れる
樹脂には境界層の分離が起こり、領域３２内に間隙また
は樹脂の欠乏部が形成される。境界層分離は、平坦なま
たは鋭角的な物体に対して垂直に流れる流体に起こる現
象である。パッケージ体内に形成された間隙は、いずれ
もパッケージの割れを起こし、そのために信頼性の問題
を提起するという点でフラッグとプラスチック・パッケ
ージとの間の剥離に似ている。
てパッケージ体を形成するには、熱硬化エポキシ樹脂な
どのプラスチック成形化合物を空洞１６内に導入するこ
とが必要である。この樹脂は金型の頂部，金型の底部ま
たは側面のいずれかから空洞内に導入される。これらの
成形作業はそれぞれ、トップ・ゲーティング，ボトム・
ゲーティングおよびサイド・ゲーティングとして知られ
ている。樹脂がどこから空洞内１６に導入されるかに関
わらず、樹脂は空洞全体に流れ込んで、半導体ダイ２
６，ワイヤ・ボンド２８，フラッグ２２およびリード線
２０の内部を完全にカプセルに封じ込まなければならな
い。しかし、フラッグ２２のフレームの形は樹脂の流れ
を妨げる。図２は、図１の鋳型具１０内のリード・フレ
ーム１８のフラッグ領域付近の樹脂の流れを分解図で示
している。樹脂材料２９が空洞１６内に導入されると、
樹脂はダイ２６とフラッグ２２とによって迂回させられ
て、樹脂の一部がダイの上に流れ、一部はダイの下に流
れる。フラッグ２２を過ぎると、ダイ２６の下を流れる
樹脂には境界層の分離が起こり、領域３２内に間隙また
は樹脂の欠乏部が形成される。境界層分離は、平坦なま
たは鋭角的な物体に対して垂直に流れる流体に起こる現
象である。パッケージ体内に形成された間隙は、いずれ
もパッケージの割れを起こし、そのために信頼性の問題
を提起するという点でフラッグとプラスチック・パッケ
ージとの間の剥離に似ている。
【０００８】ウィンドウ−フレーム・フラッグの内端部
付近に間隙の形成を避ける方法は、きわめてゆっくりと
硬化する低粘度の樹脂成形化合物を用いることである。
トランスファ成形作業中は、カプセル化が完成する前に
熱硬化樹脂が硬化を始めるように鋳型具を加熱するのが
普通である。低速で硬化する低粘度の成形化合物を用い
ると、鋳型具空洞内の流れはゆっくりと硬化するので制
約されることが少なくなる。しかし、サイクル時間を小
さくするという主要な製造上の目的には、速く硬化する
成形化合物を用いたほうが都合が良い。そのため、ウィ
ンドウ−フレーム・フラッグを用いることにより空隙が
形成されるという問題に対する別の解決法が必要とされ
る。
付近に間隙の形成を避ける方法は、きわめてゆっくりと
硬化する低粘度の樹脂成形化合物を用いることである。
トランスファ成形作業中は、カプセル化が完成する前に
熱硬化樹脂が硬化を始めるように鋳型具を加熱するのが
普通である。低速で硬化する低粘度の成形化合物を用い
ると、鋳型具空洞内の流れはゆっくりと硬化するので制
約されることが少なくなる。しかし、サイクル時間を小
さくするという主要な製造上の目的には、速く硬化する
成形化合物を用いたほうが都合が良い。そのため、ウィ
ンドウ−フレーム・フラッグを用いることにより空隙が
形成されるという問題に対する別の解決法が必要とされ
る。
【０００９】
【課題を解決するための手段】本発明により上記の必要
性が満たされ、その他の利点が達成される。ある形態で
は、半導体装置には複数のリード線と１つのフラッグと
を有するリード・フレームが含まれる。このフラッグに
は、それを貫通して延在する開口部と、外周と、開口部
により規定される内周とがある。フラッグの内周は、先
細りの端部を有する。半導体ダイはリード・フレームの
フラッグ上に置かれて、複数のリード線と電気的に結合
される。樹脂のパッケージ体は、半導体ダイ，フラッ
グ，開口部およびリード線の内部をカプセルに封じ込め
る。本発明の別の形態には、このような半導体装置を作
成する方法が含まれる。
性が満たされ、その他の利点が達成される。ある形態で
は、半導体装置には複数のリード線と１つのフラッグと
を有するリード・フレームが含まれる。このフラッグに
は、それを貫通して延在する開口部と、外周と、開口部
により規定される内周とがある。フラッグの内周は、先
細りの端部を有する。半導体ダイはリード・フレームの
フラッグ上に置かれて、複数のリード線と電気的に結合
される。樹脂のパッケージ体は、半導体ダイ，フラッ
グ，開口部およびリード線の内部をカプセルに封じ込め
る。本発明の別の形態には、このような半導体装置を作
成する方法が含まれる。
【００１０】本発明のこれらとその他の特徴および本発
明の利点は、以下の詳細な説明と添付の図面とによりさ
らに明確に理解されるだろう。図面は必ずしも同尺で描
かれていないこと、そして特に図示されてはいない本発
明の他の実施例があることに留意することは重要であ
る。
明の利点は、以下の詳細な説明と添付の図面とによりさ
らに明確に理解されるだろう。図面は必ずしも同尺で描
かれていないこと、そして特に図示されてはいない本発
明の他の実施例があることに留意することは重要であ
る。
【００１１】
【実施例】本発明により、既存のウィンドウ−フレーム
装置と比較した場合に、間隙形成の可能性がより小さい
半導体装置にウィンドウ−フレーム・フラッグを用いる
ことができる。本発明により、リード・フレーム・フラ
ッグにはリング状またはフレーム状のフラッグ−−以下
ウィンドウ−フレーム・フラッグと呼ぶ−−を設定する
大きな開口部が含まれる。このフラッグは、外周と開口
部により規定される内周とを有する。フラッグの内周
は、フラッグの頂部から底部にかけて外方に先細りにな
った端部を有する。フラッグの内周の先細りの端部は、
樹脂成形化合物の流れに密接して沿っており、そのため
に、内周に垂直の端部が含まれていた場合よりも間隙の
形成が起こりにくくなる。本発明の別の形態では、フラ
ッグ内の開口部は円形または楕円形で、それにより鋭角
の隅部をなくしてこれも間隙が形成される機会を減ら
す。
装置と比較した場合に、間隙形成の可能性がより小さい
半導体装置にウィンドウ−フレーム・フラッグを用いる
ことができる。本発明により、リード・フレーム・フラ
ッグにはリング状またはフレーム状のフラッグ−−以下
ウィンドウ−フレーム・フラッグと呼ぶ−−を設定する
大きな開口部が含まれる。このフラッグは、外周と開口
部により規定される内周とを有する。フラッグの内周
は、フラッグの頂部から底部にかけて外方に先細りにな
った端部を有する。フラッグの内周の先細りの端部は、
樹脂成形化合物の流れに密接して沿っており、そのため
に、内周に垂直の端部が含まれていた場合よりも間隙の
形成が起こりにくくなる。本発明の別の形態では、フラ
ッグ内の開口部は円形または楕円形で、それにより鋭角
の隅部をなくしてこれも間隙が形成される機会を減ら
す。
【００１２】上述の特徴と本発明の利点とは、残りの図
面を参照するとより分かりやすい。図３は、本発明によ
る半導体装置３０の断面図を示す。装置３０には、リー
ド・フレーム３２の部分が含まれ、さらに特定すると、
複数のリード線３４と１つのウィンドウ−フレーム・フ
ラッグ３６とが含まれる。フラッグ３６の上面に半導体
ダイ３８が付着される。ダイ３８は通常は、マイクロコ
ントローラ，マイクロプロセッサ，メモリ，ゲート・ア
レイなどの集積回路である。ダイ３８はワイヤ・ボンド
４０によりリード線３４に電気的に結合されるが、本発
明により任意の可能な結合法を用いることができる。た
とえば、テープ自動化ボンディング（ＴＡＢ）も適して
いる。樹脂パッケージ体４２はダイ３８，ワイヤ・ボン
ド４０およびリード・フレーム３２部分をカプセル化す
る。
面を参照するとより分かりやすい。図３は、本発明によ
る半導体装置３０の断面図を示す。装置３０には、リー
ド・フレーム３２の部分が含まれ、さらに特定すると、
複数のリード線３４と１つのウィンドウ−フレーム・フ
ラッグ３６とが含まれる。フラッグ３６の上面に半導体
ダイ３８が付着される。ダイ３８は通常は、マイクロコ
ントローラ，マイクロプロセッサ，メモリ，ゲート・ア
レイなどの集積回路である。ダイ３８はワイヤ・ボンド
４０によりリード線３４に電気的に結合されるが、本発
明により任意の可能な結合法を用いることができる。た
とえば、テープ自動化ボンディング（ＴＡＢ）も適して
いる。樹脂パッケージ体４２はダイ３８，ワイヤ・ボン
ド４０およびリード・フレーム３２部分をカプセル化す
る。
【００１３】フラッグ３６内には、開口部４４が形成さ
れる。開口部４４の存在と図３が断面図であるという性
質のために、フラッグ３６は不連続に見える。しかし、
図４ないし図７で明らかなように、本発明の装置内のフ
ラッグは連続したリングであることが好ましい。開口部
４４はフラッグ３６の内周の限界点を固定する。フラッ
グ３６の内周には先細りの端部４６が含まれる。端部４
６は、フラッグ３６の上面から底面に向かって外方に先
細りになっている。端部４６は、化学エッチング，打ち
抜きまたは既知の技術の組合せを含み、またそれに限定
されない既知の技術を用いたリード・フレームの製造中
に形成することができる。
れる。開口部４４の存在と図３が断面図であるという性
質のために、フラッグ３６は不連続に見える。しかし、
図４ないし図７で明らかなように、本発明の装置内のフ
ラッグは連続したリングであることが好ましい。開口部
４４はフラッグ３６の内周の限界点を固定する。フラッ
グ３６の内周には先細りの端部４６が含まれる。端部４
６は、フラッグ３６の上面から底面に向かって外方に先
細りになっている。端部４６は、化学エッチング，打ち
抜きまたは既知の技術の組合せを含み、またそれに限定
されない既知の技術を用いたリード・フレームの製造中
に形成することができる。
【００１４】図４は、先細りの端部４６により、間隙形
成の可能性がどのように減ずるかを示す。図４は、従来
の鋳型具１０内のリード・フレーム３２のフラッグ領域
付近の樹脂の流れを示す分解断面図である。図２に関し
て前述されたように、樹脂２９が、垂直の内端を有する
従来のウィンドウ−フレーム・フラッグを通り過ぎる
と、境界層分離が起こり領域３２は樹脂のないまま残
る。端部４６のような先細りの端部を用いることによ
り、ウィンドウ−フレーム・フラッグの内周では樹脂の
流れがフラッグの内端によりよく一致して、間隙領域が
起こりにくくなる。理想的には、図４にφとして示され
る端部４６の先細り角度は、θとして示される、樹脂２
９が先細り端部４６を通り過ぎるときの変曲角度に一致
しなければならない。角度θは、鋳型具１０の設計と、
リード・フレーム３２およびダイ３８の設計とにより変
わる。しかし、一般的には、端部４６は外側に向かって
先細りにして、角度φが少なくとも２０度であり、より
適切には３０度ないし８０度の範囲で、好ましくは５５
度ないし６５度になるようにする。端部４６の外側に向
かう先細り部は、開口部４４がフラッグ３６の上面にお
いてフラッグの底面よりも小さい外周を有するようにす
る。
成の可能性がどのように減ずるかを示す。図４は、従来
の鋳型具１０内のリード・フレーム３２のフラッグ領域
付近の樹脂の流れを示す分解断面図である。図２に関し
て前述されたように、樹脂２９が、垂直の内端を有する
従来のウィンドウ−フレーム・フラッグを通り過ぎる
と、境界層分離が起こり領域３２は樹脂のないまま残
る。端部４６のような先細りの端部を用いることによ
り、ウィンドウ−フレーム・フラッグの内周では樹脂の
流れがフラッグの内端によりよく一致して、間隙領域が
起こりにくくなる。理想的には、図４にφとして示され
る端部４６の先細り角度は、θとして示される、樹脂２
９が先細り端部４６を通り過ぎるときの変曲角度に一致
しなければならない。角度θは、鋳型具１０の設計と、
リード・フレーム３２およびダイ３８の設計とにより変
わる。しかし、一般的には、端部４６は外側に向かって
先細りにして、角度φが少なくとも２０度であり、より
適切には３０度ないし８０度の範囲で、好ましくは５５
度ないし６５度になるようにする。端部４６の外側に向
かう先細り部は、開口部４４がフラッグ３６の上面にお
いてフラッグの底面よりも小さい外周を有するようにす
る。
【００１５】図５ないし図８は、本発明による半導体装
置に用いるのに適した種々のリード・フレーム設計の上
面図である。図５はリード・フレーム５０を部分的に示
す。リード・フレーム５０には、開口部５４を有するウ
ィンドウ−フレーム・フラッグ５２が含まれる。フラッ
グ５２の外端部５５は共にフラッグの外周を規定し、開
口部５４により作り出される内端部５６はフラッグの内
周を規定する。フラッグ５２は、タイ・バーとしても知
られるフラッグ支持部材５８によりリード・フレーム５
０内に保持される。支持部材はリード・フレームのレー
ル（図示せず）に接続される。リード・フレーム５０に
は、フラッグ５２を囲む複数のリード線５９も含まれ
る。
置に用いるのに適した種々のリード・フレーム設計の上
面図である。図５はリード・フレーム５０を部分的に示
す。リード・フレーム５０には、開口部５４を有するウ
ィンドウ−フレーム・フラッグ５２が含まれる。フラッ
グ５２の外端部５５は共にフラッグの外周を規定し、開
口部５４により作り出される内端部５６はフラッグの内
周を規定する。フラッグ５２は、タイ・バーとしても知
られるフラッグ支持部材５８によりリード・フレーム５
０内に保持される。支持部材はリード・フレームのレー
ル（図示せず）に接続される。リード・フレーム５０に
は、フラッグ５２を囲む複数のリード線５９も含まれ
る。
【００１６】フラッグ５２の開口部５４は、ダイとフラ
ッグとのインターフェースにおけるパッケージの割れお
よび剥離という前述の問題を回避するためには、半導体
ダイ表面（図示せず）の実質的部分が開口部を通じて露
出されるように充分な大きさでなければならない。通
常、フラッグ５２の外周は半導体ダイの周囲（輪郭５７
で示される）よりも大きく、フラッグの内周はそれより
も小さい。半導体ダイをフラッグ５２に付着すると、ダ
イの表面の一部が開口部を通じて露出され、このとき露
出される面積は開口部５４の面積と同じ大きさになる。
通常は、開口部により露出されるダイの表面は図３に示
されるように、底または不活性表面である。
ッグとのインターフェースにおけるパッケージの割れお
よび剥離という前述の問題を回避するためには、半導体
ダイ表面（図示せず）の実質的部分が開口部を通じて露
出されるように充分な大きさでなければならない。通
常、フラッグ５２の外周は半導体ダイの周囲（輪郭５７
で示される）よりも大きく、フラッグの内周はそれより
も小さい。半導体ダイをフラッグ５２に付着すると、ダ
イの表面の一部が開口部を通じて露出され、このとき露
出される面積は開口部５４の面積と同じ大きさになる。
通常は、開口部により露出されるダイの表面は図３に示
されるように、底または不活性表面である。
【００１７】リード・フレームと樹脂パッケージ材料と
の間のインターフェースの剥離の可能性を最小限に抑え
て、パッケージの割れの確率を小さくするためには、フ
ラッグ開口部により露出されるダイ表面の面積を最大に
しなければならない。開口部の特定の面積は、フラッグ
の寸法とそのフラッグに付着される半導体ダイの寸法と
に依存するので、一般的な規則は、開口部はダイ表面の
少なくとも２０％を露出し、好ましくはダイ表面の少な
くとも６０％を露出することである。それゆえ、ダイが
カプセル化されると、ダイ表面の少なくとも２０％が樹
脂パッケージ体と接触することになる。前述のように、
樹脂パッケージ材料のダイ表面に対する接着力は、樹脂
のリード・フレームに対する接着力よりも強い。その結
果、ダイ表面の２０％以上をパッケージ材料と接触させ
ることにより剥離の問題が改善される。本発明に用いる
のに適した開口部の寸法を決定する別の方法は、フラッ
グの内周と外周とを比較して、フラッグ寸法の関数とし
て開口部の寸法を規定することである。好ましくは、フ
ラッグの内周は、外周の測定値の少なくとも半分であ
る。しかしこの関係は、開口部の形により変わることが
ある。
の間のインターフェースの剥離の可能性を最小限に抑え
て、パッケージの割れの確率を小さくするためには、フ
ラッグ開口部により露出されるダイ表面の面積を最大に
しなければならない。開口部の特定の面積は、フラッグ
の寸法とそのフラッグに付着される半導体ダイの寸法と
に依存するので、一般的な規則は、開口部はダイ表面の
少なくとも２０％を露出し、好ましくはダイ表面の少な
くとも６０％を露出することである。それゆえ、ダイが
カプセル化されると、ダイ表面の少なくとも２０％が樹
脂パッケージ体と接触することになる。前述のように、
樹脂パッケージ材料のダイ表面に対する接着力は、樹脂
のリード・フレームに対する接着力よりも強い。その結
果、ダイ表面の２０％以上をパッケージ材料と接触させ
ることにより剥離の問題が改善される。本発明に用いる
のに適した開口部の寸法を決定する別の方法は、フラッ
グの内周と外周とを比較して、フラッグ寸法の関数とし
て開口部の寸法を規定することである。好ましくは、フ
ラッグの内周は、外周の測定値の少なくとも半分であ
る。しかしこの関係は、開口部の形により変わることが
ある。
【００１８】図５では開口部５４は、フラッグ５２のよ
うな正方形で示される。しかし、本発明により用いられ
る開口部の形は正方形に限らない。図６は、タイ・バー
６８により支持されるウィンドウ−フレーム・フラッグ
６２を有するリード・フレーム６０を示す。リード・フ
レーム６０にもリード線が含まれるが、図を簡単にする
ためにリード線は図示されていない。フラッグ６２内に
形成された開口部６４は、前述の正方形の開口部と対照
的に円形である。図６はリード・フレーム６０の上面図
であるために図６では先細りの端部は明かでないが、本
発明により、フラッグ６２の内端部６６は先細りの端部
を有する。円形の開口部を用いる利点は、間隙形成の可
能性がさらに小さくなることである。外方に先細りにな
った端部が間隙を排除する助けとなっても、ウィンドウ
−フレーム・フラッグの内隅に空隙が形成される可能性
が依然として少しはある。開口部を円形にすることによ
り、内隅がなくなり、そのために隅に空隙ができること
が問題でなくなる。
うな正方形で示される。しかし、本発明により用いられ
る開口部の形は正方形に限らない。図６は、タイ・バー
６８により支持されるウィンドウ−フレーム・フラッグ
６２を有するリード・フレーム６０を示す。リード・フ
レーム６０にもリード線が含まれるが、図を簡単にする
ためにリード線は図示されていない。フラッグ６２内に
形成された開口部６４は、前述の正方形の開口部と対照
的に円形である。図６はリード・フレーム６０の上面図
であるために図６では先細りの端部は明かでないが、本
発明により、フラッグ６２の内端部６６は先細りの端部
を有する。円形の開口部を用いる利点は、間隙形成の可
能性がさらに小さくなることである。外方に先細りにな
った端部が間隙を排除する助けとなっても、ウィンドウ
−フレーム・フラッグの内隅に空隙が形成される可能性
が依然として少しはある。開口部を円形にすることによ
り、内隅がなくなり、そのために隅に空隙ができること
が問題でなくなる。
【００１９】図７および図８は本発明による半導体装置
のリード・フレームに用いるのに適した他の開口部形で
ある。図７にはリード・フレーム７０が部分的に図示さ
れている。図示されたリード・フレームの部分は、開口
部７４とタイ・バー７８とを有するウィンドウ−フレー
ム・フラッグ７２である。フラッグ７２は正方形でなく
長方形である。フラッグの形は、半導体ダイの形により
決まるのが普通である。言い換えれば、正方形のダイは
正方形のフラッグ上に搭載され、長方形のダイは長方形
のフラッグに搭載されるのが普通である。フラッグ７２
の開口部７４も長方形である。リード・フレーム７０で
は、フラッグの長方形の開口部により、正方形の開口部
が用いられた場合よりも大きな半導体表面の部分が露出
される。フラッグの開口部を通じてできるだけ大きなダ
イ表面の部分を露出させることがパッケージ体の剥離を
防ぐ助けとなる。同様に、図８の上面図に部分的に図示
されたリード・フレーム８０には、楕円形または長円形
の開口部８４を有するフラッグ８２が含まれる。フラッ
グ８２はタイ・バー８８によりリード・フレーム８０内
に支持される。リード・フレーム７０にも８０にもリー
ド線が含まれてはいるが、図を簡単にするためにリード
線は描かれていないことに留意することは重要である。
のリード・フレームに用いるのに適した他の開口部形で
ある。図７にはリード・フレーム７０が部分的に図示さ
れている。図示されたリード・フレームの部分は、開口
部７４とタイ・バー７８とを有するウィンドウ−フレー
ム・フラッグ７２である。フラッグ７２は正方形でなく
長方形である。フラッグの形は、半導体ダイの形により
決まるのが普通である。言い換えれば、正方形のダイは
正方形のフラッグ上に搭載され、長方形のダイは長方形
のフラッグに搭載されるのが普通である。フラッグ７２
の開口部７４も長方形である。リード・フレーム７０で
は、フラッグの長方形の開口部により、正方形の開口部
が用いられた場合よりも大きな半導体表面の部分が露出
される。フラッグの開口部を通じてできるだけ大きなダ
イ表面の部分を露出させることがパッケージ体の剥離を
防ぐ助けとなる。同様に、図８の上面図に部分的に図示
されたリード・フレーム８０には、楕円形または長円形
の開口部８４を有するフラッグ８２が含まれる。フラッ
グ８２はタイ・バー８８によりリード・フレーム８０内
に支持される。リード・フレーム７０にも８０にもリー
ド線が含まれてはいるが、図を簡単にするためにリード
線は描かれていないことに留意することは重要である。
【００２０】図９は、図８の直線９−１０に沿って切断
したリード・フレーム８０のある可能な構成を示す分解
断面図である。図９は、フラッグの内端が完全に先細り
になっていない本発明の別の変形を示す。図９では、フ
ラッグ８２にはフラッグの内周を規定する開口部８４が
含まれる。しかし内周には２つの端部、垂直の端部８６
と先細りの端部８８とが含まれる。先細りの端部８８を
形成するために用いられるリード・フレーム製造技術に
よっては、たとえば打ち抜きは、結果として垂直な端部
を形成することがあり、またフラッグの上面と底面との
間に１つの先細りの端部を形成することができない場合
もある。一方、別の理由で垂直の端部が望ましいことも
ある。好ましくは、垂直端部８６はできるだけ小さくし
て、端部付近の間隙形成を避ける。フラッグの内周の一
部が垂直であっても、フラッグ８２の端部により、従来
のウィンドウ−フレーム・フラッグのリード・フレーム
と較べてフラッグの内端付近に間隙が形成される機会が
減る。
したリード・フレーム８０のある可能な構成を示す分解
断面図である。図９は、フラッグの内端が完全に先細り
になっていない本発明の別の変形を示す。図９では、フ
ラッグ８２にはフラッグの内周を規定する開口部８４が
含まれる。しかし内周には２つの端部、垂直の端部８６
と先細りの端部８８とが含まれる。先細りの端部８８を
形成するために用いられるリード・フレーム製造技術に
よっては、たとえば打ち抜きは、結果として垂直な端部
を形成することがあり、またフラッグの上面と底面との
間に１つの先細りの端部を形成することができない場合
もある。一方、別の理由で垂直の端部が望ましいことも
ある。好ましくは、垂直端部８６はできるだけ小さくし
て、端部付近の間隙形成を避ける。フラッグの内周の一
部が垂直であっても、フラッグ８２の端部により、従来
のウィンドウ−フレーム・フラッグのリード・フレーム
と較べてフラッグの内端付近に間隙が形成される機会が
減る。
【００２１】関連する寸法にもよるが、完全に垂直の端
部を有する円形，長円形または楕円形の開口部は、フラ
ッグの内端に沿った間隙形成を充分に防ぐことができ
る。図１０はフラッグ８２に適用され、本発明による垂
直端部構成を示す。図１０は図８の直線９−１０に沿っ
て切断したフラッグ８２の分解断面図である。図１０に
示されるように、フラッグ８２は垂直の内端部８６を有
するが、先細りの内端を含まない。開口部８４の形が鋭
角の隅を持たないようなものであれば、先細りの端部が
必要でないこともある。たとえば、円形，長円形または
楕円形の開口部は隅を持たないので、先細りの内端部を
必要としなくても樹脂成形化合物によりカプセル化の間
の間隙形成を充分に防ぐことができる。円形，長円形ま
たは楕円形の開口部が間隙形成を充分に抑えるために
は、開口部がフラッグの全面積の少なくとも２０％を占
めることが期待され、好ましくは開口部がフラッグ面積
の少なくとも５０％を占めることが期待される。
部を有する円形，長円形または楕円形の開口部は、フラ
ッグの内端に沿った間隙形成を充分に防ぐことができ
る。図１０はフラッグ８２に適用され、本発明による垂
直端部構成を示す。図１０は図８の直線９−１０に沿っ
て切断したフラッグ８２の分解断面図である。図１０に
示されるように、フラッグ８２は垂直の内端部８６を有
するが、先細りの内端を含まない。開口部８４の形が鋭
角の隅を持たないようなものであれば、先細りの端部が
必要でないこともある。たとえば、円形，長円形または
楕円形の開口部は隅を持たないので、先細りの内端部を
必要としなくても樹脂成形化合物によりカプセル化の間
の間隙形成を充分に防ぐことができる。円形，長円形ま
たは楕円形の開口部が間隙形成を充分に抑えるために
は、開口部がフラッグの全面積の少なくとも２０％を占
めることが期待され、好ましくは開口部がフラッグ面積
の少なくとも５０％を占めることが期待される。
【００２２】上記の説明と本件に含まれる図面は、本発
明に伴う利点の多くを示す。フラッグの先細りの端部は
樹脂成形化合物の流れに従い、樹脂の境界層分離が最小
限になる。別の利点は、本発明による半導体装置のパッ
ケージの割れの発生が、多くの既存の樹脂カプセル化装
置と較べて少なくなることである。パッケージの割れが
少なくなるのは、樹脂成形化合物と半導体ダイ表面との
間のインターフェース面積が大きくなった結果である。
本発明による半導体装置がパッケージの割れに対して影
響を受けにくいもう１つの理由は、先細りの内端部が、
そうでなければ鋭角の隅となる部分の代わりとなるため
である。パッケージ体の応力は、鋭角の隅付近に集中す
る。内端部を先細りにするか、フラッグの開口部の形を
最適なものにするか、あるいはその両方によって鋭角の
内隅をなくすることにより、パッケージ内の応力を軽減
し、それによりパッケージの割れの可能性を小さくす
る。別の利点として、本発明により、ダイ付着エポキシ
とリード・フレーム・フラッグとの間に起こる剥離の可
能性が、これらの２つの成分の間のインターフェース面
積を小さくすることにより軽減される。
明に伴う利点の多くを示す。フラッグの先細りの端部は
樹脂成形化合物の流れに従い、樹脂の境界層分離が最小
限になる。別の利点は、本発明による半導体装置のパッ
ケージの割れの発生が、多くの既存の樹脂カプセル化装
置と較べて少なくなることである。パッケージの割れが
少なくなるのは、樹脂成形化合物と半導体ダイ表面との
間のインターフェース面積が大きくなった結果である。
本発明による半導体装置がパッケージの割れに対して影
響を受けにくいもう１つの理由は、先細りの内端部が、
そうでなければ鋭角の隅となる部分の代わりとなるため
である。パッケージ体の応力は、鋭角の隅付近に集中す
る。内端部を先細りにするか、フラッグの開口部の形を
最適なものにするか、あるいはその両方によって鋭角の
内隅をなくすることにより、パッケージ内の応力を軽減
し、それによりパッケージの割れの可能性を小さくす
る。別の利点として、本発明により、ダイ付着エポキシ
とリード・フレーム・フラッグとの間に起こる剥離の可
能性が、これらの２つの成分の間のインターフェース面
積を小さくすることにより軽減される。
【００２３】以上、前述の必要性と利点とを完全に満足
させる、本発明による先細りのウィンドウ−フレーム・
フラッグを有する半導体装置と、その作成方法とがが提
供されたことは明かである。本発明は、特定の実施例に
関して説明および図示されたが、本発明はこれらの説明
された実施例に制限されるものではない。当業者であれ
ば、本発明の精神から逸脱することなく修正および変形
が可能であることが認識されよう。たとえば、本発明
は、金属リード・フレームに多く適用されるが、本発明
は特定の種類のリード・フレーム材料に制限されない。
また、本発明は特定の種類の半導体ダイや、半導体ダイ
をリード・フレームに結合する特定の方法に制限されな
い。さらに、パッケージ体の外側のリード線の構造は、
ガル・ウィング型，Ｊリード形およびスルーホール構造
などを含む当技術で周知のあるいは使用される任意の構
造となりうる。さらに、本発明はフラッグ内に形成され
る開口部に関して特定の形を用いることに制限されな
い。本発明により用いられるリード・フレームのフラッ
グはその中にただ１つの開口部しか形成していないが、
開口部の寸法は前記の説明により可変することがある。
本発明により用いられるリード・フレームは図示される
ようにタイ・バーを含む必要がないことに留意すること
もまた重要である。そのため、本発明は、添付の請求項
の範囲に入るすべてのこのような変形および修正を包括
するものである。
させる、本発明による先細りのウィンドウ−フレーム・
フラッグを有する半導体装置と、その作成方法とがが提
供されたことは明かである。本発明は、特定の実施例に
関して説明および図示されたが、本発明はこれらの説明
された実施例に制限されるものではない。当業者であれ
ば、本発明の精神から逸脱することなく修正および変形
が可能であることが認識されよう。たとえば、本発明
は、金属リード・フレームに多く適用されるが、本発明
は特定の種類のリード・フレーム材料に制限されない。
また、本発明は特定の種類の半導体ダイや、半導体ダイ
をリード・フレームに結合する特定の方法に制限されな
い。さらに、パッケージ体の外側のリード線の構造は、
ガル・ウィング型，Ｊリード形およびスルーホール構造
などを含む当技術で周知のあるいは使用される任意の構
造となりうる。さらに、本発明はフラッグ内に形成され
る開口部に関して特定の形を用いることに制限されな
い。本発明により用いられるリード・フレームのフラッ
グはその中にただ１つの開口部しか形成していないが、
開口部の寸法は前記の説明により可変することがある。
本発明により用いられるリード・フレームは図示される
ようにタイ・バーを含む必要がないことに留意すること
もまた重要である。そのため、本発明は、添付の請求項
の範囲に入るすべてのこのような変形および修正を包括
するものである。
【図１】既知の成形法を用いて従来のリード・フレーム
上に搭載された半導体ダイの周囲にプラスチックのパッ
ケージ体を形成するために用いられる鋳型具の断面図で
ある。
上に搭載された半導体ダイの周囲にプラスチックのパッ
ケージ体を形成するために用いられる鋳型具の断面図で
ある。
【図２】成形作業中の図１のリード・フレームおよび半
導体ダイの周囲の樹脂の流れを示す分解断面図である。
導体ダイの周囲の樹脂の流れを示す分解断面図である。
【図３】本発明による半導体装置の断面図である。
【図４】成形作業中の図３のリード・フレームおよび半
導体ダイの周囲の樹脂の流れを示す分解断面図である。
導体ダイの周囲の樹脂の流れを示す分解断面図である。
【図５】本発明による半導体装置に用いるのに適したリ
ード・フレームの上面図である。
ード・フレームの上面図である。
【図６】本発明による半導体装置に用いるのに適した別
のリード・フレームの上面図である。
のリード・フレームの上面図である。
【図７】本発明による、リード・フレームのフラッグ内
の開口部に適した別の形を示す。
の開口部に適した別の形を示す。
【図８】本発明による、リード・フレームのフラッグ内
の開口部に適した別の形を示す。
の開口部に適した別の形を示す。
【図９】本発明による図８に示されたリード・フレーム
を、直線９−１０で切断した１つの可能な断面図であ
る。
を、直線９−１０で切断した１つの可能な断面図であ
る。
【図１０】本発明による図８に示されたリード・フレー
ムを、直線９−１０で切断した別の可能な断面図であ
る。
ムを、直線９−１０で切断した別の可能な断面図であ
る。
３０ 半導体装置 ３２ リード・フレーム ３４ リード線 ３６ ウィンドウ−フレーム・フラッグ ４０ ワイヤ・ボンド ４２ パッケージ ４４ 開口部 ４６ 先細りの内端部
Claims (3)
- 【請求項１】 開口部のあるフラッグを有する半導体装
置（３０）であって：それぞれが内側部分と外側部分と
を有する複数のリード線（３４）；および上面と、底面
と、外周と、フラッグを貫通して延在する開口部（４
４）と、前記開口部により規定される内周とを有するフ
ラッグ（３６）であって、内周には先細りの端部（４
６）があり、この先細りの端部は前記開口部が底面より
も上面において小さくなるような方向に先細りにされる
フラッグ（３６）；によって構成されることを特徴とす
るリード・フレーム（３２）；前記リード・フレームの
前記フラッグの上面に配置された半導体ダイ（３８）；
前記半導体ダイを前記の複数のリード線に電気的に結合
する手段（４０）；および前記半導体ダイ，前記フラッ
グ，前記開口部および前記の複数のリード線の内側部分
をカプセル化する樹脂パッケージ体（４２）；によって
構成されることを特徴とする半導体装置（３０）。 - 【請求項２】 開口部のあるダイ支持部材を有する半導
体装置（３０）であって：複数のリード線（３４）；上
面，底面および外周を有する四辺形のダイ支持部材（３
６）；前記ダイ支持部材の上面から底面に延在する開口
部（４４）であって、前記開口部により前記ダイ支持部
材の内周が作られ、このとき内周は先細りの端部（４
６）を有し、この先細りの端部は前記開口部が上面にお
いて底面よりも小さくなる方向に先細りにされる開口部
（４４）；前記ダイ支持部材の上面に搭載された半導体
ダイ（３８）であって、前記ダイ支持部材の前記開口部
により露出される表面を有する半導体ダイ（３８）；前
記半導体ダイを前記の複数のリード線に電気的に結合す
る手段（４０）；および前記の複数のリード線の部分
と、前記ダイ支持部材と、前記半導体ダイとをカプセル
化し、樹脂パッケージ体が前記開口部により露出される
前記半導体ダイの表面と接触するように前記ダイ支持部
材の前記開口部を充填する樹脂パッケージ体（４２）；
によって構成されることを特徴とする半導体装置（３
０）。 - 【請求項３】 開口部のあるダイ支持部材を有する半導
体装置（３０）であって：複数のリード線（３４）；上
面，底面，外周および外周内の部分を有する四辺形のダ
イ支持部材（３６）；前記ダイ支持部材の上面から底面
に延在する唯一の開口部（４４）であって、前記開口部
は円形または楕円形で前記ダイ支持部材の内周を構成
し、このとき前記開口部は前記ダイ支持部分の少なくと
も５０％を占有し、前記内周は前記ダイ支持部材の上面
から底面まで延在して、前記開口部が上面において底面
よりも小さくなる方向に先細りにされる唯一の開口部
（４４）；前記ダイ支持部材の上面に搭載された半導体
ダイ（３８）であって、前記ダイ支持部材の前記開口部
により露出される表面を有する半導体ダイ（３８）；前
記半導体ダイを前記の複数のリード線に電気的に結合す
る手段（４０）；および前記の複数のリード線の部分
と、前記ダイ支持部材と、前記半導体ダイとをカプセル
化し、樹脂パッケージ体が前記開口部により露出される
前記半導体ダイの表面と接触するように前記ダイ支持部
材の前記開口部を充填する樹脂パッケージ体（４２）；
によって構成されることを特徴とする半導体装置（３
０）。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/919,442 US5233222A (en) | 1992-07-27 | 1992-07-27 | Semiconductor device having window-frame flag with tapered edge in opening |
| US919442 | 2001-07-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0697354A true JPH0697354A (ja) | 1994-04-08 |
| JP3504297B2 JP3504297B2 (ja) | 2004-03-08 |
Family
ID=25442089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20017493A Expired - Lifetime JP3504297B2 (ja) | 1992-07-27 | 1993-07-21 | 開口部のあるダイ支持部材を有する半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5233222A (ja) |
| EP (1) | EP0580987A1 (ja) |
| JP (1) | JP3504297B2 (ja) |
| KR (1) | KR100296531B1 (ja) |
| SG (1) | SG45266A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007053195A (ja) * | 2005-08-17 | 2007-03-01 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US7189019B2 (en) | 1999-03-31 | 2007-03-13 | Brother Kogyo Kabushiki Kaisha | Image forming apparatus |
| JP2009260367A (ja) * | 2009-06-29 | 2009-11-05 | Renesas Technology Corp | 半導体装置 |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2957335B2 (ja) * | 1991-10-29 | 1999-10-04 | ローム株式会社 | リードフレームの製造方法 |
| JPH0794539A (ja) * | 1993-09-20 | 1995-04-07 | Fujitsu Ltd | 半導体装置 |
| JPH0878605A (ja) * | 1994-09-01 | 1996-03-22 | Hitachi Ltd | リードフレームおよびそれを用いた半導体集積回路装置 |
| DE4433689C2 (de) * | 1994-09-21 | 1996-07-11 | Siemens Ag | Chipkonfiguration und Verwendung eines entsprechenden Chips |
| SE514116C2 (sv) | 1994-10-19 | 2001-01-08 | Ericsson Telefon Ab L M | Förfarande för framställning av en kapslad optokomponent, gjutform för kapsling av en optokomponent och tryckanordning för gjutform |
| JP2767404B2 (ja) * | 1994-12-14 | 1998-06-18 | アナムインダストリアル株式会社 | 半導体パッケージのリードフレーム構造 |
| DE19506958C2 (de) * | 1995-02-28 | 1998-09-24 | Siemens Ag | Halbleitervorrichtung mit gutem thermischen Verhalten |
| DE19536525B4 (de) * | 1995-09-29 | 2005-11-17 | Infineon Technologies Ag | Leiterrahmen für integrierte Schaltungen |
| EP0833382B1 (en) * | 1996-09-30 | 2005-11-30 | STMicroelectronics S.r.l. | Plastic package for electronic devices |
| KR100216064B1 (ko) * | 1996-10-04 | 1999-08-16 | 윤종용 | 반도체 칩 패키지 |
| JP3012816B2 (ja) * | 1996-10-22 | 2000-02-28 | 松下電子工業株式会社 | 樹脂封止型半導体装置およびその製造方法 |
| KR100205353B1 (ko) * | 1996-12-27 | 1999-07-01 | 구본준 | 프리-몰드 패들을 갖는 반도체 패키지 제조 공정용 리드 프레임 |
| TW330337B (en) * | 1997-05-23 | 1998-04-21 | Siliconware Precision Industries Co Ltd | Semiconductor package with detached die pad |
| US5932924A (en) * | 1998-02-02 | 1999-08-03 | Motorola, Inc. | Leadframe having continuously reducing width and semiconductor device including such a leadframe |
| JPH11307713A (ja) * | 1998-04-24 | 1999-11-05 | Sony Corp | 半導体装置用リードフレーム |
| US6239480B1 (en) * | 1998-07-06 | 2001-05-29 | Clear Logic, Inc. | Modified lead frame for improved parallelism of a die to package |
| JP2000058735A (ja) * | 1998-08-07 | 2000-02-25 | Hitachi Ltd | リードフレーム、半導体装置及び半導体装置の製造方法 |
| US6753922B1 (en) * | 1998-10-13 | 2004-06-22 | Intel Corporation | Image sensor mounted by mass reflow |
| US6677665B2 (en) | 1999-01-18 | 2004-01-13 | Siliconware Precision Industries Co., Ltd. | Dual-die integrated circuit package |
| SG91808A1 (en) * | 1999-02-09 | 2002-10-15 | Inst Of Microelectronics | Lead frame for an integrated circuit chip (small window) |
| KR100350046B1 (ko) | 1999-04-14 | 2002-08-24 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 방열판이 부착된 반도체패키지 |
| TW410452B (en) * | 1999-04-28 | 2000-11-01 | Siliconware Precision Industries Co Ltd | Semiconductor package having dual chips attachment on the backs and the manufacturing method thereof |
| US7034382B2 (en) * | 2001-04-16 | 2006-04-25 | M/A-Com, Inc. | Leadframe-based chip scale package |
| US6512286B1 (en) | 2001-10-09 | 2003-01-28 | Siliconware Precision Industries Co., Ltd. | Semiconductor package with no void in encapsulant and method for fabricating the same |
| US6809408B2 (en) | 2002-01-31 | 2004-10-26 | Siliconware Precision Industries Co., Ltd. | Semiconductor package with die pad having recessed portion |
| US6996897B2 (en) * | 2002-07-31 | 2006-02-14 | Freescale Semiconductor, Inc. | Method of making a mount for electronic devices |
| TWI267958B (en) * | 2002-11-21 | 2006-12-01 | Siliconware Precision Industries Co Ltd | Semiconductor package with stilts for supporting dice |
| US7012324B2 (en) | 2003-09-12 | 2006-03-14 | Freescale Semiconductor, Inc. | Lead frame with flag support structure |
| MY136216A (en) * | 2004-02-13 | 2008-08-29 | Semiconductor Components Ind | Method of forming a leadframe for a semiconductor package |
| KR100586699B1 (ko) * | 2004-04-29 | 2006-06-08 | 삼성전자주식회사 | 반도체 칩 패키지와 그 제조 방법 |
| JP2005327830A (ja) * | 2004-05-13 | 2005-11-24 | Mitsubishi Electric Corp | 半導体マイクロデバイス |
| US8138586B2 (en) * | 2005-05-06 | 2012-03-20 | Stats Chippac Ltd. | Integrated circuit package system with multi-planar paddle |
| JP4518113B2 (ja) * | 2007-07-25 | 2010-08-04 | Ｔｄｋ株式会社 | 電子部品内蔵基板及びその製造方法 |
| US7839004B2 (en) * | 2008-07-30 | 2010-11-23 | Sanyo Electric Co., Ltd. | Semiconductor device, semiconductor module, method for manufacturing semiconductor device, and lead frame |
| TWI595608B (zh) * | 2013-12-23 | 2017-08-11 | 矽品精密工業股份有限公司 | 半導體封裝件及其製法 |
| JP2016018979A (ja) * | 2014-07-11 | 2016-02-01 | 株式会社デンソー | モールドパッケージ |
| KR20170064594A (ko) * | 2015-12-01 | 2017-06-12 | 삼성디스플레이 주식회사 | 전자 소자의 실장 방법 및 이에 사용되는 언더 필 필름 |
| US10049969B1 (en) * | 2017-06-16 | 2018-08-14 | Allegro Microsystems, Llc | Integrated circuit |
| JP7109347B2 (ja) * | 2018-12-03 | 2022-07-29 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
| CN112236100B (zh) * | 2019-04-15 | 2024-01-02 | 柯惠Lp公司 | 校准手术机器人的器械驱动单元的转矩传感器的方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57133655A (en) * | 1981-02-10 | 1982-08-18 | Pioneer Electronic Corp | Lead frame |
| US4862246A (en) * | 1984-09-26 | 1989-08-29 | Hitachi, Ltd. | Semiconductor device lead frame with etched through holes |
| US4918511A (en) * | 1985-02-01 | 1990-04-17 | Advanced Micro Devices, Inc. | Thermal expansion compensated metal lead frame for integrated circuit package |
| JPS62283648A (ja) * | 1986-06-02 | 1987-12-09 | Matsushita Electronics Corp | 樹脂封止型半導体装置 |
| US4884124A (en) * | 1986-08-19 | 1989-11-28 | Mitsubishi Denki Kabushiki Kaisha | Resin-encapsulated semiconductor device |
| JPS6381965A (ja) * | 1986-09-26 | 1988-04-12 | Hitachi Ltd | 電子装置 |
| US4942452A (en) * | 1987-02-25 | 1990-07-17 | Hitachi, Ltd. | Lead frame and semiconductor device |
| US5150193A (en) * | 1987-05-27 | 1992-09-22 | Hitachi, Ltd. | Resin-encapsulated semiconductor device having a particular mounting structure |
| JPH01111318A (ja) * | 1987-10-26 | 1989-04-28 | Nec Corp | 樹脂封止型半導体装置 |
| US4994895A (en) * | 1988-07-11 | 1991-02-19 | Fujitsu Limited | Hybrid integrated circuit package structure |
| US4924291A (en) * | 1988-10-24 | 1990-05-08 | Motorola Inc. | Flagless semiconductor package |
| JPH02194640A (ja) * | 1989-01-24 | 1990-08-01 | Oki Electric Ind Co Ltd | 樹脂封止型半導体装置 |
| JPH02244746A (ja) * | 1989-03-17 | 1990-09-28 | Hitachi Ltd | 樹脂封止型半導体装置 |
| JPH0311754A (ja) * | 1989-06-09 | 1991-01-21 | Nec Corp | 半導体装置 |
| JPH0318048A (ja) * | 1989-06-14 | 1991-01-25 | Matsushita Electron Corp | 半導体装置 |
| US5021864A (en) * | 1989-09-05 | 1991-06-04 | Micron Technology, Inc. | Die-mounting paddle for mechanical stress reduction in plastic IC packages |
-
1992
- 1992-07-27 US US07/919,442 patent/US5233222A/en not_active Expired - Lifetime
-
1993
- 1993-06-01 EP EP93108747A patent/EP0580987A1/en not_active Withdrawn
- 1993-06-01 SG SG1996002292A patent/SG45266A1/en unknown
- 1993-06-15 KR KR1019930010845A patent/KR100296531B1/ko not_active IP Right Cessation
- 1993-07-21 JP JP20017493A patent/JP3504297B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7189019B2 (en) | 1999-03-31 | 2007-03-13 | Brother Kogyo Kabushiki Kaisha | Image forming apparatus |
| US7419319B2 (en) | 1999-03-31 | 2008-09-02 | Brother Kogyo Kabushiki Kaisha | Image forming apparatus |
| JP2007053195A (ja) * | 2005-08-17 | 2007-03-01 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP4668729B2 (ja) * | 2005-08-17 | 2011-04-13 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2009260367A (ja) * | 2009-06-29 | 2009-11-05 | Renesas Technology Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3504297B2 (ja) | 2004-03-08 |
| EP0580987A1 (en) | 1994-02-02 |
| SG45266A1 (en) | 1998-01-16 |
| US5233222A (en) | 1993-08-03 |
| KR940003005A (ko) | 1994-02-19 |
| KR100296531B1 (ko) | 2001-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3504297B2 (ja) | 開口部のあるダイ支持部材を有する半導体装置 | |
| US6627976B1 (en) | Leadframe for semiconductor package and mold for molding the same | |
| US20040061217A1 (en) | Thin and heat radiant semiconductor package and method for manufacturing | |
| US5708294A (en) | Lead frame having oblique slits on a die pad | |
| JPH03136355A (ja) | ヒートシンク付半導体装置 | |
| KR100346671B1 (ko) | 플라스틱성형타입반도체장치및그의제조방법 | |
| JPH03177060A (ja) | 半導体装置用リードフレーム | |
| JPH043450A (ja) | 樹脂封止型半導体装置 | |
| US6921967B2 (en) | Reinforced die pad support structure | |
| US6501158B1 (en) | Structure and method for securing a molding compound to a leadframe paddle | |
| CN113013127A (zh) | 用于半导体器件的引线框架、对应的半导体产品和方法 | |
| US6194779B1 (en) | Plastic mold type semiconductor device | |
| JPH10112519A (ja) | 熱放散手段を有する集積回路装置及びその製造方法 | |
| KR100819794B1 (ko) | 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법 | |
| JP2004335776A (ja) | 半導体装置 | |
| KR100983304B1 (ko) | 리이드 프레임 및, 그것을 적용하여 제조된 반도체 팩키지및, 반도체 팩키지의 제조 방법 | |
| KR200292411Y1 (ko) | 스몰 다이패드 패키지용 리드프레임 | |
| JP2752803B2 (ja) | 半導体装置の製造方法 | |
| KR0152574B1 (ko) | 단차 가공된 다이 패드 부분을 갖는 리드 프레임 | |
| JPH11168167A (ja) | リードフレームとこれを用いた半導体装置 | |
| JP2005183492A (ja) | 半導体装置 | |
| JP2984137B2 (ja) | 樹脂封止型半導体装置 | |
| JPH10242343A (ja) | 半導体装置及びその製造方法 | |
| JPH07193179A (ja) | リードフレーム | |
| JPH02295140A (ja) | 半導体装置の樹脂封止方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031210 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |