JPH02194640A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH02194640A
JPH02194640A JP1014461A JP1446189A JPH02194640A JP H02194640 A JPH02194640 A JP H02194640A JP 1014461 A JP1014461 A JP 1014461A JP 1446189 A JP1446189 A JP 1446189A JP H02194640 A JPH02194640 A JP H02194640A
Authority
JP
Japan
Prior art keywords
gap
mounting surface
resin
die pad
element mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1014461A
Other languages
English (en)
Inventor
Takahiro Oka
隆弘 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP1014461A priority Critical patent/JPH02194640A/ja
Publication of JPH02194640A publication Critical patent/JPH02194640A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は樹脂封止型半導体装置、特にそのダイパッドと
リードの構造に関するものである。
(従来の技術) 従来、このような分野の技術としては、第2図、第3図
(a)、(b)及び第4図(a)、(b>に示すような
ものがあった。以下、その構成を図を用いて説明する。
第2図は従来の樹脂封止型半導体装置の一般的な構造を
示す断面図であり、第3図(a)、(b)はリードフレ
ームのエツチング加工方法を示す断面図、及び第4図(
a>、(b)はリードフレームのプレス加工方法を示す
断面図である。
第2図において、この樹脂封止型半導体装置はリードフ
レーム1を有し、リードフレーム1はグイハツト2と複
数のリード3によって構成されている。リード3は、ダ
イパッド2測のインナーリード部3aと外方へ導出され
たアウターリード部3bから成るものである。
前記ダイパッド2の素子搭載面側には、半導体素子4が
共晶または接着剤等により固着されており、この半導体
素子4とインナーリード部3aは、金線等のワイヤ5に
よって電気的に接続されている。これらのダイパッド2
、半導体素子4、ワイヤ5及びインナーリード部3aは
、エポキシ等から成る樹脂封止部6によって樹脂封止さ
れている。
このように構成された半導体装置において、前記リード
フレーム1の加工は、第3図(a)。
(b)または第4図(a)、(b)に示すような方法で
行なわれる。
第3図(a)、(b)のエツチング加工法は、先ず同図
(a)に示すように薄板状のリードフレーム材料7の両
面に所定パターンのエツチング用レジスト8を形成する
。その際、リードフレーム材料7を介して互いに対向す
る位置のパターンが同一となるようにレジスト8を形成
する。
次いで、矢印Aの方向から化学エツチングを施せば、図
中破線で示す如く両面から同一形状にエツチングされ、
第3図(b)に示すような断面形状によって間隙9が形
成される。ここに、例えば間隙9の一方の側はダイパッ
ド2であり、他方の側はリード3のインナーリード部3
aである。それぞれの端面中央部には、間隙9の内方へ
突出する鋭い突起部10が形成される。
第4図(a)、(b)のプレス加工方法は、同図(a>
に示すようにリードフレーム材料7をプレス金型におい
てパンチ刃11により打ち抜くものである。打ち抜かれ
たリードフレーム材料7は第4図(b)に示す如く、間
隙9により例えばダイパッド2とインナーリード部3a
に分離される。
間隙9における端面上端部には丸味を帯びた円滑部12
が形成され、下端部には下方に突出する鋭利な突起部1
3が形成される。
(発明が解決しようとする課題) しかしながら、上記構成の樹脂封止型半導体装置におい
ては、樹脂封止部6にリードフレーム1の構造に起因す
る亀裂を生じ易いという問題があり、その解決が困難で
あった。
即ち、完成後の半導体装置を基板に実装する際の半田処
理や、温度サイクルテスト等の環境試験もしくは実装後
の使用環境等において、熱応力に基づく力がダイパッド
2の鋭い突起部10.13に集中し、第5図に示す如く
樹脂封止部6の内部または外部に達する亀裂14を生じ
てしまう。
また、前記突起部10.13は、間隙9に接するダイパ
ッド2とインナーリード部3aの端面に突出するように
形成されるため、樹脂封止時における樹脂の流れが妨げ
られる。そのため、樹脂はグイパッド2真面の素子非搭
載面に速やかに流入せず、その箇所におけるダイパッド
2と樹脂の密着性が悪くなってしまう。この場合第5図
に示すように、密着性の悪いダイパッド2と樹脂との界
面15に浸入した水分がなまれば、前記半田処理時等に
おける熱により図示の如く界面15が急激に膨張するの
で、グイパッド2端部付近から亀裂16を生じるおそれ
がある。
本発明は前記従来技術がもっていた課題として、ダイパ
ッドの突起部への応力集中によって亀裂を生じる点、及
びダイパッドと樹脂の密着不良に起因して亀裂を生じる
点について解決した樹脂封止型半導体装置を提供するも
のである。
(課題を解決するための手段) 本発明は前記課題を解決するために、半導体素子が搭載
された素子搭載面及びその裏面の素子非搭載面を有する
板状のダイパッドと、前記ダイパッドの端面と所定の間
隙を隔てて対向配置された複数のリードと、前記半導体
素子、前記ダイパッド及び前記リードの前記グイパッド
側を一体に封止する樹脂封止部とを備えた樹脂封止型半
導体装置において、前記素子搭載面側及び前記素子非搭
載面側のいずれか一方の側における前記間隙を前記グイ
パッド側と前記リード側の双方向に広げ、前記いずれか
一方の側の前記間隙を他方の側の前記間隙より広くした
ものである。
(作用) 本発明によれば、以上のように樹脂封止型半導体装置を
構成したので、素子搭載面側及び素子非搭載面側のいず
れか一方の側の間隙が他方の側より広くなるように形成
された間隙は、その形状によって従来グイパッドとイン
ナーリード部の端面に形成されていた鋭い突起部を緩や
かにするか、もしくは前記突起部を消滅させるように働
く。これにより、突起部への応力集中が緩和され、樹脂
封止部における亀裂発生が防止される。
また、一方が広く形成された前記間隙は、樹脂封止時に
おけるダイパッドの素子非搭載面への樹脂流れをスムー
ズに行なわしめ、その密着性を高める働きをする。それ
故、密着不良に起因する樹脂封止部の亀裂発生が防止さ
れる。
従って、前記課題を解決することができる。
(実施例) 第1図は本発明における第1の実施例を示す樹脂封止型
半導体装置の断面図、第6図(a)。
(b)は第1図の半導体装置におけるリードフレームの
加工方法を示す断面図である。
第1図において、この樹脂封止型半導体装置は従来と同
様に、ダイパッド21と複数のり−ド22から成るリー
ドフレーム23、ダイパッド21の素子搭載面21aに
固着された半導体素子24、半導体素子24とリード2
2を接続するワイヤ25、及びこれらを封止する樹脂封
止部26によって構成されている。前記リード22はイ
ンナーリード部22aとアウターリード部22bから成
り、互いに対向するインナーリード部22aとダイパッ
ド21のそれぞれの端面間には間隙27が形成されてい
る。
前記ダイパッド21とインナーリード部22aの各端面
形状は従来と異なった形状を呈している。
即ち、ダイパッド21の素子非搭載面21b側における
ダイパッド21とインナーリード部22aの各端面28
は、素子搭載面21a側の各端面29より広く開口され
ている。これにより前記間隙27は、素子非搭載面21
b側の間隙27bが素子搭載面21a側の間隙27aよ
り広くなるように形成されている。
このような構造のリードフレーム23は、第6図(a)
、(b)のようにして加工、製造される。
先ず第6図(a)に示すように、リードフレーム材料3
0の両面にエツチング用レジスト31を形成し、これに
パターニングを施す。その際、対応位置に形成される間
隙27用の開ロバターン32a、32bのうち、一方の
開ロバターン32bを他方の開ロバターン32aより大
きく形成する。
次いで、矢印Bの方向から図中破線で示すように化学エ
ツチングを施せば、第6図(b)の如き断面形状の間隙
27が形成され、ダイパッド21及びインナーリード部
22aが形成される。ここに間隙27は、素子非搭載面
21b側の間隙27bが素子搭載面21a側の間隙27
aより広く形成される。
この場合において、間隙27内に突出する突起部33の
断面形状は、従来の突起部より緩やかな形状となり、応
力集中が緩和される。また、間隙27bが広く開かれた
ことによって封止樹脂の流れがスムーズになり、ダイパ
ッド21の素子非搭載面21b下にも速やかに流入する
。それ故、素子非搭載面21bと樹脂との密着性が向上
する。
従って、応力集中及び樹脂の密着不良が防止され、樹脂
封止部26における亀裂発生が抑制される。
第7図は本発明における第2の実施例を示す樹脂封止型
半導体装置の断面図、第8図(a)〜(C)は第7図の
半導体装置におけるリードフレームの加工方法を示す断
面図である。
この実施例が第1の実施例と異なる点は、プレス加工法
によって作られるリードフレームに対し、段差構造を用
いて間隙の一方の側を広く形成したことである。第7図
において、プレス加工方法で作られたリードフレーム4
1は、ダイパッド42とリード43のインナーリード部
43aとの間隙44のうち、段差構造によって一方の側
の間隙44bが広く形成されている。即ち、ダイパッド
42の素子非搭載面42b側の間隙44bが、素子搭載
面42a側の間隙44aより広く形成されている。
このような構造のリードフレーム41を製造するために
は、先ず第8図(a)に示すように、従来と同様にプレ
ス加工で形成されたリードフレーム41を台座45上に
固定し、パンチ46を矢印Cの方向からリードフレーム
41に押し当てる。
その際、ダイパッド42とインナーリード部43aの間
隙44側の端面上部には突起部47が形成されているが
、この突起部47を含むグイパッド42とインナーリー
ド部43aの端部を第8図(b)のように加圧、変形す
る。これにより、第8図(C)に示すような形状のリー
ドフレーム41が得られる。なお、突起部47をそれぞ
れグイハツト42及びインナーリード部43aの端部に
確実に押し込み、かつそれらの端部に丸味を帯びさせる
ために、パンチ46の加圧面を凸状の円筒面としてもよ
い。
上記第2の実施例のリードフレーム構造としても、第1
の実施例とほぼ同様の作用及び利点が得られると共に、
ルス加工法を用いることにより、成型上の自由度が得ら
れる。
なお、本発明は図示の実施例に限定されず、種々の変形
が可能であり、例えば次のような変形例が挙げられる。
(1) 間隙27.44の断面形状は、第1図及び第7
図に示されるもののみならず、他の形状としてもよい。
また、その形成方法も前記実施例の方法のみに限定され
るものではない。例えば、第9図(a)〜(C)に示す
リードフレームの加工方法を用いて、同図(c)に示す
ような間隙を形成してもよい。即ち、第9図(a)に示
すように従来のエツチング加工法で形成されたダイパッ
ド51とインナーリード部52に、パンチ53によるプ
レス成型を同図(b)のように施して、同図(c)に示
す形状の間隙54を形成してもよい。
このような形状としても、前記実施例とほぼ同様の作用
及び利点が得られる。
(2) 第1図、第7図及び第9図(C)においては二
それぞれの間隙27.44.54は素子非搭載面側が広
くなるように形成するものとしたが、これとは逆に素子
搭載面側が広くなるように形成してもよい。例えば第1
図における間隙27の形状を上下逆にし、第10図に示
すように素子搭載面21a側の間隙27aを素子非搭載
面21b側の間隙27bより広くしてもよい。
(3) 本発明の樹脂封止型半導体装置の形式、構造及
び形状等は第1図のものに限らず、例えばフラットパッ
ケージ形等種々の樹脂封止型半導体装置に幅広く適用可
能である。
(発明の効果) 以上詳細な説明したように、本発明によれば、ダイパッ
ドとリード間における間隙を、素子搭載面側及び素子非
搭載面側のいずれが一方の側で広げることにより、従来
グイパッドとインナーリード部の端部に形成されていた
突起部の形状を緩やかにするか、もしくは突起部を消滅
させることができる。これにより、突起部への応力集中
が回避され、応力集中に起因して樹脂封止部に生じる亀
裂を防止することができる。
また、間隙の一方の側が広げられたことによって封止樹
脂の流れがスムーズになり、ダイパッドの素子非搭載面
と樹脂との密着性が向上する。それ故、密着不良に起因
する樹脂封止部の亀裂も確実に防止される。
従って、封止性能が著しく高められ、樹脂封止型半導体
装置の信頼性が向上するという効果がある。
【図面の簡単な説明】
第1図は本発明の第1の実施例を示す樹脂封止型半導体
装置の断面図、第2図は従来の樹脂封止力半導体装置の
断面図、第3図(a)、(b)は従来のリードフレーム
のエツチング加工方法を示す断面図、第4図(a)、(
b)は従来のリードフレームのプレス加工方法を示す断
面図、第5図は亀裂を生じた従来の樹脂封止型半導体装
置の断面図、第6図(a)、(b)は第1図のリードフ
レームの加工方法を示す断面図、第7図は本発明の第2
の実施例を示す樹脂封止型半導体装置の断面図、第8図
(a)、(b)は第7図のリードフレームの加工方法を
示す断面図、第9図(a)〜(C)は本発明の変形例に
おけるリードフレームの加工方法を示す断面図、及び第
10図は本発明の他の変形例を示す樹脂封止型半導体装
置の断面図である。 21.42.51・・・・・・ダイパッド、21a。 42a・・・・・・素子搭載面、21b、42b・・・
・・・素子非搭載面、22.43・・・・・・リード、
22a。 43a、52・・・・・・インナーリード部、23.4
1・・・・・・リードフレーム、24・・・・・・半導
体素子、27゜27a、27b、44.44a、44b
、’54−・−・・・間隙。

Claims (1)

  1. 【特許請求の範囲】 半導体素子が搭載された素子搭載面及びその裏面の素子
    非搭載面を有する板状のダイパッドと、前記ダイパッド
    の端面と所定の間隙を隔てて対向配置された複数のリー
    ドと、 前記半導体素子、前記ダイパッド及び前記リードの前記
    ダイパッド側を一体に封止する樹脂封止部とを備えた樹
    脂封止型半導体装置において、前記素子搭載面側及び前
    記素子非搭載面側のいずれか一方の側における前記間隙
    を前記ダイパッド側と前記リード側の双方向に広げ、前
    記いずれか一方の側の前記間隙を他方の側の前記間隙よ
    り広くしたことを特徴とする樹脂封止型半導体装置。
JP1014461A 1989-01-24 1989-01-24 樹脂封止型半導体装置 Pending JPH02194640A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1014461A JPH02194640A (ja) 1989-01-24 1989-01-24 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1014461A JPH02194640A (ja) 1989-01-24 1989-01-24 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH02194640A true JPH02194640A (ja) 1990-08-01

Family

ID=11861690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1014461A Pending JPH02194640A (ja) 1989-01-24 1989-01-24 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH02194640A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233222A (en) * 1992-07-27 1993-08-03 Motorola, Inc. Semiconductor device having window-frame flag with tapered edge in opening
JP2011159837A (ja) * 2010-02-01 2011-08-18 Apic Yamada Corp リードフレーム及びledパッケージ用基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233222A (en) * 1992-07-27 1993-08-03 Motorola, Inc. Semiconductor device having window-frame flag with tapered edge in opening
JP2011159837A (ja) * 2010-02-01 2011-08-18 Apic Yamada Corp リードフレーム及びledパッケージ用基板

Similar Documents

Publication Publication Date Title
US6611047B2 (en) Semiconductor package with singulation crease
US3559285A (en) Method of forming leads for attachment to semi-conductor devices
JP2002076228A (ja) 樹脂封止型半導体装置
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
JPH11150216A (ja) 樹脂封止型半導体部品及びその製造方法
KR100568225B1 (ko) 리드 프레임 및 이를 적용한 반도체 패키지 제조방법
JP2000307049A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH07161896A (ja) リードフレームとその製造方法
JPH02194640A (ja) 樹脂封止型半導体装置
KR890004819B1 (ko) 수지봉합형 반도체장치의 제조방법
KR20020090328A (ko) 리드 프레임의 제조 방법, 리드 프레임, 및 반도체 장치
JPS611042A (ja) 半導体装置
JP2003007933A (ja) 樹脂封止型半導体装置
JPH03228339A (ja) ボンディングツール
JPS5812736B2 (ja) ジユシフウシガタハンドウタイソウチ
JPH06244335A (ja) 樹脂封止型半導体装置
JPH0810207Y2 (ja) 樹脂封止形半導体装置
JPH11260972A (ja) 薄型半導体装置
JPH11233709A (ja) 半導体装置およびその製造方法ならびに電子装置
JPH0236557A (ja) リードフレームおよびそれを用いた半導体装置
JPH03159163A (ja) リードフレーム
JP3793752B2 (ja) 半導体装置
JP2527503B2 (ja) リ―ドフレ―ムおよびその製造方法
JPH09129813A (ja) リードフレームおよびこれを用いた半導体装置
JPH08148634A (ja) リードフレームならびにそれを用いた半導体装置およびその製造方法