KR20020090328A - 리드 프레임의 제조 방법, 리드 프레임, 및 반도체 장치 - Google Patents

리드 프레임의 제조 방법, 리드 프레임, 및 반도체 장치 Download PDF

Info

Publication number
KR20020090328A
KR20020090328A KR1020020028815A KR20020028815A KR20020090328A KR 20020090328 A KR20020090328 A KR 20020090328A KR 1020020028815 A KR1020020028815 A KR 1020020028815A KR 20020028815 A KR20020028815 A KR 20020028815A KR 20020090328 A KR20020090328 A KR 20020090328A
Authority
KR
South Korea
Prior art keywords
die pad
pieces
lead frame
support bar
semiconductor device
Prior art date
Application number
KR1020020028815A
Other languages
English (en)
Inventor
도야히데키
니시자와미치히로
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20020090328A publication Critical patent/KR20020090328A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

코이닝에 의해 다이 패드를 얇게한 경우에도 리드 프레임에서 스트레인을 제거하는 리드 프레임의 제조 방법은, 리드, 다이 패드, 및 상기 다이 패드와 일체로 형성된 복수의 지지 바를 금속 스트립에 형성하는 프로세싱 단계; 상기 지지 바와 일체로 형성된 상기 다이 패드를 각 지지 바마다 분할하여 상기 다이 패드의 복수의 이격된 조각을 얻는 분할 단계; 및 상기 다이 패드의 상기 복수의 조각 각각의 적어도 하나의 주표면에서 코이닝하여 상기 다이 패드의 상기 복수의 조각을 얇게 하는 코이닝 단계를 포함한다.

Description

리드 프레임의 제조 방법, 리드 프레임, 및 반도체 장치{METHOD OF PRODUCTION OF LEAD FRAME, LEAD FRAME, AND SEMICONDUCTOR DEVICE}
본 발명은 리드 프레임의 제조 방법, 리드 프레임, 및 반도체 장치에 관한 것이다.
최근 전자 장비의 소형화의 증가에 따라 이러한 전자 장비에 탑재되는 반도체 장치의 소형화의 증가가 요구되고 있다. 다양한 종류의 반도체 장치가 있고, 그들 중 리드 프레임 상에 탑재된 반도체 칩으로 이루어진 것이 있다. 이 종류의 반도체 장치의 단면도를 관련 종래 기술의 하나로서 도 5a에 나타낸다.
관련 종래 기술의 반도체 장치(30)에서, 리드 프레임(31)의 다이 패드(31a)에 반도체 칩(34)이 고정된다. 반도체 칩(34)의 전극 단자(도시하지 않음) 및 리드 프레임(31)의 리드(31b)가 본딩 와이어(32)에 의해 본딩된다. 실런트(sealant; 33)를 사용하여 반도체 칩(34)과 본딩 와이어(32)를 밀봉한다.
도시된 바와 같이, 리드 프레임(31)의 리드(31b)가 갈매기 날개(gull wings)처럼 휘는 것이 아니라, 실런트(33)의 외주로부터 약간 돌출될 뿐이다. 이러한 리드(31b)가 설치된 반도체 장치를 "쿼드 플랫 넌리드"(quad flat non-lead; QFN) 타입 반도체 장치라 부른다. 상기한 바와 같이, QFN 타입 반도체 장치에서, 리드가 갈매기 날개처럼 휘지 않고 또한 외측으로부 많이 돌출되지 않기 때문에, 장치의 사이즈를 반도체 칩의 사이즈에 가깝게 할 수 있다.
이 반도체 장치(30)에서, 다이 패드(31a)의 이면, 즉 반도체 칩(34)이 고정되지 않는 쪽 표면이 밀봉되지 않고 외부에 노출된다. 이러한 구성에 따르면, 반도체 칩(34)에서 발생된 열을 외측으로 효율적으로 방사시킬 수 있는 이점이 있지만, 다이 패드(31a)와 실런트(33) 사이에 수분이 들어가기 쉬어 반도체 칩의 정상적인 기능을 정지시키게 된다. 또한, 다이 패드(31a)가 마더 보드 또는 그 외의 보드의 단자와 접촉되면, 단자가 단락될 수 있기 때문에, 단자들이 다이 패드(31a) 아래에 오지 않도록 보드를 설계해야 한다. 따라서, 보드의 설계 상에 제약을 주어야 하는 불편함을 초래한다.
이러한 불편함을 회피하기 위해서, 과거에는 도 5b에 나타낸 반도체 장치가 제안되어 있다. 이 반도체 장치(35)에서, 리드 프레임과 다이 패드를 적절하게 접속하는 지지 바(도시하지 않음)가 휘어져 다이 패드(31a)가 위쪽으로 올라가게 하여 다이 패드(31a)의 이면으로 삽입된 실런트(33)로 덮이게 함으로써 다이 패드(31a)가 외부에 노출되는 것을 방지한다. 그러나, 이러한 구성에 따르면, 지지 바의 휨 깊이량만큼 반도체 장치(35)의 두꼐 t가 크게 되는 새로운 불편함이 초래된다.
이러한 불편함을 회피하기 위해서, 도 5c에 나타낸 반도체 장치가 또한 제안되어 있다. 이 반도체 장치(36)에서, 지지 바는 휘어지지 않는다. 물론, 다이 패드(31a)의 이면이 하프 에칭(half etching)되어 다이 패드(31a)를 얇게 하고, 이면을 실런트(33)로 피복하여 다이 패드(31a)가 외부에 노출되는 것을 방지한다. 그러나, 하프 에칭은 일반적으로 고가이기 때문에, 반도체 장치의 제조 비용이 상승한다는 또 다른 문제점을 초래한다.
따라서, 하프 에칭 대신에 코이닝(coining)에 의해 다이 패드(31a)를 얇게 하는 것이 고려될 수 있다. 그러나, 코이닝에 따르면, 얇게 된 양만큼 재료가 신장되어, 광범위한 다이패드(31a) 영역이 코이닝된 경우, 신장량이 크게 되어 리드 프레임 전체에 스트레인이 생긴다는 또 다른 문제점을 초래한다.
본 발명의 목적은, 코이닝에 의해 다이 패드를 얇게 했을 때에도 리드 프레임에 생긴 스트레인을 소거하는 리드 프레임의 제조 방법, 그를 사용하여 이루어진 리드 프레임 및 반도체 장치를 제공하는 것이다.
도 1a 및 도 1b는 본 발명의 실시예에 따른 리드 프레임의 제조 방법의 평면도이고, 도 1c는 도 1b의A-A선에 따른 단면도.
도 2a는 본 발명의 방법에 의해 제조된 리드 프레임 상에 탑재된 반도체 칩을 구비한 반도체 장치의 평면도이고, 도 2b는 도 2a의 B-B선에 따른 단면도이며, 도 2c는 도 2a의 C-C선에 따른 단면도.
도 3a는 다이 패드의 조각이 실질적으로 삼각형인 경우의 본 발명의 실시예의 평면도이고, 도 3b는 다이 패드의 실질적인 삼각형 조각의 확대 평면도.
도 4a 및 도 4b는 다이 패드의 조각이 실질적으로 삼각형인 경우의 본 발명의 실시예의 이점을 설명하는 평면도.
도 5a, 도 5b 및 도 5c는 종래 기술의 반도체 장치의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 금속 스트립
11 : 지지 바
12 : 리드
13 : 다이 패드
14 : 반도체 장치
15 : 반도체 칩
16 : 본딩 와이어
17 : 실런트
S : 공간
상기 목적을 달성하기 위해서, 본 발명의 제1 형태에 따르면, 리드, 다이 패드, 및 다이 패드와 일체로 형성된 복수의 지지 바를 금속 스트립에 형성하는 프로세싱 단계; 상기 지지 바와 일체로 형성된 상기 다이 패드를 각 지지 바마다 분할하여 상기 다이 패드의 복수의 이격 조각을 얻는 분할 단계; 및 상기 다이 패드의 상기 복수의 조각 각각의 적어도 하나의 주표면에서 코이닝하여 상기 다이 패드의 상기 복수의 조각을 얇게 하는 코이닝 단계를 포함하는 리드 프레임의 제조 방법이제공된다.
상기 프로세싱 단계 및 상기 분할 단계는 동시에 행해지는 것이 바람직하다.
상기 분할 단계에서, 바람직하게는, 다이 패드의 복수의 조각이 실질적으로 직사각형이고, 각 직사각형의 2개의 대각선 중 하나의 대각선이 지지 바의 가상 연장선 상에 있다.
상기 분할 단계에서, 선택적으로 다이 패드의 복수의 조각이 실질적으로 직각 삼각형이고, 각 직각 삼각형의 직각을 이루는 2개의 변 중의 한 변이 지지 바의 가상 연장선 상에 있다.
본 발명의 제2 형태에 따르면, 본 발명의 제1 형태의 리드 프레임의 제조 방법에 의해 제조된 리드 프레임; 상기 다이 패드의 상기 복수의 조각의 주표면에 대향하는 표면에 고정된 반도체 칩; 상기 반도체 칩의 전극 단자와 리드를 전기적으로 접속하는 본딩 와이어; 및 상기 다이 패드의 상기 복수의 조각의 적어도 주표면을 밀봉하는 실런트가 설치된 반도체 장치가 제공된다.
본 발명의 제3 형태에 따르면, 리드, 복수의 조각으로 분할된 다이 패드, 및 상기 분할된 다이 패드와 일체로 형성된 복수의 지지 바가 설치되고, 상기 다이 패드가 상기 지지 바보다 얇은 리드 프레임이 제공된다.
바람직하게는, 다이 패드의 복수의 조각이 실질적으로 직사각형이고, 각 직사각형의 2개의 대각선 중의 하나의 대각선이 지지 바의 가상 연장선 상에 있다.
선택적으로, 다이 패드의 복수의 조각은 실질적으로 직각 삼각형이고, 각 직각 삼각형의 직각을 이루는 2개의 변 중의 한 변이 지지 바의 가상 연장선 상에 있는 것이 바람직하다.
본 발명의 제1 형태의 리드 프레임의 제조 방법에 따르면, 프로세싱 단계는 리드, 다이 패드, 및 다이 패드와 일체로 형성된 복수의 지지 바를 금속 스트립에 형성한다. 다음에, 분할 단계는 지지 바와 일체로 형성된 다이 패드를 각 지지 바마다 분할하여 다이 패드의 복수의 이격 조각을 얻는다. 다음에, 코이닝 단계는 다이 패드의 복수의 조각의 적어도 주표면을 코이닝하여 다이 패드의 복수의 조각을 얇게 한다.
코이닝 단계에서, 얇게 된 양만큼 재료가 신장하지만, 본 발명에서는 다이 패드가 분할 단계에서 서로 이격된 복수의 조각으로 미리 분할됐기 때문에, 코이닝 단계에서 다이 패드를 코이닝한 경우에도, 다이 패드의 조각들 간의 공간 내에 다이 패드의 신장이 수용되어, 리드 프레임에서 스트레인이 생기지 않는다.
또한, 프로세싱 단계 및 분할 단계가 동시에 수행되면, 리드 프레임의 제조 공정이 단축될 수 있는 이점이 있다.
또한, 다이 패드의 복수의 조각이 실질적으로 직각 삼각형일 수 있고, 각 직각 삼각형의 직각을 이루는 2개의 변 중의 한 변이 지지 바의 가상 연장선 상에 있게 된다. 이렇게 함으로써, 코이닝 단계에 기인한 다이 패드의 신장이 다이 패드의 조각이 서로 근접하지 않는 방향으로 생기기 때문에, 신장에 기인하여 서로 간섭하는 다이 패드의 조각의 위험이 감소된다. 이 때문에, 더 이상 코이닝 단계에서의 처리 정밀도를 엄격하게 제어할 필요가 없다.
본 발명의 제2 형태의 반도체 장치에 따르면, 이렇게 제조된 리드 프레임,다이 패드의 복수의 조각의 주표면에 대향하는 표면에 고정된 반도체 칩, 반도체 칩의 전극 단자와 리드를 전기적으로 접속하는 본딩 와이어, 및 다이 패드의 조각의 적어도 주표면을 밀봉하는 실런트로 이루어진 것이 제공된다. 이러한 구성에 따르면, 다이 패드가 반도체 장치의 외부에 노출되지 않기 때문에, 다이 패드와 실런트 사이에 수분이 들어가는 위험이 없고 보드의 설계 상 제약이 없다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 설명한다.
도 1a 및 도 1b는 본 발명의 실시예에 따른 리드 프레임의 제조 방법의 평면도이다.
우선, 도 1a에 나타낸 바와 같이, 리드(12), 다이 패드(13), 및 다이 패드(13)와 일체로 형성된 지지 바(11)를 금속 스트립(10)에 형성한다. 이 단계는 프레스로 펀칭하여 수행된다. 금속 스트립(10)은 예를 들면 구리로 이루어진다.
도시된 바와 같이, 다이 패드(13)를 이와 일체로 형성된 각 지지 바(11)마다 복수의 조각으로 분할한다. 다이 패드(13)를 분할하는 단계는 상기 프로세싱 단계와 동시에 수행되거나 또는 프로세싱 단계 후에 프레스에 의해 분리해서 수행될 수 있다. 동시에 수행되는 경우에는, 제조 공정이 단축될 수 있는 이점이 있다.
도시된 예에서는, 다이 패드(13)의 복수의 조각 각각이 실질적으로 직사각형이다. 각 직사각형의 2개의 대각선 중 1개의 대각선(13a)이 지지 바(11)의 가상 연장선 상에 놓인다.
다음에, 도 1b에 나타낸 바와 같이, 사선으로 나타낸 코이닝 영역을 코이닝한다. 여기서, 코이닝 영역 전체에 대하여 다이(도시하지 않음)를 프레스하여 다이 패드(13)가 지지 바(11)보다도 얇게 된다. 이 코이닝 단계는 다이 패드(13)를 얇게 하기 위해 수행되므로, 코이닝 영역은 분할된 다이 패드(13) 전체를 포함하는 것만이 필요하다. 도시된 바와 같이, 지지 바(11)의 전방 단부 위치가 코이닝될 수도 있다.
코이닝 영역은 코이닝에 의해 얇게 된 양만큼 신장하지만, 다이 패드(13)가 미리 분할되어 그 조각들이 서로 이격되어 있기 때문에, 다이 패드(13)의 조각들 사이의 공간 S에 신장이 수용될 수 있어, 다이 패드(13) 또는 지지 바(11)에서 스트레인이 발생하지 않을 것이다.
또한, 고가의 하프 에칭이 아니라 저가의 코이닝에 의해 다이 패드(13)를 얇게 하기 때문에, 리드 프레임의 제조 비용이 절감될 수 있는 이점이 있다.
도 1c는 도 1b의 A-A선에 따른 단면도이다. 본래 약 0.2㎜의 두께를 갖는 코이닝 영역이 코이닝에 의해 약 0.05 ∼ 0.10㎜로 얇게 된다. 그러나, 본 발명은 이러한 값에 한정되지 않는다. 금속 스트립(10)의 두께 및 코이닝에 의한 프로세싱 깊이는 상황을 고려하여 자유롭게 설정될 수 있다.
또한 도시된 예에서는, 다이 패드(13)의 조각의 2개의 주표면(13c, 13d) 중 하나의 주표면(13c)에 대하여 다이를 프레스하여 주표면(13c)만을 코이닝하지만, 양쪽의 주표면(13c, 13d)을 코이닝할 수도 있다.
다음에, 필요한 개소를 평탄하게 하거나 공지된 공정으로 처리하여 본 실시예에 따른 리드 프레임을 완성한다.
다이 패드(13)를 분할하는 방법은 상기에 한정되지 않는다. 각 지지 바(11)마다 분할하는 경우, 다이 패드(13)는 임의의 형상으로 이루어질 수 있다. 예를 들면, 도 3a에 나타낸 형상일 수 있다. 도 3a의 예에서는, 다이 패드(13)의 복수의 조각은 실질적으로 직각 삼각형이다. 각 직각 삼각형의 직각 R을 이루는 2개의 변(13b, 13e) 중의 한 변(13b)이 대략 지지 바(11)의 가상 연장선 상에 놓인다. 여기서, "한 변(13b)이 대략 지지 바(11)의 가상 연장선 상에 놓인다"라는 의미의 설명을 위해서 도 3b를 참조한다. 도 3b는 코이닝 단계 후의 도 3a의 다이 패드(13)의 조각의 확대 평면도이다. 도시된 바와 같이, 다이 패드(13)의 조각이 코이닝에 의해 신장한다. 또한, 팽창에 의해, 다이 패드(13)의 각 조각의 한변(13b)이 지지 바(11)의 가상 연장선으로부터 편이한다. 그러나, 편이량은 작다. 그 한 변(13b)이 가상 연장선에 근접하게 위치하여, "대략" 가상 연장선 상에 있다. 즉, 상기 "변(13b)이 대략 지지 바(11)의 가상 연장선 상에 놓인다"는 것은 지지 바(11)의 가상 연장선 상에 정확하게 있어야 한다는 것이 아니며, 코이닝에 의해 가상 연장선으로부터 어느 정도 편이되어도 좋다는 것을 의미한다.
다이 패드(13)의 조각이 도 3a에 나타낸 바와 같이 실질적인 직각 삼각형인 경우, 도 1b에 나타낸 형상에 비해서, 코이닝 단계에서의 처리 정밀도를 더 이상 엄격하게 제어할 필요가 없다는 이점을 얻는다. 이에 대하여 도 4a 및 도 4b를 참조하여 설명한다.
도 4a는 다이 패드(13)의 조각이 실질적으로 직사각형, 즉 도 1b에 나타낸 형상인 경우를 나타낸다. 이 경우, 코이닝 단계는 도면의 화살표 방향으로 신장하는 다이 패드(13)를 생성한다. 도시로부터 명백한 바와 같이, 다이 패드(13)의 조각은 서로 접근하는 방향으로 신장한다.
한편, 도 4b는 다이 패드(13)의 조각이 실질적으로 직각 삼각형, 즉 도 3a에 나타낸 형상인 경우를 나타낸다. 이 경우, 코이닝 단계는 도면에서 화살표 A, B, C 방향으로 신장하는 다이 패드(13)를 생성한다. 이들 중, 화살표 B, C는 다이 패드(13)의 조각이 서로 접근하는 방향으로의 신장을 나타내고, 화살표 A는 다이 패드(13)의 조각이 서로 접근하지 않는 방향을 나타낸다. 이와 같이, 다이 패드(13)의 신장의 일부는 다이 패드(13)가 화살표 A로 나타낸 서로 접근하지 않는 방향으로의 신장을 포함한다. 이 때문에, 신장에 의해 서로 간섭하는 다이 패드의 조각의 위험이 감소되어, 코이닝 단계에서의 처리 정밀도를 더 이상 엄격하게 제어할 필요가 없다.
리드 프레임을 완성한 후, 공지된 공정을 사용하여 도 2a에 나타낸 바와 같이 반도체 장치를 완성한다. 도 2a는 상기한 제조 방법으로 제조된 리드 프레임 상에 탑재된 반도체 칩(15)을 포함하는 반도체 장치(14)의 평면도이다.
도 2a에 나타낸 바와 같이, 이 반도체 장치에서는, 반도체 칩(15)이 분할된 다이 패드(13) 상에 접합된다. 이는 예를 들면 은(silver) 페이스트 등을 통하여 행해진다.
도 2b는 도 2a의 B-B선에 따른 단면도이다. 도시된 바와 같이, 반도체 칩(15)의 전극 단자(도시하지 않음)가 본딩 와이어(16)를 통하여 리드(12)의 전방 단부와 전기적으로 접속된다. 본딩 와이어(16)는 예를 들면 금선(gold wire)으로이루어진다. 반도체 칩(15) 및 본딩 와이어(16)를 실런트(17)로 밍봉하여 이들이 외부 공기에 노출되는 것을 방지한다. 실런트(17)로서는 수지, 세라믹 등을 예로 들 수 있다.
또한, 리드(12)에 착안하면, 그들 주표면 중의 하나가 휘어짐없이 반도체 장치(14)의 이면에 노출된다. 노출된 주표면은 반도체 장치(14)의 외부 접속 단자로서 사용된다. 이들 특징으로 인해, 반도체 장치(14)는 소위 QFN 타입 반도체 장치라 불리지만, 본 발명은 물론 QFN 타입에 한정되지 않고, 예를 들면 QFP(quad flat package) 타입 반도체 장치에 적용될 수도 있다.
도 2c는 도 2a의 C-C선에 따른 단면도이다. 도시된 바와 같이, 반도체 칩(15)은 다이 패드(13)의 2개의 주표면(13c, 13d) 중에서 코이닝되지 않는 측의 주표면(13d) 상에 고정된다. 또한, 코이닝되는 측의 주표면(13c)이 실런트(17)에 의해 밀봉되어, 다이 패드가 반도체 장치(14)의 외부에 노출되지 않는다. 이러한 구성에 따르면, 다이 패드(13)와 실런트(17) 사이로부터 수분이 들어가지 않는 이점과, 마더 보드 또는 그 외의 보드(도시하지 않음)의 설계 상 제약이 없다는 이점이 있다.
상술한 바와 같이, 본 발명의 제1 형태의 리드 프레임의 제조 방법에 따르면, 프로세싱 단계는 리드, 다이 패드, 및 다이 패드와 일체로 형성된 복수의 지지 바를 금속 스트립에 형성한다. 다음에, 분할 단계는 지지 바와 일체로 형성된 다이 패드를 각 지지 바마다 분할하여 다이 패드의 복수의 이격된 조각을 얻는다.다음에, 코이닝 단계는 다이 패드의 복수의 조각의 적어도 주표면을 코이닝하여 다이 패드의 복수의 조각을 얇게 한다.
이에 따르면, 다이 패드가 분할 단계에서 서로 이격된 복수의 조각으로 미리 분할되기 때문에, 코이닝 단계에서 다이 패드를 코이닝한 경우에도, 다이 패드의 조각들 간의 공간 내에 다이 패드의 신장이 수용되어, 리드 프레임에서 스트레인이 생기지 않는다.
특히, 다이 패드의 복수의 조각이 실질적으로 직각 삼각형인 경우, 각 직각 삼각형의 직각을 이루는 2개의 변 중의 한 변이 지지 바의 가상 연장선 상에 있게 되어, 코이닝 단계에서의 처리 정밀도를 더 이상 엄격하게 제어할 필요가 없다.
또한, 본 발명의 제2 형태의 반도체 장치에 따르면, 이렇게 제조된 리드 프레임, 다이 패드의 복수의 조각의 주표면에 대향하는 표면에 고정된 반도체 칩, 반도체 칩의 전극 단자와 리드를 전기적으로 접속하는 본딩 와이어, 및 다이 패드의 조각의 적어도 주표면을 밀봉하는 실런트로 이루어진 것이 제공된다. 이러한 구성에 따르면, 다이 패드가 반도체 장치의 외부에 노출되지 않기 때문에, 다이 패드와 실런트 사이에 수분이 들어가는 위험이 없고 보드의 설계 상 제약이 없다.
예시를 목적으로 선택된 특정 실시예를 참조하여 본 발명을 설명했지만, 본 발명의 기본 개념 및 범주를 이탈하지 않고서 당 분야에 숙련된 자에 의해 다양한 변형이 이루어질 수 있음은 자명하다.

Claims (8)

  1. 리드 프레임의 제조 방법에 있어서,
    리드, 다이 패드, 및 상기 다이 패드와 일체로 형성된 복수의 지지 바를 금속 스트립에 형성하는 프로세싱 단계;
    상기 지지 바와 일체로 형성된 상기 다이 패드를 각 지지 바마다 분할하여 상기 다이 패드의 복수의 이격된 조각을 얻는 분할 단계; 및
    상기 다이 패드의 상기 복수의 조각 각각의 적어도 하나의 주표면에서 코이닝하여 상기 다이 패드의 상기 복수의 조각을 얇게 하는 코이닝 단계
    를 포함하는 리드 프레임의 제조 방법.
  2. 제1항에 있어서,
    상기 프로세싱 단계 및 상기 분할 단계를 동시에 수행하는 리드 프레임의 제조 방법.
  3. 제1항에 있어서,
    상기 분할 단계에서, 상기 다이 패드의 복수의 조각이 실질적으로 직사각형이고, 각 직사각형의 2개의 대각선 중 하나의 대각선이 상기 지지 바의 가상 연장선 상에 있는 리드 프레임의 제조 방법.
  4. 제1항에 있어서,
    상기 분할 단계에서, 상기 다이 패드의 복수의 조각이 실질적으로 직각 삼각형이고, 각 직각 삼각형의 직각을 이루는 2개의 변 중의 한 변이 상기 지지 바의 가상 연장선 상에 있는 리드 프레임의 제조 방법.
  5. 반도체 장치에 있어서,
    제1항 내지 제4항 중의 어느 한 항의 리드 프레임의 제조 방법에 의해 제조된 리드 프레임;
    상기 다이 패드의 상기 복수의 조각의 주표면에 대향하는 표면에 접합된 반도체 칩;
    상기 반도체 칩의 전극 단자와 상기 리드를 전기적으로 접속하는 본딩 와이어; 및
    상기 다이 패드의 상기 복수의 조각의 적어도 주표면을 밀봉하는 실런트
    를 포함하는 반도체 장치.
  6. 리드 프레임에 있어서,
    리드,
    복수의 조각으로 분할된 다이 패드, 및
    상기 분할된 다이 패드와 일체로 형성된 복수의 지지 바
    를 포함하고,
    상기 다이 패드는 상기 지지 바보다 얇은 리드 프레임.
  7. 제6항에 있어서,
    상기 다이 패드의 복수의 조각이 실질적으로 직사각형이고, 각 직사각형의 2개의 대각선 중의 하나의 대각선이 상기 지지 바의 가상 연장선 상에 있는 리드 프레임.
  8. 제6항에 있어서,
    상기 다이 패드의 복수의 조각은 실질적으로 직각 삼각형이고, 각 직각 삼각형의 직각을 이루는 2개의 변 중의 한 변이 상기 지지 바의 가상 연장선 상에 있는 리드 프레임.
KR1020020028815A 2001-05-25 2002-05-24 리드 프레임의 제조 방법, 리드 프레임, 및 반도체 장치 KR20020090328A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00156789 2001-05-25
JP2001156789A JP2002353395A (ja) 2001-05-25 2001-05-25 リードフレームの製造方法、リードフレーム、及び半導体装置

Publications (1)

Publication Number Publication Date
KR20020090328A true KR20020090328A (ko) 2002-12-02

Family

ID=19000745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020028815A KR20020090328A (ko) 2001-05-25 2002-05-24 리드 프레임의 제조 방법, 리드 프레임, 및 반도체 장치

Country Status (4)

Country Link
JP (1) JP2002353395A (ko)
KR (1) KR20020090328A (ko)
SG (1) SG102051A1 (ko)
TW (1) TWI221021B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4807928B2 (ja) * 2003-09-18 2011-11-02 旭化成エレクトロニクス株式会社 表面実装縦型磁電変換素子
JP2005123383A (ja) * 2003-10-16 2005-05-12 Asahi Kasei Electronics Co Ltd 磁電変換素子
JP4723804B2 (ja) * 2003-10-17 2011-07-13 旭化成エレクトロニクス株式会社 磁電変換装置
JP5248232B2 (ja) * 2008-07-31 2013-07-31 株式会社三井ハイテック リードフレーム及びその製造方法
JP6887932B2 (ja) * 2017-10-13 2021-06-16 株式会社三井ハイテック リードフレームの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH061797B2 (ja) * 1986-02-19 1994-01-05 住友金属鉱山株式会社 リードフレームの製造方法
JPH0685151A (ja) * 1992-09-02 1994-03-25 Seiko Epson Corp 半導体装置とその製造方法
JPH0964266A (ja) * 1995-08-18 1997-03-07 Sony Corp リードフレーム
JPH11233702A (ja) * 1998-02-10 1999-08-27 Hitachi Cable Ltd リードフレーム及びその製造方法

Also Published As

Publication number Publication date
JP2002353395A (ja) 2002-12-06
TWI221021B (en) 2004-09-11
SG102051A1 (en) 2004-02-27

Similar Documents

Publication Publication Date Title
US5834691A (en) Lead frame, its use in the fabrication of resin-encapsulated semiconductor device
KR20160006608A (ko) 리드 프레임, 반도체 장치, 및 리드 프레임의 제조 방법
US20020149090A1 (en) Lead frame and semiconductor package
EP1020913A2 (en) Lead frame, resin-encapsulated semiconductor device and fabrication process therefor
JP2006147622A (ja) リードフレームの製造方法、リードフレーム
KR20020090328A (ko) 리드 프레임의 제조 방법, 리드 프레임, 및 반도체 장치
JP4455208B2 (ja) リードフレーム及び半導体装置の製造方法
JP3153197B2 (ja) 半導体装置
JP2000349222A (ja) リードフレーム及び半導体パッケージ
JPH088375A (ja) 半導体装置およびその製造に使用されるリードフレーム並びに金型
JP3424184B2 (ja) 樹脂封止型半導体装置
JP2859057B2 (ja) リードフレーム
JP2001135767A (ja) 半導体装置およびその製造方法
JP7057727B2 (ja) リードフレームおよび半導体装置
JPH11233709A (ja) 半導体装置およびその製造方法ならびに電子装置
JP3215505B2 (ja) 標準リードフレームおよびこの標準リードフレームを用いたリードフレームの製造方法
JP3195515B2 (ja) 半導体装置及びその製造方法
JP2700902B2 (ja) リードフレームの製造方法
JPH11260972A (ja) 薄型半導体装置
JP2000049270A (ja) リードフレームの製造方法
JPH08148634A (ja) リードフレームならびにそれを用いた半導体装置およびその製造方法
JPS63308359A (ja) リ−ドフレ−ムの製造方法
JPH03175661A (ja) リードフレームの製造方法
JP2007294637A (ja) 半導体装置の製造方法
JPH0462942A (ja) 半導体装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid