JP3215505B2 - 標準リードフレームおよびこの標準リードフレームを用いたリードフレームの製造方法 - Google Patents

標準リードフレームおよびこの標準リードフレームを用いたリードフレームの製造方法

Info

Publication number
JP3215505B2
JP3215505B2 JP16255592A JP16255592A JP3215505B2 JP 3215505 B2 JP3215505 B2 JP 3215505B2 JP 16255592 A JP16255592 A JP 16255592A JP 16255592 A JP16255592 A JP 16255592A JP 3215505 B2 JP3215505 B2 JP 3215505B2
Authority
JP
Japan
Prior art keywords
lead frame
lead
standard
cut
electronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16255592A
Other languages
English (en)
Other versions
JPH065770A (ja
Inventor
雄二 山口
陽一 人見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP16255592A priority Critical patent/JP3215505B2/ja
Publication of JPH065770A publication Critical patent/JPH065770A/ja
Application granted granted Critical
Publication of JP3215505B2 publication Critical patent/JP3215505B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、例えば半導体素子等の
電子回路素子を搭載するためのリードフレームを形成す
るための標準リードフレームおよびこの標準リードフレ
ームを用いたリードフレームの製造方法に関するもので
ある。
【０００２】
【従来の技術】従来より、半導体装置等の電子機器の組
立用部材としてリードフレームが用いられている。この
ようなリードフレームとしては、例えばＱＦＰ（Quad F
lat Package）タイプのリードフレームがあり、このリ
ードフレームは、図８に示すような平面形状を有し、例
えば吊リード１ａで支持された、半導体素子を搭載する
ためのダイパッド１と、その周囲に配設された半導体素
子との結線を行うためのインナーリード２と、該インナ
ーリード２に連続し、外部回路との結線を行うためのア
ウターリード３を備えている。
【０００３】このようなリードフレームは、通常、コバ
ール、４２合金、銅系合金等の導電性に優れかつ強度が
大きい金属板をフォトエッチング法やスタンピング法等
により、図８に示すダイパッド１、インナーリード２及
びアウターリード３を有する形状に加工することにより
製造されるものである。
【０００４】そして、このリードフレームを用いた半導
体装置を組み立てる場合、図９に示すようにリードフレ
ームのダイパッド１に半導体素子４（以下、単に素子と
もいう）を取り付けると同時に、素子４のボンディング
パッド（図示せず）とインナーリード２とを金等からな
るワイヤ５により電気的に接続することにより、半導体
装置が組み立てられる。従って、通常は、インナーリー
ド２のボンディング位置に金や銀等の貴金属のめっきを
施して、ワイヤボンディングが確実に行えるようになさ
れている。
【０００５】一方、近年電子機器の小型化・高性能化に
ともない、超集積回路がますます求められてきている
が、この超集積回路に用いられる半導体素子も小型、高
性能化してきている。このため、半導体素子から発生す
る熱が多くなってきており、この熱を効果的に放熱でき
るようにすることが求められている。そこで、搭載する
半導体素子の電極と外部回路との間を電気的に接続する
所定数のリードを有するが、ダイパッドを有しないダイ
パッドレスリードフレーム本体と、リードに両面絶縁接
着剤または絶縁接着剤を用いて接着され、半導体素子か
ら発生する熱を放熱するヒートスプレッダとからなるヒ
ートスプレッダ付リードフレームが、例えば特開昭５９
ー２０７６４５号公報等において提案されている。この
ヒートスプレッダ付リードフレームによれば、半導体素
子から発生する熱を効果的に放熱することができる。
【０００６】
【発明が解決しようとする課題】ところで、前述の超集
積回路に対応して、超ＬＳＩ等の半導体素子の技術開発
がますます進展してきている。このような中で電子回路
素子のパッケージも種々開発され、その種類が増加して
きている。従来は、例えば２０×２０、２４×２４のサ
イズのパッケージタイプが主流となっていたが、現在で
は２０×２０、２４×２４、２８×２８、３２×３２、
４０×４０と種々のパッケージサイズが開発されてい
る。また、このような種々のサイズのパッケージのそれ
ぞれに使用される半導体素子のサイズやリードフレーム
におけるリード本数、インナーリードやアウターリード
のピッチ等も一点一応に形成され、多種多様化してきて
いる。
【０００７】また、パッケージタイプの多種多様化にと
もない、これまでのリードフレームの製造においても、
すべてのパッケージタイプに対応して、個々にリードフ
レームのパターニングから初めエッチング技術を用いて
リードフレームを製造しており、更にリードフレームに
めっき、ダウンセットを施す場合にも、パッケージタイ
プに対応して個々に行っている。
【０００８】しかしながら、このようにすべてのパッケ
ージタイプに対応して、個々にリードフレームを製造す
るようにしたのでは、リードフレームを製造するための
各工程を個々に行って行くようになるので、製造に時間
がかかるばかりでなく、コストも高くなるという問題が
ある。このため、半導体業界のニーズに確実に対応して
いくことが難しくなるという問題がある。
【０００９】本発明は、このような問題に鑑みてなされ
たものであって、その目的は、リードフレームの製造時
間を大幅に短縮するとともにコストを低減することので
きる標準リードフレームおよびこの標準リードフレーム
を用いたリードフレームの製造方法を提供することであ
る。
【００１０】
【課題を解決するための手段】前述の課題を解決するた
めに、請求項１の発明は、角部で支持され、電子回路素
子を搭載するためのダイパッドと、先端がこのダイパッ
ドの周囲に配置され、前記電子回路素子の電極と電気的
に接続される所定数のインナーリードと、このインナー
リードに連続して形成され、外部回路と電気的に接続さ
れるアウターリードとを有するリードフレームを形成す
るための標準リードフレームであって、前記インナーリ
ードの先端部に、搭載される前記電子回路素子の種類に
対応して、複数の所定幅の平坦なカット部がそのインナ
ーリードの長手方向に沿って所定位置に形成されている
とともに、これらのカット部の間にくびれ部が形成され
ており、前記ダイパッドに、前記電子回路素子の種類に
対応して複数のカット位置が設定されており、前記イン
ナーリードの前記カット部は、互いに隣接する前記イン
ナーリードの互いに対応するカット部を結んだカットラ
インが、前記ダイパッドが支持される角部にいくにした
がって、前記ダイパッドの方へ接近するように傾斜して
形成されていることを特徴としている。
【００１１】また請求項２の発明は、請求項１記載の標
準リードフレームであって、少なくともインナーリード
の長さが異なる複数の標準リードフレームを設け、これ
らの標準リードフレームの複数のカット部のうち、少な
くとも一つのカット部の位置が同じ位置に設定されてい
ることを特徴としている。
【００１２】更に請求項３の発明は、前記ダイパッド
に、所定数の孔が縦方向および横方向に整列されて形成
されていることを特徴としている。更に請求項４の発明
は、全面にまたは必要な部分にパラジウム（Ｐｄ）めっ
きが施されていることを特徴としている。
【００１３】更に請求項５の発明は、請求項１、３およ
び４のいずれか１記載の標準リードフレームを用いたリ
ードフレームの製造方法であって、前記リードの複数の
所定幅の平坦なカット部のうち、搭載する前記電子回路
素子の種類に対応したカット部と前記ダイパッドの前記
電子回路素子の種類に対応したカット位置とをカットす
ることにより、前記電子回路素子の種類に対応したイン
ナーリード長およびダイパッドサイズに形成することを
特徴としている。
【００１４】更に請求項６の発明は、請求項２記載の標
準リードフレームを用いたリードフレームの製造方法で
あって、位置が同じ位置に設定されているカット部を、
同一の先端カット金型によってカットすることにより、
異なるインナーリード長の複数種類のリードフレームを
形成することを特徴としている。
【００１５】更に請求項７の発明は、電子回路素子の電
極と電気的に接続される所定数のインナーリードと、こ
のインナーリードに連続して形成され、外部回路と電気
的に接続されるアウターリードとを有し、ダイパッドを
有しないダイパッドレスリードフレーム本体と、前記イ
ンナーリードに両面絶縁接着剤または絶縁接着剤を用い
て接合され、前記電子回路素子から発生する熱を放熱す
るヒートスプレッダとからなるリードフレームを形成す
るための標準リードフレームであって、前記インナーリ
ードの先端部に、搭載される前記電子回路素子の種類に
対応して、複数の所定幅の平坦なカット部がそのインナ
ーリードの長手方向に沿って所定位置に形成されてお
り、更に前記ヒートスプレッダの表面の周縁部に溝が形
成されているとともに、前記ヒートスプレッダの裏面に
所定数の穴が所定の深さにハーフエッチングされて形成
されていることを特徴としている。
【００１６】更に請求項８の発明は、請求項７記載の標
準リードフレームであって、少なくともインナーリード
の長さが異なる複数の標準リードフレームを設け、これ
らの標準リードフレームの複数のカット部のうち、少な
くとも一つのカット部の位置が同じ位置に設定されてい
ることを特徴としている。
【００１７】更に請求項９の発明は、前記所定数のイン
ナーリードの先端部が、平面上に間隔を均一にして配置
されていることを特徴としている。更に請求項１０の発
明は、前記リードフレーム本体および前記ヒートスプレ
ッダの少なくとも一つに、全面にまたは必要な部分にパ
ラジウム（Ｐｄ）めっきが施されていることを特徴とし
ている。
【００１８】更に請求項１１の発明は、請求項７、９お
よび１０のいずれか１記載の標準リードフレームを用い
たリードフレームの製造方法であって、前記リードの複
数の所定幅の平坦なカット部のうち、搭載する前記電子
回路素子の種類に対応したカット部をカットすることに
より、前記電子回路素子の種類に対応したインナーリー
ド長に形成することを特徴としている。
【００１９】更に請求項１２の発明は、請求項８記載の
標準リードフレームを用いたリードフレームの製造方法
であって、位置が同じ位置に設定されているカット部
を、同一の先端カット金型によってカットすることによ
り、異なるインナーリード長の複数種類のリードフレー
ムを形成することを特徴としている。
【００２０】
【作用】このように構成された本発明においては、搭載
する電子回路素子の種類に対応したリードのカット部お
よびダイパッドのカット位置をカットすることにより、
搭載する電子回路素子の種類に対応したインナーリード
長のリードフレームが形成されるようになる。このよう
に、一つの標準リードフレームから、インナーリード長
の種々異なる複数のリードフレームを形成することがで
きることになり、本発明の標準リードフレームは、電子
回路素子の種類に対応して共用できるようになる。特
に、請求項１ないし６の発明においては、互いに隣接す
るインナーリードの互いに対応するカット部を結んだカ
ットラインが、ダイパッドが支持される角部にいくにし
たがってダイパッドの方へ接近するように傾斜している
ので、カット後のインナーリード先端が同様に傾斜する
ようになる。これにより、搭載する電子回路素子の電極
とインナーリード先端とを電気的に接続するボンディン
グワイヤの長さがほぼ一定になる。また、請求項７ない
し１２の発明においては、ヒートスプレッダの表面の周
縁部に溝が形成されるので、この溝によりヒートスプレ
ッダと両面絶縁接着剤付きテープとの密着力が向上す
る。また、ヒートスプレッダの裏面に所定数の穴が所定
の深さにハーフエッチングされて形成されるので、これ
らの穴により、封止樹脂におけるクラックの発生が抑制
される。
【００２１】特に請求項２、６、８、１２の各発明にお
いては、インナーリード長が種々異なる複数の標準リー
ドフレームを、そのインナーリード長の同じ位置に設定
されているカット部において、同一の先端カット金型を
用いてカットすることにより、インナーリード長の種々
異なる複数のリードフレームが形成されるようになる。
このように、異なるパッケージサイズのリードフレーム
に対して、異なったインナーリード長を有する複数のリ
ードフレームを、共用の先端カット金型を用いて作製す
ることができるようになる。
【００２２】そして、このように標準リードフレームが
共用できることにより、リードフレームにおけるパター
ニング、エッチング等の各工程の大部分を、従来のよう
に電子回路素子の種類に応じて個々に行う必要がなくな
る。したがって、リードフレームの製造時間が大幅に短
縮される。特に請求項１ないし６の発明においては、電
子回路素子の種類に対応して形成されたカット部の間に
くびれ部があることから、電子回路素子の種類に対応し
た各カット部間が明瞭になる。したがって、各カット部
のカット位置を電子回路素子の種類に対応してより簡単
に認識できるようになり、リードフレームの製造時間が
より一層大幅に短縮される。これに加えて、リード先端
部及びダイパッドを成形するためのパンチング金型、リ
ードフレームに施すめっきのめっきマスクあるいはダウ
ンセット金型を共用化できるとともに、所定量の標準リ
ードフレームを予め製造しておくことにより、リードフ
レームの納期を短縮しかつコストを低減することができ
るようになる。
【００２３】
【実施例】以下、図面を用いて本発明の実施例を説明す
る。図１は本発明による標準リードフレームの一実施例
を部分的に（１／４部分）示す平面図、図２は図１にお
けるＰ部詳細図である。
【００２４】図１に示すように、この実施例における標
準リードフレームは、パッケージタイプ２８×２８から
なる図８に示すリードフレームと同様のＱＦＰタイプの
標準リードフレームであり、従来のリードフレームと同
様に、例えばコバール、４２合金、銅系合金等の導電性
に優れかつ強度が大きい金属板をフォトエッチング法や
スタンピング法等により、ダイパッド部１′、インナー
リード部２′及びアウターリード部３′を有する形状に
加工することにより製造される。図１に示す標準リード
フレームは、その１／４部分を示しており、この１／４
部分が４個合わされて一つの標準リードフレームが形成
されるようになる。
【００２５】ダイパッド部１′は格子状に形成され、し
たがってダイパッド部１′には、所定サイズで所定数の
矩形状の貫通孔１ｂと所定サイズで所定数の三角形状の
貫通孔１ｃがそれぞれ穿設されている。これらの各貫通
孔１ｂ,１ｃは、それぞれ所定ピッチで配置されてい
る。これにより、ダイパッドの開口率（ダイパッドの全
面積に対する貫通孔１ｂ,１ｃの面積の割合）が容易に
計算することができる。そして、後述するようにダイパ
ッド部１′をカットしたときにカット位置に関係なく一
定となるようにし、最適な開口率が得られるように貫通
孔のサイズが決定するのが望ましい。
【００２６】ダイパッド１にこのような貫通孔を設ける
ことにより、樹脂モールドによるパッケージ後に、例え
ばチップの膨張係数とダイパッドの膨張係数とが異なる
ことによる発生するパッケージクラックが防止されるよ
うになる。したがって、ダイパッド１の開口率に対す
る、例えばパッケージクラックの発生割合等のパッケー
ジ評価が容易となる。
【００２７】角部に穿設された三角形状の貫通孔１ｃの
互いに対向する貫通孔１ｃ間の部分１は、ダイパッド１
が所定の形状にカットされたとき、ダイパッド１の吊リ
ード１ａを形成するようになっている。ダイパッド部
１′は、ダイパッドカット金型を用いて所定位置をカッ
トすることにより、所定サイズのダイパッド１が形成さ
れるようになっている。
【００２８】図２に示すように、インナーリード部２′
におけるインナーリード２の先端部にはくびれ部２ａが
形成されており、このくびれ部２ａよりリード先端側の
所定位置、すなわち搭載される半導体素子の種類の一つ
に対応する位置に、所定の平坦幅ｗ1の第１カット部２
ｂが形成されており、またくびれ部２ａよりアウターリ
ード３側の所定位置、すなわち搭載される半導体素子の
種類の他の一つに対応する位置に、所定の平坦幅ｗ2の
第２カット部２ｃが形成されている。
【００２９】これらの第１および第２カット部２ｂ,２
ｃは他の各インナーリード２にも形成されており、した
がって図１に示すように、第１カット部２ｂを結んだ第
１カットラインＡ′と第２カット部２ｃを結んだ第２カ
ットラインＢ′とが設定されている。これらのカットラ
インＡ′,Ｂ′は、角部にいくにしたがって、ダイパッ
ド１の方へ接近するように傾斜している。このようにイ
ンナーリード先端を傾斜させることにより、搭載する電
子回路素子の電極とインナーリード先端とを電気的に接
続するボンディングワイヤの長さをほぼ一定となるよう
にしている。
【００３０】また、インナーリード部２′が第１カット
ラインＡ′でカットされた場合、インナーリード２先端
のピッチはｐ1に設定され、第２カットラインＢ′でカ
ットされた場合、インナーリード２先端のピッチは、ｐ
1より若干大きなｐ2に設定されている。
【００３１】このように本実施例における標準リードフ
レームは、２種類のカット部２ｂ,２ｃを有する標準リ
ードフレームとなっている。そして、図３（ａ）に示す
ように図１に示す１／４の標準リードフレームを４個合
わせて形成される標準リードフレームを一構成単位Ａと
して、所定数の構成単位Ａを連状にして標準リードフレ
ームが形成される。
【００３２】また、このように連状に形成された標準リ
ードフレームの外枠部（アウターリード部３に隣接する
部分）６に所定数の共通の位置決め治具孔７が穿設され
ている。この共通の位置決め治具孔７により、標準リー
ドフレームをリード先端カット金型の所定位置にセット
することができるようになる。一方、顧客のオーダによ
る仕様の外枠６′が、この共通の位置決め治具孔７と合
わせることができないような、所定数の構成単位Ｂを連
状にした標準リードフレームの場合には、図３（ｂ）に
示すように所定数の共通の位置決め治具孔８を有する補
助外枠部９を設け、この補助外枠部９の内に標準リード
フレームを配設するようにしている。その場合、位置決
め治具孔８および補助外枠部９は、ぞれぞれ図３（ａ）
の位置決め治具孔７および外枠部６と同等のものとな
る。
【００３３】このように構成された本実施例の標準リー
ドフレームは、エッチングまたはプレス加工により作製
される。そして、例えば受注量に応じて、標準リードフ
レームを一定量予め製造したのち、製造した標準リード
フレームを全面または必要な部分にパラジウム（Ｐｄ）
めっきした後、ストックしておく。
【００３４】また、搭載する種々の半導体素子を、イン
ナーリード部２′の第１カットラインＡ′に対応するも
のと、インナーリード部２′の第２カットラインＢ′に
対応するものとの二つに分類する。更に、搭載しようと
する電子回路素子の分類に対応して、リード先端カット
金型及びＰｂ全面めっきやＡｇ部分めっき等のためのめ
っきマスク及びダウセットのためのダウセット金型等を
２種類用意しておく。
【００３５】そして、リードフレームを製造するにあた
っては、搭載しようとする半導体素子の分類に対応した
リード先端カット金型及びダイパッド用金型をセット
し、これらのリード先端カット金型及びダイパッド金型
の所定位置に標準リードフレームをセットした後、ダイ
パッド部１′及びインナーリード部２′をカットする。
その場合、標準リードフレーム外枠部６の共通位置決め
用治具孔７を金型の例えば位置決め突起に嵌合すること
により、標準リードフレームを金型の所定位置に簡単に
セットすることができる。顧客のオーダ仕様の外枠部が
標準リードフレームの外枠部６と合わない場合には、図
３（ｂ）に示す補助外枠部９を用いて標準リードフレー
ムを金型の所定位置にセットする。
【００３６】こうして、搭載する半導体素子に対応した
リードフレームが形成される。更に、このように形成さ
れたリードフレームに対して、従来のリードフレームと
同様にＡｇ部分めっき、あるいはダウセットを施すこと
により、リードフレームを完成させる。その場合、これ
らのＡｇ部分めっきあるいはダウセットを行うにあた
り、前述の搭載する電子回路素子に対応するめっきマス
クやダウセット金型を用いる。
【００３７】このようにして、標準リードフレームが二
つの分類に属する種々の半導体素子に共用できるように
なる。そして、標準リードフレームが共用できることに
より、リードフレームにおけるパターニング、エッチン
グ等の各工程の大部分を、従来のように半導体素子の種
類に応じて個々に行う必要がなくなる。したがって、リ
ードフレームの製造時間が大幅に短縮される。
【００３８】これに加えて、インナーリード２の先端部
及びダイパッド１を成形するための金型、リードフレー
ムに施すめっきのめっきマスクあるいはダウンセット金
型も、同様に共用化できるとともに、所定量の標準リー
ドフレームを予め製造しておくことにより、リードフレ
ームの納期を更に一層短縮でき、かつコストを低減する
ことができるようになる。
【００３９】そして、このリードフレームを用いて例え
ば半導体装置を組み立てる場合、ダイパッド１の上面を
テーピングして貫通孔１ｂ,１ｃを塞いだ状態で接着剤
を用いて半導体素子４をダイボンディングし、図９に示
すように半導体素子４のボンディングパッドとインナー
リード２とを金等からなるワイヤ５により電気的に接続
することにより、半導体装置が組み立てられる。その場
合、各カット部２ｂ,２ｃは所定平坦幅ｗ1,ｗ2に形成さ
れているので、カット後のインナーリード先端部のワイ
ヤボンディング部は所定面積に形成される。これによ
り、ワイヤのボンディング性が良好なものとなる。最後
に、リードフレームと半導体素子とを樹脂によりモール
ドすることにより、半導体パッケージが形成される。
【００４０】また、ダイパッド１が格子状に形成される
ようになるので、パッケージのクラックが防止されるよ
うになる。そして、ダイパッド１に形成されている貫通
孔１ｂ,１ｃにより、貫通孔１ｂ,１ｃの大きさ及び数が
予めわかっているので、ダイパッド１の開口率に対する
パッケージ評価が容易となる。
【００４１】図４は、本発明の他の実施例を部分的に示
す図２と同様の詳細図である。なお、前述の実施例の標
準リードフレームの構成要素と同じ構成要素には同じ符
号を付すことにより、その詳細な説明は省略する。ま
た、本実施例の標準リードフレームは図示しないが、図
１に示す前述の実施例と、リード数及びダイパッド部
１′の貫通孔１ｂ,１ｃの数が異なるだけで、ほぼ同様
に形成されている。
【００４２】図４に示すように、この実施例において
は、インナーリード２に２個のくびれ部２ｄ,２ｅが形
成されており、くびれ部２ｄよりリード先端側の、搭載
される半導体素子の種類の一つに対応する位置に、所定
の平坦幅ｗ3の第１カット部２ｆが形成されており、ま
たくびれ部２ｄとくびれ部２ｅとの間の、搭載される半
導体素子の種類の他の一つに対応する位置に、所定の平
坦幅ｗ4の第２カット部２ｇが形成され、更にくびれ部
２ｅよりアウターリード部３′側の、搭載される半導体
素子の種類の更に他の一つに対応する位置に、所定の平
坦幅ｗ5の第３カット部２ｈが形成されている。そし
て、図１に示す前述の実施例と同様に、第１カット部２
ｆを結んだ第１カットラインＣ′と、第２カット部２ｇ
を結んだ第２カットラインＤ′と、第３カット部２ｈを
結んだ第３カットラインＥ′とが設定されている。
【００４３】このように本実施例における標準リードフ
レームは、３種類のカット部２ｆ,２ｇ,２ｈを有する標
準リードフレームとなっており、３種類の半導体素子に
対応できるようになっている。本実施例の他の構成及び
作用効果は、前述の実施例と同じであるので、説明は省
略する。
【００４４】前述の二つの実施例に関して具体的にリー
ドフレームを作製した場合の結果を表１に示す。
【００４５】
【表１】
【００４６】表１に示すように、１５種類の標準リード
フレームを作製した。すなわち、まず、第１実施例の標
準リードフレームとして、パッケージサイズが２４×２
４のものを、ピン数が１４４、１７６、２１６の３種類
と、パッケージサイズが２８×２８のものを、ピン数が
１６０、２０８、２５６の３種類と、パッケージサイズ
が３２×３２のものを、ピン数が１８４、２４０、２９
６の３種類と、パッケージサイズが３６×３６のもの
を、ピン数が２０８、２７２、３３６の３種類と、パッ
ケージサイズが４０×４０のものを、ピン数が３７６の
１種類と、合計１３種類を作製した。その場合、パッケ
ージサイズ２８×２８、ピン数２５６の標準リードフレ
ームはカットラインは第２実施例の標準リードフレーム
のカットラインＣ′およびＤ′と同じラインに設定して
いる。他の標準リードフレームも表１に示すカットライ
ンに設定している。また、第２実施例の標準リードフレ
ームとして、パッケージサイズが４０×４０のものを、
ピン数が２３２、３０４の２種類を作製した。
【００４７】そして、これらの１５種類の標準リードフ
レームを用いて、各リードフレームを作製するにあたっ
て、リード先端カット金型を各カットラインＡ′,Ｂ′,
Ｃ′,Ｄ′,Ｅ′用に５種類用意する。これらの５種類の
金型を用いて、１５種類の標準リードフレームから、表
１に示すように３２種類のリードフレームが作製され
る。
【００４８】このようにして、標準リードフレームを共
用することにより、種々のリードフレームを作製するこ
とができるようになるので、予め標準リードフレームを
所定種類作製してストックしておくことにより、リード
フレームを製造するにあたり、対応する標準リードフレ
ームを対応する金型を用いて単にカットするだけで、求
めるリードフレームを簡単にかつ短時間で製造できるこ
とがわかる。したがって、受注後、迅速にリードフレー
ムを納めることができ、短納期化が図れるようになる。
【００４９】また、標準リードフレームを共用すること
および金型を共用することにより、標準リードフレーム
の種類および金型の数を削減することができるようなる
ので、コストを大幅に低減することができる。
【００５０】図５は本発明の他の実施例を示す図であ
る。図５に示すように、本実施例においては、ダイパッ
ド部１に設けられている貫通孔１ｂ,１ｃが中央にいく
にしたがって小さく形成されている。このように貫通孔
１ｂ,１ｃを形成することにより、ダイパッド１の開口
率を変化させることができるので、ダイパッド１の熱膨
張係数を半導体素子４の熱膨張係数に近づけることがで
きる。なお、これらの貫通孔１ｂ,１ｃは必ずしも矩形
状に形成する必要はなく、円形、楕円、多角形等の他の
形状でもよい。
【００５１】図６は本発明の更に他の実施例を示す図で
ある。図６に示すように、この実施例における標準リー
ドフレームは、ダイパッド部１′が形成されていない、
ダイパッドレスリードフレーム本体用の標準リードフレ
ームであり、例えば前述の従来のヒートスプレッダ付リ
ードフレームに適用されるものである。しかし、この実
施例の標準リードフレームにおいても、図１に示す標準
リードフレームと同様の二つのカットラインＡ′,Ｂ′
およびこれらのカットラインＡ′,Ｂ′の間にくびれ部
２ａが二つ設定されている。この実施例の標準リードフ
レームも、前述の標準リードフレームと同様の材料から
同様の方法で作製される。
【００５２】また、本実施例の標準リードフレームの、
図１に示すダイパッド部１に対応する部分には、大きな
四角形の開口１０が形成されている。この開口１０のイ
ンナーリード先端に対向しない辺を形成する部分１１,
１２は、図６に示す１／４部分を４個合わせて標準リー
ドフレームを形成したとき、十字形を形成するようにな
る。このように十字形部分は、この標準リードフレーム
を金型で打ち抜いたとき、打ち抜きかすが浮き上がるの
を防止するようになっている。
【００５３】また、図１に示す標準リードフレームで
は、ダイパッド１を支持する吊リード１ａが形成されて
いるが、本実施例の標準リードフレームでは、ダイパッ
ド１が設けられないので、吊リード１ａに相当するリー
ド１ｂがアウターリード部３′の角部に設けられてい
る。更に、インナーリード部２′は、インナーリード２
の先端部が図１に示す標準リードフレームの吊リード１
ａの位置する部分の方へ屈曲されて設けられており、こ
れによりインナーリードの先端部は全体にわたって均一
のピッチで均一に配置されている。これにより、角部で
インナーリード先端部の間で間隔が開くことにより、角
部付近のインナーリード先端部が角の方へ偏倚する「リ
ードより」が防止される。
【００５４】一方、この標準リードフレームを用いて形
成されたリードフレームに、ヒートスプレッダ１３が両
面絶縁接着剤付きテープおよび絶縁接着剤を介して接合
される。このヒートスプレッダ１３は、銅材またはアル
ミを用いてエッチングまたはプレス成形により、図７に
示すような角部が丸くされた矩形状に形成される。ま
た、このヒートスプレッダ１３の周縁部付近には、表面
に溝１３ａが形成されている。この溝１３ａにより、ヒ
ートスプレッダと両面絶縁接着剤付きテープとの密着力
が向上するようになる。また、ヒートスプレッダ１３の
裏面には、所定数の円形状の穴１１ｂが、所定の深さに
ハーフエッチングされて形成されている。これらの穴１
３ｂにより、封止樹脂におけるクラックの発生が抑制さ
れる。
【００５５】そして、このように形成されたヒートスプ
レッダ１３の全面にＰｄめっき、すずめっき、あるいは
ニッケルめっきを行う。このめっきにより、例えばヒー
トスプレッダ１３を銅材で形成した場合には、銅材の表
面酸化が防止されて、プラズマクリーニングによる酸化
膜除去の工程が不要となる。
【００５６】図６に示す標準リードフレームとこのヒー
トスプレッダとを用いて、ヒートスプレッダ付リードフ
レームを製造する場合には、まず標準リードフレーム
を、搭載する半導体素子に対応したカットラインのリー
ド先端カット用金型により、インナーリード部２′の先
端をカットして、リードフレームを作製する。次に、従
来のヒートスプレッダ付リードフレームと同様に、この
リードフレームまたはヒートスプレッダのいずれか一方
に、例えば両面絶縁接着剤付きテープを張り合わせる。
次いで、リードフレームとヒートスプレッダとの相対的
な位置合わせを行った後、これらリードフレームとヒー
トスプレッダとを、両面絶縁接着剤付きテープを介して
圧着する。こうして、ヒートスプレッダ付リードフレー
ムが製造される。
【００５７】なお、前述の実施例は、いずれも半導体素
子を搭載する場合のリードフレームについて説明してい
るが、本発明は他の電子回路素子を搭載する場合のリー
ドフレームについても適用することができる。
【００５８】以上のように本発明によれば、同一の標準
リードフレームからインナーリード長の異なる複数の種
類のリードフレームの製作が可能となるので、リードフ
レームの製造時間を短縮することができるようになる。
これにより、リードフレームの短納期化を図ることがで
きる。特に、請求項１ないし６の発明によれば、電子回
路素子の種類に対応して形成されたカット部の間にくび
れ部を設けているので、電子回路素子の種類に対応した
各カット部間を明瞭にでき、各カット部のカット位置を
電子回路素子の種類に対応してより簡単に認識できるよ
うになる。したがって、リードフレームの製造時間をよ
り一層大幅に短縮できる。
【００５９】また本発明によれば、同一の先端カット金
型を用いて、インナーリード長の複数の種類のリードフ
レームの製作が可能となるので、金型の点数を削減する
ことができる。これにより、コストを低減することがで
きる。また、同一の先端カット金型を作製した後は、こ
の金型を用いて複数種のリードフレームを作製すること
ができるので、リードフレームの製造時間を短縮でき、
リードフレームの短納期化を図ることができる。
【００６０】特に、請求項１ないし６の発明によれば、
互いに隣接するインナーリードの互いに対応するカット
部を結んだカットラインが、ダイパッドが支持される角
部にいくにしたがってダイパッドの方へ接近するように
傾斜しているので、搭載する電子回路素子の電極とイン
ナーリード先端とを電気的に接続するボンディングワイ
ヤの長さをほぼ一定にできる。また、請求項３の発明に
よれば、ダイパッドに所定数の孔が形成されているの
で、パッケージ後のパッケージクラックの発生が防止で
きるようになる。更に、請求項４および１０の発明によ
れば、リードフレームにＰｄめっきを施して、例えば銅
材等の表面酸化を防止しているので、プラズマクリーニ
ングなどの工程を省略することができるようになる。こ
れにより、更に一層リードフレームの製造コストを低減
できるとともに、リードフレームの短納期化を図ること
ができるようになる。
【００６１】更に、請求項７ないし１２の発明によれ
ば、ヒートスプレッダの表面の周縁部に溝を形成してい
るので、この溝によりヒートスプレッダと両面絶縁接着
剤付きテープとの密着力を向上することができ、また、
ヒートスプレッダの裏面に所定数の穴を所定の深さにハ
ーフエッチングして形成しているので、これらの穴によ
り、封止樹脂におけるクラックの発生を抑制することが
できる。更に、請求項９の発明によれば、インナーリー
ド先端部の間隔が均一となるので、インナーリード先端
部のリードよりを防止することができる。
【図面の簡単な説明】
【図１】 本発明による標準リードフレームの一実施例
を部分的に（１／４部分）示す平面図である。
【図２】 図１におけるＰ部詳細図である。
【図３】 この実施例の標準リードフレームを連状に形
成したものを示す図である。
【図４】 本発明の他の実施例を示す、図２と同様のＰ
部詳細図である。
【図５】 本発明の更に他の実施例を示す、ダイパッド
部を示す図である。
【図６】 本発明の更に他の実施例を示す、図１と同様
の平面図である。
【図７】 この実施例に用いられるヒートスプレッダの
平面図である。
【図８】 従来のＱＦＰ型リードフレームの一例を示す
平面図である。
【図９】 リードフレームを用いて形成される半導体装
置の一部を示す断面図である。
【符号の説明】
１…ダイパッド、１′…ダイパッド部、２…インナーリ
ード、２′…インナーリード部、３…アウターリード、
３′…アウターリード部、４…半導体素子、５…ワイ
ヤ、６…標準リードフレームの外枠部、７,８…共通位
置決め治具孔、９…補助外枠部、１０…開口、１１,１
２…十字形部分、１３…ヒートスプレッダ、１３ａ…溝
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−146658（ＪＰ，Ａ) 特開 平４−75724（ＪＰ，Ａ) 特開 平３−6850（ＪＰ，Ａ) 特開 平１−261851（ＪＰ，Ａ) 特開 平３−82066（ＪＰ，Ａ) 特開 昭62−185332（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】 電子回路素子を搭載するためのダイパッ
    ドと、先端がこのダイパッドの周囲に配置され、前記電
    子回路素子の電極と電気的に接続される所定数のインナ
    ーリードと、このインナーリードに連続して形成され、
    外部回路と電気的に接続されるアウターリードとを有す
    るリードフレームを形成するための標準リードフレーム
    であって、前記インナーリードの先端部に、搭載される
    前記電子回路素子の種類に対応して、複数の所定幅の平
    坦なカット部がそのインナーリードの長手方向に沿って
    所定位置に形成されているとともに、これらのカット部
    の間にくびれ部が形成されており、前記ダイパッドに、
    前記電子回路素子の種類に対応して複数のカット位置が
    設定されており、前記インナーリードの前記カット部
    は、互いに隣接する前記インナーリードの互いに対応す
    るカット部を結んだカットラインが、前記ダイパッドが
    支持される角部にいくにしたがって前記ダイパッドの方
    へ接近するように傾斜して形成されていることを特徴と
    する標準リードフレーム。
  2. 【請求項２】 請求項１記載の標準リードフレームであ
    って、少なくともインナーリードの長さが異なる複数の
    標準リードフレームを設け、これらの標準リードフレー
    ムの複数のカット部のうち、少なくとも一つのカット部
    の位置が同じ位置に設定されていることを特徴とする標
    準リードフレーム。
  3. 【請求項３】 前記ダイパッドには、所定数の孔が縦方
    向および横方向に整列されて形成されていることを特徴
    とする請求項１記載の標準リードフレーム。
  4. 【請求項４】 全面にまたは必要な部分にパラジウム
    （Ｐｄ）めっきが施されていることを特徴とする請求項
    １または３記載の標準リードフレーム。
  5. 【請求項５】 請求項１、３および４のいずれか１記載
    の標準リードフレームを用いたリードフレームの製造方
    法であって、前記リードの複数の所定幅の平坦なカット
    部のうち、搭載する前記電子回路素子の種類に対応した
    カット部と前記ダイパッドの前記電子回路素子の種類に
    対応したカット位置とをカットすることにより、前記電
    子回路素子の種類に対応したインナーリード長およびダ
    イパッドサイズに形成することを特徴とするリードフレ
    ームの製造方法。
  6. 【請求項６】 請求項２記載の標準リードフレームを用
    いたリードフレームの製造方法であって、位置が同じ位
    置に設定されているカット部を、同一の先端カット金型
    によってカットすることにより、異なるインナーリード
    長の複数種類のリードフレームを形成することを特徴と
    するリードフレームの製造方法。
  7. 【請求項７】 電子回路素子の電極と電気的に接続され
    る所定数のインナーリードと、このインナーリードに連
    続して形成され、外部回路と電気的に接続されるアウタ
    ーリードとを有し、ダイパッドを有しないダイパッドレ
    スリードフレーム本体と、前記インナーリードに両面絶
    縁接着剤または絶縁接着剤を用いて接合され、前記電子
    回路素子から発生する熱を放熱するヒートスプレッダと
    からなるリードフレームを形成するための標準リードフ
    レームであって、前記インナーリードの先端部に、搭載
    される前記電子回路素子の種類に対応して、複数の所定
    幅の平坦なカット部がそのインナーリードの長手方向に
    沿って所定位置に形成されており、更に前記ヒートスプ
    レッダの表面の周縁部に溝が形成されているとともに、
    前記ヒートスプレッダの裏面に所定数の穴が所定の深さ
    にハーフエッチングされて形成されていることを特徴と
    する標準リードフレーム。
  8. 【請求項８】 請求項７記載の標準リードフレームであ
    って、少なくともインナーリードの長さが異なる複数の
    標準リードフレームを設け、これらの標準リードフレー
    ムの複数のカット部のうち、少なくとも一つのカット部
    の位置が同じ位置に設定されていることを特徴とする標
    準リードフレーム。
  9. 【請求項９】 前記所定数のインナーリードの先端部
    が、平面上に間隔を均一にして配置されていることを特
    徴とする請求項７記載の標準リードフレーム。
  10. 【請求項１０】前記リードフレーム本体および前記ヒー
    トスプレッダの少なくとも一つに、全面にまたは必要な
    部分にパラジウム（Ｐｄ）めっきが施されていることを
    特徴とする請求項７または９記載の標準リードフレー
    ム。
  11. 【請求項１１】請求項７、９および１０のいずれか１記
    載の標準リードフレームを用いたリードフレームの製造
    方法であって、前記リードの複数の所定幅の平坦なカッ
    ト部のうち、搭載する前記電子回路素子の種類に対応し
    たカット部をカットすることにより、前記電子回路素子
    の種類に対応したインナーリード長に形成することを特
    徴とするリードフレームの製造方法。
  12. 【請求項１２】請求項８記載の標準リードフレームを用
    いたリードフレームの製造方法であって、位置が同じ位
    置に設定されているカット部を、同一の先端カット金型
    によってカットすることにより、異なるインナーリード
    長の複数種類のリードフレームを形成することを特徴と
    するリードフレームの製造方法。
JP16255592A 1992-06-22 1992-06-22 標準リードフレームおよびこの標準リードフレームを用いたリードフレームの製造方法 Expired - Fee Related JP3215505B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16255592A JP3215505B2 (ja) 1992-06-22 1992-06-22 標準リードフレームおよびこの標準リードフレームを用いたリードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16255592A JP3215505B2 (ja) 1992-06-22 1992-06-22 標準リードフレームおよびこの標準リードフレームを用いたリードフレームの製造方法

Publications (2)

Publication Number Publication Date
JPH065770A JPH065770A (ja) 1994-01-14
JP3215505B2 true JP3215505B2 (ja) 2001-10-09

Family

ID=15756820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16255592A Expired - Fee Related JP3215505B2 (ja) 1992-06-22 1992-06-22 標準リードフレームおよびこの標準リードフレームを用いたリードフレームの製造方法

Country Status (1)

Country Link
JP (1) JP3215505B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949132A (en) * 1995-05-02 1999-09-07 Texas Instruments Incorporated Dambarless leadframe for molded component encapsulation

Also Published As

Publication number Publication date
JPH065770A (ja) 1994-01-14

Similar Documents

Publication Publication Date Title
US8102035B2 (en) Method of manufacturing a semiconductor device
US8102037B2 (en) Leadframe for semiconductor package
US8138026B2 (en) Low cost lead-free preplated leadframe having improved adhesion and solderability
US8184453B1 (en) Increased capacity semiconductor package
US7002240B2 (en) Semiconductor leadframe for staggered board attach
EP1237188A2 (en) Lead frame
JP2005057067A (ja) 半導体装置およびその製造方法
EP0349549A1 (en) Support assembly for integrated circuits
JP2000307045A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法
US6661081B2 (en) Semiconductor device and its manufacturing method
US20020149090A1 (en) Lead frame and semiconductor package
JP4547086B2 (ja) 半導体装置
KR19990031914A (ko) 칩 스케일 패키지
US7102216B1 (en) Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making
JP2000307049A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2003309241A (ja) リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
JP4243270B2 (ja) 半導体装置の製造方法
JP3215505B2 (ja) 標準リードフレームおよびこの標準リードフレームを用いたリードフレームの製造方法
JP2002076234A (ja) 樹脂封止型半導体装置
JP2001135767A (ja) 半導体装置およびその製造方法
JP3678883B2 (ja) 樹脂封止型半導体装置の製造方法
JP4747188B2 (ja) 半導体装置の製造方法
JP3195515B2 (ja) 半導体装置及びその製造方法
JP2005260271A (ja) 樹脂封止型半導体装置用の回路部材
JP2005260270A (ja) 樹脂封止型半導体装置およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees