JP3678883B2 - 樹脂封止型半導体装置の製造方法 - Google Patents
樹脂封止型半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3678883B2 JP3678883B2 JP17658597A JP17658597A JP3678883B2 JP 3678883 B2 JP3678883 B2 JP 3678883B2 JP 17658597 A JP17658597 A JP 17658597A JP 17658597 A JP17658597 A JP 17658597A JP 3678883 B2 JP3678883 B2 JP 3678883B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- resin
- conductive substrate
- circuit
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Description
【０００１】
【発明の属する技術分野】
本発明は，めっきにより薄く形成された回路部を有する、面実装型の樹脂封止型半導体装置用の回路部材を用いた半導体装置の製造方法に関するもので、特に、ＰＢＧＡ（Ｐｌａｓｔｉｃ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体装置用の回路部材を用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置は、電子機器の高性能化と軽薄短小化の傾向（時流）からＬＳＩのＡＳＩＣに代表されるように、ますます高集積化、高機能化が図られており、これに伴い、半導体装置には、ますます多端子（ピン）化が求められるようになってきた。
多端子（ピン）ＩＣ、特にゲートアレイやスタンダードセルに代表されるＡＳＩＣあるいは、マイコン、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）等の半導体装置化には、リードフレームを用いたＱＦＰ（ＱｕａｄＦｌａｔ Ｐａｃｋａｇｅ）等の表面実装型パッケージが用いられており、ＱＦＰでは３００ピンクラスのものまでが実用化に至ってきている。
ＱＦＰは、図４（ｂ）に示す単層リードフレーム４１０を用いたもので、図４（ａ）にその断面図を示すように、ダイパッド４１１上に半導体素子４２０を搭載し、銀めっき、金めっき等の処理がされたインナーリード先端部４１２Ａと半導体素子４２０の端子（電極パッド）４２１とをワイヤ４３０にて結線した後に、樹脂４４０で封止し、ダムバー部をカットし、アウターリード４１３部をガルウイング状に折り曲げて作製されている。このようなＱＦＰは、パッケージの４方向へ外部回路と電気的に接続するためのアウターリードを設けた構造となり、多端子（ピン）化に対応できるものとして開発されてきた。ここで用いられる単層リードフレーム４１０は、通常、コバール、４２合金（４２％Ｎｉ−鉄）、銅系合金等の導電性に優れ、且つ強度が大きい金属板をフオトリソグラフイー技術を用いたエッチング加工方法やスタンピング法等により、図４（ｂ）に示すような形状に加工して作製されていた。
【０００３】
しかしながら、近年の半導体素子の信号処理の高速化及び高性能（機能）化は、更に多くの端子を必要としている。
これに対し、ＱＦＰでは、外部端子ピッチを狭めることにより、更なる多端子化に対応できるが、外部端子を狭ピッチ化した場合、外部端子自体の幅も狭める必要があり、外部端子強度を低下させることとなる。その結果、端子成形（ガルウイング化）の位置精度あるいは平坦精度等において問題を生じてしまう。また、ＱＦＰでは、アウターリードのピッチが、０．４ｍｍ、０．３ｍｍと更にピッチが狭くなるにつれ、これら狭ピッチの実装工程が難しくなってきて、高度なボード実装技術を実現せねばならない等の障害（問題）をかかえている。
また、インナーリード先端部を狭いピッチで作製するにも加工限界がある。
結局、加工限界と実装性の面から、多ピン化を図ると、パッケージの拡大が必要で、パッケージの小型化には限界が見え始めていた。
【０００４】
これら従来のＱＦＰパッケージがかかえる実装効率、実装性の問題を回避するために、半田ボールをパッケージの外部端子に置き換えた面実装型パッケージであるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と呼ばれるプラスチックパッケージ半導体装置が開発されてきた。
ＢＧＡは、外部端子としての半田ボールを裏面にマトリクス状（アレイ状）に配置した表面実装型半導体装置（プラスチックパッケージ）の総称である。
通常、このＢＧＡは、入出力端子を増やすために、両面配線基板の片面に半導体素子を搭載し、もう一方の面に球状の半田を取付けた外部端子用電極を設け、スルーホールを通じて半導体素子と外部端子用電極との導通をとっていた。球状の半田をアレイ状に並べることにより、端子ピッチの間隔を従来のリードフレームを用いた半導体装置より広くすることができ、この結果、半導体装置の実装工程を難しくせず、入出力端子の増加に対応できた。
しかしながら、このＢＧＡは搭載する半導体素子とワイヤの結線を行う回路と、半導体装置化した後にプリント基板に実装するための外部端子用電極とを、基材の両面に設け、これらをスルーホールを介して電気的に接続した複雑な構成であり、樹脂の熱膨張の影響によりスルーホールに断線を生じることもあり、作製上、信頼性の点で問題が多かった。
【０００５】
この為、上記ＢＧＡの作製プロセスの簡略化、信頼性の低下を回避し、多ピン化、パッケージの小型化に対応する、図２や図３に示すような、半導体装置の製造方法が提案されている。
この方法による半導体装置は、従来の両面配線基板を用いたＢＧＡと同様に、半導体装置の一面に外部回路と接続するための外部端子の一部を封止用樹脂から露出させて、配列させるものであり、新しい型のプラスチックＢＧＡ、ＣＳＰ（Ｃｈｉｐ ｓｉｚｅ Ｐａｃｋａｇｅ）に成り得るものである。
図２に示す半導体装置の製造方法は、導電性基板２２０上にめっき法にて導電性金属からなる回路部２１０を形成した回路部材２００を用意し（図１（ａ））、該回路部２１０上に半導体素子２５０を搭載し、必要な電気的接続を行った（図２（ｂ））後に、導電性基板２２０上で樹脂封止し（図２（ｃ））、樹脂封止された半導体装置２８０Ａを該導電性基板２２０から剥離して得る（図２（ｄ）、図２（ｅ））、あるいは、更に露出した回路部２１０の面に半田ボール２９０を付けて得る（図２（ｆ）））ものである。
この方法の場合には、導電性基板２２０上に形成された導電性金属からなる回路部２１０が、剥離し易いように、あらかじめ、導電性基板２２０の一面に凹凸を付ける表面処理を行い、且つ剥離性を持たせる剥離処理を行っておく等の処置が採られる。尚、ここでの表面処理としてはサンドブラストによるブラスト処理、剥離処理としては導電性基板の表面に酸化膜を生成する処理等が挙げられる。
【０００６】
また、図３に示す半導体装置の製造方法は、導電性基板３２０として、その一面にめっき法等により、金属層３２３を設けたものを使用して、金属層３２３上に、めっき法により回路部３１０を形成した回路部材３００を用意し（図３（ａ））、該回路部３１０上に半導体素子３５０を搭載し、必要な電気的接続を行った（図３（ｂ））後に、導電性基板３２０上で樹脂封止し、樹脂封止された半導体装置３８０Ａを、前記金属層３２３を溶解する（図３（ｄ））ことにより、該導電性基板３２０から剥離して得る（図３（ｄ））、更に露出した回路部３１０の面に半田ボール３９０を付けて得る（図３（ｅ））ものである。
【０００７】
【発明が解決しようとする課題】
しかし、図２や、図３に示す半導体装置の製造方法は、樹脂封止された半導体装置を導電性基板から剥離した際、個々のパッケージが独立し、その後の取扱が、困難であるという不具合があり、問題となっていた。
本発明は、これに対応するもので、図２や図３に示す、エレクトロフォーミング法（めっき法）により回路部を形成した回路部材を用いた、プラスチックＢＧＡ等の樹脂封止型半導体装置の作製において、通常の面付けされたリードフレーム（１連とも言う）を用いた樹脂封止型の半導体装置作製の場合と同様に、複数に面付けされた状態（１連の状態）で工程進行ができる半導体装置の製造方法を提供しようとするものである。
【０００８】
本発明の樹脂封止型半導体装置の製造方法は、導電性基板と、導電性基板上にめっきにより形成された導電性金属により少なくとも二次元的に形成された回路部等を有する半導体装置用の回路部材で、且つ、少なくとも回路部の一部が、導電性基板の一面上に、直接または絶縁層を介してめっきにより形成されている回路部材を用い、該回路部材に半導体素子を搭載し、必要な電気接続を施し、樹脂封止した後に、前記導電性基板から分離させて、半導体装置を作製する方式の、ＰＢＧＡタイプの樹脂封止型半導体装置の製造方法であって、一つの半導体装置用の単位回路部を、面付けされた状態に、複数個、導電性基板の上に作製し、該導電性基板の各回路部毎に半導体素子を搭載し、必要な電気接続を行った後、順次、各半導体装置毎の樹脂封止とともに、半導体装置の封止用樹脂部と少なくとも一部において一体的に連結する封止用樹脂からなる連結部を設けて、隣接する半導体装置間を連結させ、処理する複数個の半導体装置全てを封止用樹脂にて連結させた状態に樹脂封止する樹脂封止工程と、処理する複数個の半導体装置全てを封止用樹脂にて連結させた状態で、半導体装置側を引っ張り、あるいは、導電性基板の一面上に設けられた金属層を溶解して、導電性基板より剥離する剥離工程と、剥離後に、各半導体装置を互いに分離させるための、封止用樹脂からなる連結部を除去するトリミング工程とを有することを特徴とするものである。
【０００９】
【作用】
本発明の樹脂封止型半導体装置の製造方法は、上記のような構成にすることにより、ＢＧＡの作製プロセスの簡略化、信頼性の低下を回避し、多ピン化、パッケージの小型化に対応する図２や、図３に示すエレクトロフォーミング法（めっき法）により回路部を形成した、プラスチックＢＧＡの作製において、通常の面付けされたリードフレーム（１連とも言う）を用いた樹脂封止型の半導体装置作製の場合と同様に、複数に面付けされた状態（１連の状態）で工程進行を可能とするもので、この結果、作業が安定的にでき、コスト低下にも繋がる。
具体的には、必要に応じてパッケージ裏面に絶縁層を塗布する工程や、半田めっき工程を、処理する複数個の半導体装置全てを封止用樹脂にて連結させた状態で、且つ、導電性基板より剥離した状態で行うことを可能とするものである。
詳しくは、導電性基板と、導電性基板上にめっきにより形成された導電性金属により少なくとも二次元的に形成された回路部等を有する半導体装置用の回路部材で、且つ、少なくとも回路部の一部が、導電性基板の一面上に、直接または絶縁層を介してめっきにより形成されている回路部材を用い、該回路部材に半導体素子を搭載し、必要な電気接続を施し、樹脂封止した後に、前記導電性基板から分離させて半導体装置を作製する方式の、樹脂封止型半導体装置の製造方法であって、一つの半導体装置用の単位回路部を、面付けされた状態に、複数個、導電性基板の上に作製し、該導電性基板の各回路部毎に半導体素子を搭載し、必要な電気接続を行った後、順次、各半導体装置毎の樹脂封止とともに、半導体装置の封止用樹脂部と少なくとも一部において一体的に連結する封止用樹脂からなる連結部を設けて、隣接する半導体装置間を連結させ、処理する複数個の半導体装置全てを封止用樹脂にて連結させた状態に樹脂封止する樹脂封止工程と、処理する複数個の半導体装置全てを封止用樹脂にて連結させた状態で、導電性基板より剥離する剥離工程と、剥離後に、各半導体装置を互いに分離させるための、封止用樹脂からなる連結部を除去するトリミング工程とを有することにより、これを達成している。
【００１０】
【発明の実施の形態】
本発明の樹脂封止型半導体装置の製造方法を図に基づいて説明する。
図１は本発明の樹脂封止型半導体装置の製造方法の実施の形態の１例を示したものである。
図１中、１１０は回路部材、１１３は単位回路部、１１５は治具孔、１１７はダイパッド、１１８は端子部、１２０は封止用樹脂、１２５は連結部、１２５Ａはトリミング部、１３０は連結状態の半導体装置群、１４０は半導体装置（１個）である。
先ず、１つの半導体装置用の回路である単位回路部１１３を、複数個面付けした状態で、導電性基板１１０Ａの表面処理を施した一面に形成した回路部材１１０を用意する。（図１（ａ））
表面処理はブラスト処理で、導電性基板１１０Ａの回路を形成する側の面を粗化するものである。
回路部の形成は、めっきレジストを導電性基板の表面処理面側にパターンニング形成し、露出した面にめっきを施すものである。
半導体素子１個に対応する単位回路部１１３は、例えば、図１（ａ１）に示すような形状のものである。
回路部のめっき構成は、特に限定されないが、ワイヤボンディング性等から、例えば、導電性基板側から、順に、Ｐｄ、Ｎｉ、Ｐｄをそれぞれ０．１μｍ、５μｍ、０．１μｍの厚に形成するものが挙げられる。
図１に示す回路部材は、導電性基板の一面に、回路部全体を直接めっき形成したものであるが、特にこれに限定はされない。
【００１１】
次いで、半導体素子をそれぞれの単位回路部１１３のダイパッド１１７に搭載した後、半導体素子の端子部と単位回路部１１３の端子部１１８とワイヤボンディング接続を行った後、各半導体装置毎の樹脂封止とともに、半導体装置の封止用樹脂部と少なくとも一部において一体的に連結する封止用樹脂からなる連結部１２５を設けて、隣接する半導体装置１４０間を連結させ、処理する複数個の半導体装置全てを封止用樹脂にて連結させた状態に樹脂封止する。（図１（ｂ））
次いで、処理する複数個の半導体装置１４０全てを封止用樹脂１２０にて連結させた状態（１３０）で、導電性基板１１０Ａより剥離する。（図１（ｃ））
剥離後、封止用樹脂からなる連結部１２５を除去するトリミング工程を行い、各半導体装置１４０を互いに分離させる。（図１（ｄ））
【００１２】
図１に示す例は、図２に示す半導体装置製造の場合と同様に、導電性基板の面から樹脂封止後、半導体装置を引張り剥離するものであるが、図３に示す半導体装置製造の場合のように、予め導電性基板一面上に金属層を設けておき、樹脂封止後、導電性基板一面上に設けられている金属層を溶解することにより剥離しても良い。
この場合は、例えば、導電性基板としては、鉄−ニッケル系、鉄−ニッケル−クロム系、鉄−ニッケル−カーボン系のものを用い、予め、その一面に、後に剥離の為に溶解させる金属層として銅層を設けておき、銅層上に回路部として、順次、Ａｕ、Ｎｉ、Ｐｄ層をそれぞれ０．１μｍ、５μｍ、０．１μｍ厚にめっき形成する。
【００１３】
【発明の効果】
本発明は、上記のように、更なる樹脂封止型半導体装置の高集積化、高機能化が求められる状況のもと、従来のＢＧＡにおける不具合を伴なわず、多ピン化、ハッケージの小型化を達成でき、図２や図３に示す、エレクトロフォーミング法（めっき法）により回路部を形成した、プラスチックＢＧＡの作製において、通常の面付けされたリードフレーム（１連とも言う）を用いた樹脂封止型の半導体装置作製の場合と同様に、複数に面付けされた状態（１連の状態）で工程進行ができる製造方法の提供を可能としている。
【図面の簡単な説明】
【図１】本発明の樹脂封止型半導体装置の製造方法の１例を示した図
【図２】エレクトロフォーミング法（めっき法）により作製された回路部材を用いた半導体装置の製造方法の工程図
【図３】エレクトロフォーミング法（めっき法）により作製された回路部材を用いた半導体装置の製造方法の工程図
【図４】リードフレームとＱＦＰを説明するための図
【符号の説明】
１１０ 回路部材
１１３ 単位回路部
１１５ 治具孔
１１７ ダイパッド
１１８ 端子部
１２０ 封止用樹脂
１２５ 連結部
１２５Ａ トリミング部
１３０ 連結状態の半導体装置群
１４０ 半導体装置（１個）
２００ 回路部材
２１０ 回路部
２２０ 導電性基板
２２５ 治具孔
２３０ 銀めっき部
２５０ 半導体素子
２５１ 端子部
２５５ ワイヤ
２７０ 封止用樹脂
２８０、２８０Ａ 半導体装置
２９０ 半田ボール
３００ 回路部材
３１０ 回路部
３２０ 導電性基板
３２１ 導電性基板素材
３２３ 金属層
３２５ 治具孔
３３０ 銀めっき部
３５０ 半導体素子
３５１ 端子部
３５５ ワイヤ
３７０ 封止用樹脂
３８０、３８０Ａ 半導体装置
３９０ 半田ボール
４１０ 単層リードフレーム
４１１ ダイパッド
４１２ インナーリード
４１３ アウターリード
４１４ ダムバー
４１５ 吊りリード
４１６ 枠部（フレーム）
４２０ 半導体素子
４２１ 端子（電極パッド）
４３０ ワイヤ
４４０ 樹脂
【発明の属する技術分野】
本発明は，めっきにより薄く形成された回路部を有する、面実装型の樹脂封止型半導体装置用の回路部材を用いた半導体装置の製造方法に関するもので、特に、ＰＢＧＡ（Ｐｌａｓｔｉｃ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体装置用の回路部材を用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置は、電子機器の高性能化と軽薄短小化の傾向（時流）からＬＳＩのＡＳＩＣに代表されるように、ますます高集積化、高機能化が図られており、これに伴い、半導体装置には、ますます多端子（ピン）化が求められるようになってきた。
多端子（ピン）ＩＣ、特にゲートアレイやスタンダードセルに代表されるＡＳＩＣあるいは、マイコン、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）等の半導体装置化には、リードフレームを用いたＱＦＰ（ＱｕａｄＦｌａｔ Ｐａｃｋａｇｅ）等の表面実装型パッケージが用いられており、ＱＦＰでは３００ピンクラスのものまでが実用化に至ってきている。
ＱＦＰは、図４（ｂ）に示す単層リードフレーム４１０を用いたもので、図４（ａ）にその断面図を示すように、ダイパッド４１１上に半導体素子４２０を搭載し、銀めっき、金めっき等の処理がされたインナーリード先端部４１２Ａと半導体素子４２０の端子（電極パッド）４２１とをワイヤ４３０にて結線した後に、樹脂４４０で封止し、ダムバー部をカットし、アウターリード４１３部をガルウイング状に折り曲げて作製されている。このようなＱＦＰは、パッケージの４方向へ外部回路と電気的に接続するためのアウターリードを設けた構造となり、多端子（ピン）化に対応できるものとして開発されてきた。ここで用いられる単層リードフレーム４１０は、通常、コバール、４２合金（４２％Ｎｉ−鉄）、銅系合金等の導電性に優れ、且つ強度が大きい金属板をフオトリソグラフイー技術を用いたエッチング加工方法やスタンピング法等により、図４（ｂ）に示すような形状に加工して作製されていた。
【０００３】
しかしながら、近年の半導体素子の信号処理の高速化及び高性能（機能）化は、更に多くの端子を必要としている。
これに対し、ＱＦＰでは、外部端子ピッチを狭めることにより、更なる多端子化に対応できるが、外部端子を狭ピッチ化した場合、外部端子自体の幅も狭める必要があり、外部端子強度を低下させることとなる。その結果、端子成形（ガルウイング化）の位置精度あるいは平坦精度等において問題を生じてしまう。また、ＱＦＰでは、アウターリードのピッチが、０．４ｍｍ、０．３ｍｍと更にピッチが狭くなるにつれ、これら狭ピッチの実装工程が難しくなってきて、高度なボード実装技術を実現せねばならない等の障害（問題）をかかえている。
また、インナーリード先端部を狭いピッチで作製するにも加工限界がある。
結局、加工限界と実装性の面から、多ピン化を図ると、パッケージの拡大が必要で、パッケージの小型化には限界が見え始めていた。
【０００４】
これら従来のＱＦＰパッケージがかかえる実装効率、実装性の問題を回避するために、半田ボールをパッケージの外部端子に置き換えた面実装型パッケージであるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と呼ばれるプラスチックパッケージ半導体装置が開発されてきた。
ＢＧＡは、外部端子としての半田ボールを裏面にマトリクス状（アレイ状）に配置した表面実装型半導体装置（プラスチックパッケージ）の総称である。
通常、このＢＧＡは、入出力端子を増やすために、両面配線基板の片面に半導体素子を搭載し、もう一方の面に球状の半田を取付けた外部端子用電極を設け、スルーホールを通じて半導体素子と外部端子用電極との導通をとっていた。球状の半田をアレイ状に並べることにより、端子ピッチの間隔を従来のリードフレームを用いた半導体装置より広くすることができ、この結果、半導体装置の実装工程を難しくせず、入出力端子の増加に対応できた。
しかしながら、このＢＧＡは搭載する半導体素子とワイヤの結線を行う回路と、半導体装置化した後にプリント基板に実装するための外部端子用電極とを、基材の両面に設け、これらをスルーホールを介して電気的に接続した複雑な構成であり、樹脂の熱膨張の影響によりスルーホールに断線を生じることもあり、作製上、信頼性の点で問題が多かった。
【０００５】
この為、上記ＢＧＡの作製プロセスの簡略化、信頼性の低下を回避し、多ピン化、パッケージの小型化に対応する、図２や図３に示すような、半導体装置の製造方法が提案されている。
この方法による半導体装置は、従来の両面配線基板を用いたＢＧＡと同様に、半導体装置の一面に外部回路と接続するための外部端子の一部を封止用樹脂から露出させて、配列させるものであり、新しい型のプラスチックＢＧＡ、ＣＳＰ（Ｃｈｉｐ ｓｉｚｅ Ｐａｃｋａｇｅ）に成り得るものである。
図２に示す半導体装置の製造方法は、導電性基板２２０上にめっき法にて導電性金属からなる回路部２１０を形成した回路部材２００を用意し（図１（ａ））、該回路部２１０上に半導体素子２５０を搭載し、必要な電気的接続を行った（図２（ｂ））後に、導電性基板２２０上で樹脂封止し（図２（ｃ））、樹脂封止された半導体装置２８０Ａを該導電性基板２２０から剥離して得る（図２（ｄ）、図２（ｅ））、あるいは、更に露出した回路部２１０の面に半田ボール２９０を付けて得る（図２（ｆ）））ものである。
この方法の場合には、導電性基板２２０上に形成された導電性金属からなる回路部２１０が、剥離し易いように、あらかじめ、導電性基板２２０の一面に凹凸を付ける表面処理を行い、且つ剥離性を持たせる剥離処理を行っておく等の処置が採られる。尚、ここでの表面処理としてはサンドブラストによるブラスト処理、剥離処理としては導電性基板の表面に酸化膜を生成する処理等が挙げられる。
【０００６】
また、図３に示す半導体装置の製造方法は、導電性基板３２０として、その一面にめっき法等により、金属層３２３を設けたものを使用して、金属層３２３上に、めっき法により回路部３１０を形成した回路部材３００を用意し（図３（ａ））、該回路部３１０上に半導体素子３５０を搭載し、必要な電気的接続を行った（図３（ｂ））後に、導電性基板３２０上で樹脂封止し、樹脂封止された半導体装置３８０Ａを、前記金属層３２３を溶解する（図３（ｄ））ことにより、該導電性基板３２０から剥離して得る（図３（ｄ））、更に露出した回路部３１０の面に半田ボール３９０を付けて得る（図３（ｅ））ものである。
【０００７】
【発明が解決しようとする課題】
しかし、図２や、図３に示す半導体装置の製造方法は、樹脂封止された半導体装置を導電性基板から剥離した際、個々のパッケージが独立し、その後の取扱が、困難であるという不具合があり、問題となっていた。
本発明は、これに対応するもので、図２や図３に示す、エレクトロフォーミング法（めっき法）により回路部を形成した回路部材を用いた、プラスチックＢＧＡ等の樹脂封止型半導体装置の作製において、通常の面付けされたリードフレーム（１連とも言う）を用いた樹脂封止型の半導体装置作製の場合と同様に、複数に面付けされた状態（１連の状態）で工程進行ができる半導体装置の製造方法を提供しようとするものである。
【０００８】
本発明の樹脂封止型半導体装置の製造方法は、導電性基板と、導電性基板上にめっきにより形成された導電性金属により少なくとも二次元的に形成された回路部等を有する半導体装置用の回路部材で、且つ、少なくとも回路部の一部が、導電性基板の一面上に、直接または絶縁層を介してめっきにより形成されている回路部材を用い、該回路部材に半導体素子を搭載し、必要な電気接続を施し、樹脂封止した後に、前記導電性基板から分離させて、半導体装置を作製する方式の、ＰＢＧＡタイプの樹脂封止型半導体装置の製造方法であって、一つの半導体装置用の単位回路部を、面付けされた状態に、複数個、導電性基板の上に作製し、該導電性基板の各回路部毎に半導体素子を搭載し、必要な電気接続を行った後、順次、各半導体装置毎の樹脂封止とともに、半導体装置の封止用樹脂部と少なくとも一部において一体的に連結する封止用樹脂からなる連結部を設けて、隣接する半導体装置間を連結させ、処理する複数個の半導体装置全てを封止用樹脂にて連結させた状態に樹脂封止する樹脂封止工程と、処理する複数個の半導体装置全てを封止用樹脂にて連結させた状態で、半導体装置側を引っ張り、あるいは、導電性基板の一面上に設けられた金属層を溶解して、導電性基板より剥離する剥離工程と、剥離後に、各半導体装置を互いに分離させるための、封止用樹脂からなる連結部を除去するトリミング工程とを有することを特徴とするものである。
【０００９】
【作用】
本発明の樹脂封止型半導体装置の製造方法は、上記のような構成にすることにより、ＢＧＡの作製プロセスの簡略化、信頼性の低下を回避し、多ピン化、パッケージの小型化に対応する図２や、図３に示すエレクトロフォーミング法（めっき法）により回路部を形成した、プラスチックＢＧＡの作製において、通常の面付けされたリードフレーム（１連とも言う）を用いた樹脂封止型の半導体装置作製の場合と同様に、複数に面付けされた状態（１連の状態）で工程進行を可能とするもので、この結果、作業が安定的にでき、コスト低下にも繋がる。
具体的には、必要に応じてパッケージ裏面に絶縁層を塗布する工程や、半田めっき工程を、処理する複数個の半導体装置全てを封止用樹脂にて連結させた状態で、且つ、導電性基板より剥離した状態で行うことを可能とするものである。
詳しくは、導電性基板と、導電性基板上にめっきにより形成された導電性金属により少なくとも二次元的に形成された回路部等を有する半導体装置用の回路部材で、且つ、少なくとも回路部の一部が、導電性基板の一面上に、直接または絶縁層を介してめっきにより形成されている回路部材を用い、該回路部材に半導体素子を搭載し、必要な電気接続を施し、樹脂封止した後に、前記導電性基板から分離させて半導体装置を作製する方式の、樹脂封止型半導体装置の製造方法であって、一つの半導体装置用の単位回路部を、面付けされた状態に、複数個、導電性基板の上に作製し、該導電性基板の各回路部毎に半導体素子を搭載し、必要な電気接続を行った後、順次、各半導体装置毎の樹脂封止とともに、半導体装置の封止用樹脂部と少なくとも一部において一体的に連結する封止用樹脂からなる連結部を設けて、隣接する半導体装置間を連結させ、処理する複数個の半導体装置全てを封止用樹脂にて連結させた状態に樹脂封止する樹脂封止工程と、処理する複数個の半導体装置全てを封止用樹脂にて連結させた状態で、導電性基板より剥離する剥離工程と、剥離後に、各半導体装置を互いに分離させるための、封止用樹脂からなる連結部を除去するトリミング工程とを有することにより、これを達成している。
【００１０】
【発明の実施の形態】
本発明の樹脂封止型半導体装置の製造方法を図に基づいて説明する。
図１は本発明の樹脂封止型半導体装置の製造方法の実施の形態の１例を示したものである。
図１中、１１０は回路部材、１１３は単位回路部、１１５は治具孔、１１７はダイパッド、１１８は端子部、１２０は封止用樹脂、１２５は連結部、１２５Ａはトリミング部、１３０は連結状態の半導体装置群、１４０は半導体装置（１個）である。
先ず、１つの半導体装置用の回路である単位回路部１１３を、複数個面付けした状態で、導電性基板１１０Ａの表面処理を施した一面に形成した回路部材１１０を用意する。（図１（ａ））
表面処理はブラスト処理で、導電性基板１１０Ａの回路を形成する側の面を粗化するものである。
回路部の形成は、めっきレジストを導電性基板の表面処理面側にパターンニング形成し、露出した面にめっきを施すものである。
半導体素子１個に対応する単位回路部１１３は、例えば、図１（ａ１）に示すような形状のものである。
回路部のめっき構成は、特に限定されないが、ワイヤボンディング性等から、例えば、導電性基板側から、順に、Ｐｄ、Ｎｉ、Ｐｄをそれぞれ０．１μｍ、５μｍ、０．１μｍの厚に形成するものが挙げられる。
図１に示す回路部材は、導電性基板の一面に、回路部全体を直接めっき形成したものであるが、特にこれに限定はされない。
【００１１】
次いで、半導体素子をそれぞれの単位回路部１１３のダイパッド１１７に搭載した後、半導体素子の端子部と単位回路部１１３の端子部１１８とワイヤボンディング接続を行った後、各半導体装置毎の樹脂封止とともに、半導体装置の封止用樹脂部と少なくとも一部において一体的に連結する封止用樹脂からなる連結部１２５を設けて、隣接する半導体装置１４０間を連結させ、処理する複数個の半導体装置全てを封止用樹脂にて連結させた状態に樹脂封止する。（図１（ｂ））
次いで、処理する複数個の半導体装置１４０全てを封止用樹脂１２０にて連結させた状態（１３０）で、導電性基板１１０Ａより剥離する。（図１（ｃ））
剥離後、封止用樹脂からなる連結部１２５を除去するトリミング工程を行い、各半導体装置１４０を互いに分離させる。（図１（ｄ））
【００１２】
図１に示す例は、図２に示す半導体装置製造の場合と同様に、導電性基板の面から樹脂封止後、半導体装置を引張り剥離するものであるが、図３に示す半導体装置製造の場合のように、予め導電性基板一面上に金属層を設けておき、樹脂封止後、導電性基板一面上に設けられている金属層を溶解することにより剥離しても良い。
この場合は、例えば、導電性基板としては、鉄−ニッケル系、鉄−ニッケル−クロム系、鉄−ニッケル−カーボン系のものを用い、予め、その一面に、後に剥離の為に溶解させる金属層として銅層を設けておき、銅層上に回路部として、順次、Ａｕ、Ｎｉ、Ｐｄ層をそれぞれ０．１μｍ、５μｍ、０．１μｍ厚にめっき形成する。
【００１３】
【発明の効果】
本発明は、上記のように、更なる樹脂封止型半導体装置の高集積化、高機能化が求められる状況のもと、従来のＢＧＡにおける不具合を伴なわず、多ピン化、ハッケージの小型化を達成でき、図２や図３に示す、エレクトロフォーミング法（めっき法）により回路部を形成した、プラスチックＢＧＡの作製において、通常の面付けされたリードフレーム（１連とも言う）を用いた樹脂封止型の半導体装置作製の場合と同様に、複数に面付けされた状態（１連の状態）で工程進行ができる製造方法の提供を可能としている。
【図面の簡単な説明】
【図１】本発明の樹脂封止型半導体装置の製造方法の１例を示した図
【図２】エレクトロフォーミング法（めっき法）により作製された回路部材を用いた半導体装置の製造方法の工程図
【図３】エレクトロフォーミング法（めっき法）により作製された回路部材を用いた半導体装置の製造方法の工程図
【図４】リードフレームとＱＦＰを説明するための図
【符号の説明】
１１０ 回路部材
１１３ 単位回路部
１１５ 治具孔
１１７ ダイパッド
１１８ 端子部
１２０ 封止用樹脂
１２５ 連結部
１２５Ａ トリミング部
１３０ 連結状態の半導体装置群
１４０ 半導体装置（１個）
２００ 回路部材
２１０ 回路部
２２０ 導電性基板
２２５ 治具孔
２３０ 銀めっき部
２５０ 半導体素子
２５１ 端子部
２５５ ワイヤ
２７０ 封止用樹脂
２８０、２８０Ａ 半導体装置
２９０ 半田ボール
３００ 回路部材
３１０ 回路部
３２０ 導電性基板
３２１ 導電性基板素材
３２３ 金属層
３２５ 治具孔
３３０ 銀めっき部
３５０ 半導体素子
３５１ 端子部
３５５ ワイヤ
３７０ 封止用樹脂
３８０、３８０Ａ 半導体装置
３９０ 半田ボール
４１０ 単層リードフレーム
４１１ ダイパッド
４１２ インナーリード
４１３ アウターリード
４１４ ダムバー
４１５ 吊りリード
４１６ 枠部（フレーム）
４２０ 半導体素子
４２１ 端子（電極パッド）
４３０ ワイヤ
４４０ 樹脂
Claims (1)
- 導電性基板と、導電性基板上にめっきにより形成された導電性金属により少なくとも二次元的に形成された回路部等を有する半導体装置用の回路部材で、且つ、少なくとも回路部の一部が、導電性基板の一面上に、直接または絶縁層を介してめっきにより形成されている回路部材を用い、該回路部材に半導体素子を搭載し、必要な電気接続を施し、樹脂封止した後に、前記導電性基板から分離させて、半導体装置を作製する方式の、ＰＢＧＡタイプの樹脂封止型半導体装置の製造方法であって、一つの半導体装置用の単位回路部を、面付けされた状態に、複数個、導電性基板の上に作製し、該導電性基板の各回路部毎に半導体素子を搭載し、必要な電気接続を行った後、順次、各半導体装置毎の樹脂封止とともに、半導体装置の封止用樹脂部と少なくとも一部において一体的に連結する封止用樹脂からなる連結部を設けて、隣接する半導体装置間を連結させ、処理する複数個の半導体装置全てを封止用樹脂にて連結させた状態に樹脂封止する樹脂封止工程と、処理する複数個の半導体装置全てを封止用樹脂にて連結させた状態で、半導体装置側を引っ張り、あるいは、導電性基板の一面上に設けられた金属層を溶解して、導電性基板より剥離する剥離工程と、剥離後に、各半導体装置を互いに分離させるための、封止用樹脂からなる連結部を除去するトリミング工程とを有することを特徴とする樹脂封止型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17658597A JP3678883B2 (ja) | 1997-06-18 | 1997-06-18 | 樹脂封止型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17658597A JP3678883B2 (ja) | 1997-06-18 | 1997-06-18 | 樹脂封止型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH118260A JPH118260A (ja) | 1999-01-12 |
| JP3678883B2 true JP3678883B2 (ja) | 2005-08-03 |
Family
ID=16016146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17658597A Expired - Fee Related JP3678883B2 (ja) | 1997-06-18 | 1997-06-18 | 樹脂封止型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3678883B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289739A (ja) * | 2001-03-23 | 2002-10-04 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法 |
| JP4663172B2 (ja) * | 2001-07-31 | 2011-03-30 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JP4877870B2 (ja) * | 2004-01-30 | 2012-02-15 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
| JP5609911B2 (ja) * | 2012-04-06 | 2014-10-22 | 大日本印刷株式会社 | 樹脂封止型半導体装置および半導体装置用回路部材 |
-
1997
- 1997-06-18 JP JP17658597A patent/JP3678883B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH118260A (ja) | 1999-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3780122B2 (ja) | 半導体装置の製造方法 | |
| US6084292A (en) | Lead frame and semiconductor device using the lead frame | |
| JP3947292B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| EP0247644A1 (en) | Integrated circuit die-to-lead frame connection using an intermediate bridging member | |
| JP3436159B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH08125066A (ja) | 樹脂封止型半導体装置とそれに用いられるリードフレーム、及び樹脂封止型半導体装置の製造方法 | |
| KR20040030297A (ko) | 리드 프레임, 그 리드 프레임의 제조 방법, 및 반도체 장치 | |
| JPH11195742A (ja) | 半導体装置及びその製造方法とそれに用いるリードフレーム | |
| JP2002289739A (ja) | 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法 | |
| JP2004071801A (ja) | リードフレーム及びその製造方法 | |
| KR20040030283A (ko) | 리드 프레임 및 그 제조 방법 | |
| JPH09307043A (ja) | リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置 | |
| JP2000077596A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
| JP3678883B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2012165029A (ja) | 回路部材の製造方法 | |
| JP3992877B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP5500130B2 (ja) | 樹脂封止型半導体装置および半導体装置用回路部材 | |
| JPH09116045A (ja) | リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法 | |
| JP3576228B2 (ja) | 表面実装型半導体装置 | |
| JP2001077283A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2001077285A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP5609911B2 (ja) | 樹脂封止型半導体装置および半導体装置用回路部材 | |
| JP4121582B2 (ja) | 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法 | |
| JP3569642B2 (ja) | 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法 | |
| JP4121579B2 (ja) | 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040521 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050407 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050506 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050511 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100520 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110520 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130520 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |