KR20040030297A - 리드 프레임, 그 리드 프레임의 제조 방법, 및 반도체 장치 - Google Patents

리드 프레임, 그 리드 프레임의 제조 방법, 및 반도체 장치 Download PDF

Info

Publication number
KR20040030297A
KR20040030297A KR1020030064163A KR20030064163A KR20040030297A KR 20040030297 A KR20040030297 A KR 20040030297A KR 1020030064163 A KR1020030064163 A KR 1020030064163A KR 20030064163 A KR20030064163 A KR 20030064163A KR 20040030297 A KR20040030297 A KR 20040030297A
Authority
KR
South Korea
Prior art keywords
external terminal
portions
wire
wire connecting
frame
Prior art date
Application number
KR1020030064163A
Other languages
English (en)
Inventor
가사하라데츠이치로
아베아키노부
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20040030297A publication Critical patent/KR20040030297A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

다단자화를 도모함과 함께, 탑재할 반도체 소자와 외부 단자를 접속하는 와이어의 길이를 최소한으로 하여, 수율의 향상 및 비용의 저감화에 기여하는 것을 목적으로 한다.
리드 프레임(20)에 있어서, 탑재할 반도체 소자에 대응하여 다이 패드부(23)가 획정되고, 그 다이 패드부(23)에 대응하여 최종적으로 반도체 장치로서 분할되는 영역 내에서 그 다이 패드부(23)의 주위를 따라 복수의 와이어 접속부(24)가 배열되고, 각 와이어 접속부(24)의 외측 영역에 복수의 랜드 형상의 외부 단자부(25)가 배치되어 있다. 또한, 각 와이어 접속부(24)를 각각 대응하는 외부 단자부(25)에 일체적으로 연결하도록 선형의 접속 리드부(26)가 형성되어 있고, 다이 패드부(23), 각 와이어 접속부(24), 각 외부 단자부(25) 및 각 접속 리드부(26)는 접착 테이프(28)에 의해 지지되어 있다.

Description

리드 프레임, 그 리드 프레임의 제조 방법, 및 반도체 장치{LEAD FRAME, METHOD OF MANUFACTURING THE SAME, AND SEMICONDUCTOR DEVICE MANUFACTURED WITH THE SAME}
본 발명은 반도체 소자를 탑재하는 패키지 반도체 장치)의 기판으로서 사용되는 리드 프레임에 관한 것으로, 특히 QFN(Quad Flat Non-leaded package) 등의 리드리스·패키지에 사용되고, 다핀화와 함께, 반도체 소자와 외부 단자핀)를 접속하는 와이어의 길이를 짧게 하는데 적응된 형상을 갖는 리드 프레임, 그 리드 프레임의 제조 방법, 및 반도체 장치에 관한 것이다.
칩 사이즈 패키지 또는 칩 스케일 패키지(CSP)라고 불리는 반도체 소자(칩)와 동일한 정도의 크기를 갖는 패키지로서, QFN이나 BGA(Ball Grid Array) 등, 외부 단자가 패키지의 이면측에 평면적으로 노출한 타입의 패키지가 있다.
도 1은 종래의 한 형태에 따른 QFN의 패키지 구조를 갖는 반도체 장치의 구성을 모식적으로 나타낸 것으로서, (a)는 반도체 장치(10)를 단면적으로 본 구성, (b)는 반도체 장치(10)를 이면(실장면)측에서 본 구성을 나타내고 있다. 이 반도체 장치(10)에서, 참조번호 11은 다이 패드부(1) 상에 탑재된 반도체 소자(칩), 12는 반도체 소자(11)의 각 전극 단자를 각각 대응하는 각 리드부(2)(외부 접속 단자)에 접속하는 본딩 와이어, 13은 반도체 소자(11), 본딩 와이어(12) 등을 보호하기 위한 밀봉 수지를 나타낸다.
각 리드부(2)는 도시한 바와 같이 반도체 장치(10)의 실장면측에 노출하여, 반도체 장치(10)의 주변부를 따라 배열되어 있다. 또한, 다이 패드부(1) 및 그 주위에 배치되는 각 리드부(2)는 금속판을 에칭 가공 등을 행하여 얻어지는 리드 프레임의 일부로 이루어지고, 리드 프레임 상에 탑재할 각 반도체 소자에 대응하여 각각 획정되어 있다. 즉, 도 1에 나타내는 QFN(반도체 장치(10))은 그 기판으로서 리드 프레임을 이용하고 있다.
이와 같이, 종래의 QFN은 리드 프레임을 이용한 패키지(반도체 장치)이기 때문에, 절연층과 도체층(배선층)을 교대로 겹쳐 쌓은 다층 배선 기판 등을 패키지의 기판으로서 사용하는 BGA 등의 기판 타입의 패키지(반도체 장치)와 비교하여, 그 제조에 드는 비용이 저렴하다는 장점이 있다.
그러나, 종래의 QFN(도 1)은 그 구조상, 외부 접속 단자(리드부(2))를 반도체 소자(11)의 탑재면(다이 패드부(1))의 아래쪽에 배치할 수 없어, 외부 접속 단자의 배치는 패키지(반도체 장치(10))의 주변부에 한정되어 있었다.
이 때문에, 외부 단자의 개수(핀수)를 더 늘리려고 하면, 각 리드부의 리드폭 및 그 배치 간격을 모두 좁게 하거나, 또는 각 리드부의 사이즈 등은 그대로 하여 패키지의 사이즈를 크게 할 필요가 있다.
그러나, 각 리드부의 리드폭 등을 좁게 하는 방법은 기술적인 면(리드 프레임의 에칭 가공 등)에서 곤란하고, 한편 패키지의 사이즈를 크게 하는 방법에서는리드 프레임을 구성하는 소재(동(Cu) 또는 Cu를 베이스로 한 합금 등의 금속판)의 재료 비용이 증대한다는 불리한 점이 있다. 즉, 도 1에 나타낸 바와 같은 종래의 QFN에서는, 다핀화(다단자화)를 도모하고자 해도 반드시 그 요구를 충족할 수 없다는 과제가 있었다.
다핀화를 도모하기 위해서는, 예를 들면 다이 패드부의 주위에 리드부(외부 접속 단자)를 복수열 배치하는 것을 고려할 수 있다. 그 일례를 도 2에 나타낸다.
도 2는 종래의 다른 형태에 따른 QFN의 패키지 구조를 갖는 반도체 장치의 구성을 모식적으로 나타낸 것으로서, 도 1과 마찬가지로 (a)는 반도체 장치(10a)를 단면적으로 본 구성, (b)는 반도체 장치(10a)를 이면(실장면)측에서 본 구성을 나타내고 있다. 이 반도체 장치(10a)는 도 1에 나타내는 반도체 장치(10)와 비교하여, 다이 패드부(1)의 주위에 각 리드부(2a, 2b)가 2열 구성으로 배치되어 있는 점, 반도체 소자(11)의 각 전극 단자가 내측의 리드부(2a) 및 외측의 리드부(2b)에 각각 본딩 와이어(12a 및 12b)에 의해 접속되어 있는 점에서 상이하다.
이 패키지(반도체 장치(10a))의 구성에 의하면, 다핀화를 도모하는 것은 가능하지만, 핀수(리드부의 개수)를 늘린 분만큼 패키지의 사이즈를 크게 할 필요가 있어, 그에 따라 반도체 소자(11)의 전극 단자를 외측의 리드부(2b)에 접속하는 본딩 와이어(12b)의 길이가 길게 되어버린다. 패키지의 사이즈가 커지면, 상술한 바와 같이 리드 프레임의 소재의 재료 비용이 증대한다는 불리한 점이 있다.
또한, 와이어 길이가 길어지면, 패키지의 어셈블리 공정에서 반도체 소자를 수지 밀봉(몰딩)할 때에 그 수지의 밀려나는 힘에 의해서 이웃하는 와이어가 접촉하여 단락(短絡)을 일으킬 우려가 있고, 그 때문에 제품으로서의 신뢰성이 저하하고, 그 결과 제조에 걸리는 수율이 저하한다. 또한, 본딩 와이어에는 비교적 고가의 금(Au)선 등의 재료가 이용되기 때문에, 그 재료 비용이 증대한다는 불리한 점도 있다.
본 발명은 이러한 종래 기술에서의 과제를 감안하여 창작된 것으로서, 다단자화를 도모함과 함께, 탑재할 반도체 소자와 외부 단자를 접속하는 와이어의 길이를 최소한으로 하고, 나아가서는 수율의 향상 및 비용의 저감화에 기여할 수 있는 리드 프레임, 그 리드 프레임의 제조 방법, 및 반도체 장치를 제공하는 것을 목적으로 한다.
도 1은 종래의 한 형태에 따른 QFN의 패키지 구조를 갖는 반도체 장치의 구성을 나타내는 도면.
도 2는 종래의 다른 형태에 따른 QFN의 패키지 구조를 갖는 반도체 장치의 구성을 나타내는 도면.
도 3은 본 발명의 제 1 실시형태에 따른 리드 프레임의 구성을 나타내는 도면.
도 4는 도 3의 리드 프레임의 제조 공정의 일례를 나타내는 평면도.
도 5는 4의 제조 공정에 계속되는 제조 공정을 나타내는 단면도.
도 6은 도 3의 리드 프레임의 제조 공정의 다른 예(일부)를 나타내는 단면도.
도 7은 도 3의 리드 프레임을 이용하여 제작된 QFN의 패키지 구조를 갖는 반도체 장치의 구성을 나타내는 도면.
도 8은 도 7의 반도체 장치의 제조 공정을 나타내는 단면도.
도 9는 본 발명의 제 2 실시형태에 따른 리드 프레임의 구성을 나타내는 도면.
도 10은 도 9의 리드 프레임의 제조 공정의 일례를 나타내는 평면도.
도 11은 도 10의 제조 공정에 계속되는 제조 공정을 나타내는 단면도.
도 12는 도 9의 리드 프레임을 이용하여 제작된 QFN의 패키지 구조를 갖는 반도체 장치의 구성을 나타내는 도면.
도 13은 도 12의 반도체 장치의 제조 공정을 나타내는 단면도.
<도면의 주요부분에 대한 부호의 설명>
20, 40 : 리드 프레임
21, 41 : 기판 프레임
22, 42 : 프레임부
23 : 다이 패드부
24, 44 : 와이어 접속부
25, 45 : 외부 단자부
26, 46 : 접속 리드부
27, 47 : 금속막
28, 48 : 접착 테이프
29, 49 : 오목부
30, 50 : 반도체 장치
31, 51 : 반도체 소자(칩)
32, 52 : 본딩 와이어
33, 53 : 밀봉 수지
MP : 금속판
RP1, RP2 : 레지스트 패턴
상술한 종래 기술의 과제를 해결하기 위해서, 본 발명의 제 1 형태에 의하면, 탑재할 각 반도체 소자에 대응하여 각각 획정된 다이 패드부와, 각 다이 패드부에 대응하여 각각 최종적으로 반도체 장치로서 분할되는 영역 내에서 상기 다이 패드부의 주위를 따라 배열된 복수의 와이어 접속부와, 각 와이어 접속부의 외측 영역에 배치된 복수의 랜드 형상의 외부 단자부와, 상기 각 와이어 접속부를 각각 대응하는 외부 단자부에 일체적으로 연결하는 선형의 접속 리드부를 갖고, 상기 각 다이 패드부, 상기 각 와이어 접속부 및 상기 각 외부 단자부가 접착 테이프에 의해 지지되어 있는 것을 특징으로 하는 리드 프레임이 제공된다.
이 형태에 따른 리드 프레임의 구성에 의하면, 탑재할 각 반도체 소자에 대응하여 각각 획정된 다이 패드부의 주위를 따라 배열된 각 와이어 접속부의 외측영역에, 각각 외부 접속 단자로서 사용하는 복수의 랜드 형상의 외부 단자부가 배치되어 있으므로, 종래와 같이 패키지의 주변부를 따라 외부 접속 단자(리드부)가 일렬로 배치되어 있는 형태(도 1)의 것과 비교하여, 상대적으로 단자수를 늘릴 수 있다(다단자화의 실현).
또한, 종래의 QFN의 기판으로서 이용되는 리드 프레임에서는, 외부 접속 단자를 구성하는 리드부의 바로 위(상면)에 본딩 와이어를 접속하는 구조로 되어 있었지만(도 1, 도 2), 본 발명에 따른 리드 프레임에서는, 본딩 와이어를 접속하는 부분(와이어 접속부)과 외부 접속 단자로서 사용하는 부분(외부 단자부)을 분리하여 배치하고, 양자간을 선형의 접속 리드부에 의해 일체적으로 연결하도록 하고 있다. 이 경우, 와이어 접속부는 다이 패드부의 주위를 따라(즉, 탑재할 반도체 소자의 전극 단자로부터 가까운 위치에) 배열되어 있다.
이에 따라, 반도체 소자와 외부 단자(즉, 외부 단자부에 연결된 와이어 접속부) 사이의 와이어 길이를 최소한으로 할 수 있어, 종래 기술에 나타난 바와 같은 와이어 간의 단락, 신뢰성의 저하라는 문제점을 해소할 수 있어, 수율 향상과 함께 비용의 저감화를 도모할 수 있게 된다.
또한, 본 발명의 제 2 형태에 의하면, 탑재할 각 반도체 소자에 대응하여 각각 최종적으로 반도체 장치로서 분할되는 영역 내에서 상기 영역의 외주를 따라 배열된 복수의 와이어 접속부와, 각 와이어 접속부의 내측 영역에 배치된 복수의 랜드 형상의 외부 단자부와, 상기 각 와이어 접속부를 각각 대응하는 외부 단자부에 일체적으로 연결하는 선형의 접속 리드부를 갖고, 상기 각 와이어 접속부 및 상기각 외부 단자부가 접착 테이프에 의해 지지되어 있는 것을 특징으로 하는 리드 프레임이 제공된다.
이 형태에 따른 리드 프레임의 구성에 의하면, 탑재할 각 반도체 소자에 대응하여 각각 최종적으로 반도체 장치로서 분할되는 영역의 외주를 따라 배열된 각 와이어 접속부의 내측 영역에, 각각 외부 접속 단자로서 사용하는 복수의 랜드 형상의 외부 단자부가 배치되어 있으므로, 종래와 같이 외부 접속 단자를 반도체 소자의 탑재면의 아래쪽에 배치할 수 없는 형태(도 1, 도 2)의 것과 비교하여, 상대적으로 단자수를 늘릴 수 있다(다단자화의 실현).
또한, 상술한 제 1 형태에 따른 리드 프레임의 구성과 마찬가지로, 와이어 접속부와 외부 단자부를 분리하여 배치하고, 양자간을 선형의 접속 리드부에 의해 일체적으로 연결하도록 하고 있어, 이 경우, 와이어 접속부는 탑재할 반도체 소자에 대응하여 최종적으로 반도체 장치로서 분할되는 영역의 외주를 따라(즉, 탑재할 반도체 소자의 전극 단자로부터 가까운 위치에) 배열되어 있다. 이에 따라, 상기와 마찬가지로 반도체 소자와 외부 단자를 접속하는 와이어의 길이를 최소한으로 할 수 있어, 수율 향상 및 비용의 저감화를 도모할 수 있게 된다.
또한, 본 발명의 다른 형태에 의하면, 상술한 제 1, 제 2 형태에 따른 리드 프레임을 제조하는 방법이 제공된다. 제 1 형태에 따른 리드 프레임의 제조 방법은 금속판을 에칭 가공하여, 탑재할 각 반도체 소자에 대응하여 각각 다이 패드부와 프레임부 사이의 영역에서, 상기 다이 패드부의 주위를 따라 위치하고, 또한 상기 다이 패드부에 연결되는 복수의 와이어 접속부와, 각 와이어 접속부의 외측에위치하고, 또한 서로 연결되는 복수의 랜드 형상의 외부 단자부와, 상기 각 와이어 접속부를 각각 대응하는 외부 단자부에 일체적으로 연결하는 선형의 접속 리드부가 배열된 기판 프레임을 형성하는 공정과, 상기 기판 프레임의 한쪽 면 중, 상기 다이 패드부와 상기 와이어 접속부와 상기 외부 단자부와 상기 프레임부를 제외한 부분에, 하프 에칭에 의해 오목부를 형성하는 공정과, 상기 기판 프레임의 상기 오목부가 형성되어 있는 측의 면에 접착 테이프를 부착하는 공정과, 상기 기판 프레임의 상기 오목부가 형성되어 있는 부분 중, 상기 다이 패드부와 상기 각 와이어 접속부를 연결하고 있는 부분, 및 상기 각 외부 단자부간을 서로 연결하고 있는 부분을 절단하는 공정을 포함하는 것을 특징으로 한다.
한편, 제 2 형태에 따른 리드 프레임의 제조 방법은, 금속판을 에칭 가공하여, 탑재할 각 반도체 소자에 대응하여 각각 프레임부에 의해 둘러싸이는 영역에서, 상기 영역의 외주를 따라 위치하고, 또한 상기 프레임부에 연결되는 복수의 와이어 접속부와, 각 와이어 접속부의 내측에 위치하고, 또한 서로 연결되는 복수의 랜드 형상의 외부 단자부와, 상기 각 와이어 접속부를 각각 대응하는 외부 단자부에 일체적으로 연결하는 선형의 접속 리드부가 배열된 기판 프레임을 형성하는 공정과, 상기 기판 프레임의 한쪽 면 중, 상기 외부 단자부와 상기 와이어 접속부와 상기 프레임부를 제외한 부분에, 하프 에칭에 의해 오목부를 형성하는 공정과, 상기 기판 프레임의 상기 오목부가 형성되어 있는 측의 면에 접착 테이프를 부착하는 공정과, 상기 기판 프레임의 상기 오목부가 형성되어 있는 부분 중, 상기 각 외부 단자부 간을 서로 연결하고 있는 부분을 절단하는 공정을 포함하는 것을 특징으로한다.
또한, 본 발명의 또 다른 형태에 의하면, 상술한 제 1, 제 2 형태에 따른 리드 프레임을 이용하여 제작된 반도체 장치가 제공된다. 제 1 형태에 따른 리드 프레임을 사용한 반도체 장치는, 다이 패드부와, 그 다이 패드부의 주위를 따라 배열된 복수의 와이어 접속부와, 각 와이어 접속부의 외측에 배치된 복수의 랜드 형상의 외부 단자부와, 상기 각 와이어 접속부를 각각 대응하는 외부 단자부에 일체적으로 연결하는 선형의 접속 리드부와, 상기 다이 패드부 상에 탑재된 반도체 소자를 갖고, 그 반도체 소자의 각 전극 단자가 각각 본딩 와이어에 의해 상기 각 와이어 접속부의 대응하는 1개의 상면에 접속되고, 상기 반도체 소자, 상기 본딩 와이어, 상기 와이어 접속부, 상기 외부 단자부 및 상기 접속 리드부가 밀봉 수지에 의해 밀봉되고, 상기 외부 단자부의 하면이 상기 와이어 접속부의 하면과 함께, 상기 밀봉 수지의 표면에 노출하고 있는 것을 특징으로 한다.
한편, 제 2 형태에 따른 리드 프레임을 사용한 반도체 장치는, 주변부를 따라 배열된 복수의 와이어 접속부와, 각 와이어 접속부의 내측에 배치된 복수의 랜드 형상의 외부 단자부와, 상기 각 와이어 접속부를 각각 대응하는 외부 단자부에 일체적으로 연결하는 선형의 접속 리드부와, 상기 복수의 외부 단자부 중 소요 수의 외부 단자부 상에 상기 외부 단자부와의 사이에 절연성을 유지하여 탑재된 반도체 소자를 갖고, 그 반도체 소자의 각 전극 단자가 각각 본딩 와이어에 의해 상기 각 와이어 접속부의 대응하는 1개의 상면에 접속되고, 상기 반도체 소자, 상기 본딩 와이어, 상기 와이어 접속부, 상기 외부 단자부 및 상기 접속 리드부가 밀봉 수지에 의해 밀봉되고, 상기 외부 단자부의 하면이 상기 와이어 접속부의 하면과 함께, 상기 밀봉 수지의 표면에 노출하고 있는 것을 특징으로 한다.
도 3은 본 발명의 제 1 실시형태에 따른 리드 프레임의 구성을 모식적으로 나타낸 것으로서, (a)는 리드 프레임의 일부분을 평면적으로 본 구성, (b)는 (a)의 A-A'선을 따라 본 리드 프레임의 단면 구조를 나타내고 있다.
도 3에서, 참조번호 20은 QFN 등의 리드리스·패키지(반도체 장치)의 기판으로서 이용되는 리드 프레임의 일부분을 나타내고, 기본적으로는 금속판을 에칭 가공하여 얻어지는 기판 프레임(21)으로 이루어져 있다. 이 기판 프레임(21)에서, 참조번호 22는 프레임부를 나타내고, 탑재할 각 반도체 소자(칩)에 대응하여 각각 대응하는 프레임부(22)에 의해 규정되는 개구부의 중앙부에는, 그 반도체 소자(칩)를 탑재하기 위한 사각형의 다이 패드부(23)가 배치되어 있다. 이 다이 패드부(23)는 대응하는 프레임부(22)의 4개의 모서리로부터 연장되는 4개의 지지 바(support bar)(SB)에 의해 지지되어 있다. 또한, 참조번호 24는 다이 패드부(23)의 주위를 따라 배열된 와이어 접속부, 25는 각 와이어 접속부(24)의 외측 영역에 배치된 랜드 형상의 외부 단자부, 26은 각 와이어 접속부(24)와 각 외부 단자부(25)를 각각 1대 1로 대응시켜 일체적으로 연결하는 선형의 접속 리드부를 나타낸다. 여기서, 외부 단자부(25)의 설치 개수는 탑재할 반도체 소자(칩)의 크기나 그 소자에 필요한 외부 접속 단자의 수 등에 따라 적절하게 선정되는 것이다.
또한, 기판 프레임(21)의 전면에는 금속막(27)이 형성되고, 기판 프레임(21)의 반도체 소자(칩)를 탑재하는 측과 반대측의 면(도 3의 (b)의 예에서는 하측의면)에는 접착 테이프(28)가 부착되어 있다. 이 접착 테이프(28)는 프레임부(22), 다이 패드부(23), 와이어 접속부(24) 및 외부 단자부(25)를 지지함과 동시에, 후술하는 리드 프레임(20)의 제조 공정에서 다이 패드부(23)와 각 와이어 접속부(24)를 연결하고 있는 부분, 및 각 외부 단자부(25)를 서로 연결하고 있는 부분을 절단했을 때에 프레임부(22)로부터 분리되는 개개의 외부 단자부(25)가 탈락하지 않도록 지지하는 기능을 갖고 있다. 또한, 이 접착 테이프(28)의 부착(테이핑)은 차후의 단계에서 행하는 패키지의 어셈블리 공정에서 몰딩 시에 밀봉 수지의 프레임 이면으로의 누출(「몰드 플래시」라 칭함)을 방지하기 위한 대책으로서 행해진다.
또한, 참조번호 29는 후술하는 바와 같이 하프 에칭에 의해 형성된 오목부를 나타내고, 이 오목부(29)를 형성하는 위치는 다이 패드부(23)와 와이어 접속부(24)와 외부 단자부(25)와 프레임부(22)를 제외한 부분, 즉 다이 패드부(23)와 와이어 접속부(24)를 연결하고 있는 부분, 프레임부(22)와 외부 단자부(25)를 연결하고 있는 부분, 각 외부 단자부(25)를 서로 연결하고 있는 부분, 및 접속 리드부(26)의 부분에 선정(選定)되어 있다.
또한, 도 3의 (a)에서 점선으로 나타내는 CL은 각 다이 패드부(23)에 대응하여 각각 최종적으로 반도체 장치로서 분할되는 영역을 획정하는 분할선을 나타내고, 후술하는 바와 같이 이 분할선 CL을 따라 리드 프레임(20)이 각 패키지(반도체 장치) 단위로 분할된다.
본 실시형태의 리드 프레임(20)은 본딩 와이어를 접속하는 부분(와이어 접속부(24))과 외부 접속 단자로서 사용하는 부분(외부 단자부(25))을 분리하여 배치하고, 양자간을 선형의 접속 리드부(26)를 통하여 일체적으로 연결한 것을 특징으로 한다. 여기서, 접속 리드부(26)는 와이어 접속부(24) 및 외부 단자부(25)의 두께보다도 얇게 형성되어 있고, 와이어 접속부(24)와 외부 단자부(25)는 모두 같은 두께로 형성되어 있다(도 3의 (b)참조).
다음에, 본 실시형태에 따른 리드 프레임(20)을 제조하는 방법에 대해서, 그 제조 공정의 일례를 순서로 나타낸 도 4 및 도 5를 참조하면서 설명한다. 또한, 도 5에서 (a)∼(d)는 도 4에서의 A-A'선을 따라 보았을 때의 단면 구조를 나타내고 있다.
우선 최초의 공정에서는(도 4 참조), 금속판을 에칭 가공하여 기판 프레임(21)을 형성한다.
형성될 기판 프레임(21)은 도 4에 개략적으로 나타낸 바와 같이 탑재할 반도체 소자에 대응하여 획정된 다이 패드부(23)와 프레임부(22) 사이의 영역에서, 다이 패드부(23)의 주위를 따라 위치하고, 또한 다이 패드부(23)에 연결되는 복수의 와이어 접속부(24)와, 각 와이어 접속부(24)의 외측에 위치하고, 또한 서로 연결되는 복수의 랜드 형상의 외부 단자부(25)와, 각 와이어 접속부(24)를 각각 대응하는 외부 단자부(25)에 일체적으로 연결하는 선형의 접속 리드부(26)가 각각 배열되고, 또한 다이 패드부(23)를 프레임부(22)로 연결하는 지지 바(SB)가 배열된 구조를 갖고 있다.
사용하는 금속판의 재료로서는, 예를 들면 동(Cu) 또는 Cu를 베이스로 한 합금, 철-니켈(Fe-Ni) 또는 Fe-Ni를 베이스로 한 합금 등이 사용된다. 금속판(기판프레임(21))의 두께로서는, 200㎛ 정도의 것이 선정된다.
다음 공정에서는(도 5의 (a) 참조), 기판 프레임(21)의 한쪽 면(도시한 예에서는 하측 면)의 소정 부분에, 하프 에칭에 의해 오목부(29)를 형성한다.
이 소정 부분(오목부(29)를 형성하는 부분)은 다이 패드부(23)와 와이어 접속부(24)와 외부 단자부(25)와 프레임부(22)를 제외한 부분에 선정된다. 즉, 오목부(29)는 다이 패드부(23)와 와이어 접속부(24)를 연결하고 있는 부분, 프레임부(22)와 외부 단자부(25)를 연결하고 있는 부분, 각 외부 단자부(25)를 서로 연결하고 있는 부분, 및 접속 리드부(26)의 부분에 각각 형성된다.
하프 에칭은 기판 프레임(21)의 그 소정 부분의 영역을 제외한 부분을 마스크(도시하지 않음)로 덮은 후, 예를 들면 습식 에칭에 의해 행할 수 있다. 또한, 오목부(29)는 150㎛ 정도의 깊이로 형성된다.
다음 공정에서는(도 5의 (b) 참조), 오목부(29)가 형성된 기판 프레임(21)의 전면에, 전해 도금에 의해 금속막(27)을 형성한다.
예를 들면, 기판 프레임(21)을 급전층으로서, 그 표면에 밀착성 향상을 위한 니켈(Ni) 도금을 실시한 후, 이 Ni층 상에 도전성 향상을 위한 팔라듐(Pd) 도금을 실시하고, 또한 Pd층 상에 금(Au) 플래시를 실시하여 금속막(Ni/Pd/Au)(27)을 형성한다.
이와 같이 본 실시형태에서는 리드 프레임(20)의 제조 공정의 도중에서 금속막(27)을 형성하고 있지만, 금속막(27)의 형성은 이 단계에 한정되는 것이 아니다. 예를 들면, 후술하는 바와 같이 패키지(반도체 장치)의 어셈블리 공정에서 수지 밀봉을 행하고, 또한 리드 프레임(20)의 지지용 접착 테이프를 박리한 후, 밀봉 수지로부터 노출하는 금속 부분((외부 단자부, 와이어 접속부 등)에 무전해 도금이나 인쇄법 등에 의해 땜납막(금속막)을 형성해도 좋다.
다음 공정에서는(도 5의 (c) 참조), 기판 프레임(21)의 오목부(29)가 형성되어 있는 측의 면(도시한 예에서는 하측의 면)에, 에폭시 수지나 폴리이미드 수지 등으로 이루어지는 접착 테이프(28)를 부착한다(테이핑).
최종 공정에서는(도 5의 (d) 참조), 기판 프레임(21)의 오목부(29)가 형성되어 있는 부분 중, 다이 패드부(23)와 와이어 접속부(24)를 연결하고 있는 부분, 및 각 외부 단자부(25)를 서로 연결하고 있는 부분을, 예를 들면 금형(펀치)이나 블레이드 등을 이용하여 눌러 뽑도록 하여, 절단한다. 이에 따라, 본 실시형태에 따른 리드 프레임(20)(도 3)이 제작되게 된다.
상술한 실시형태에 따른 리드 프레임(20)의 제조 방법(도 4, 도 5)에서는, 기판 프레임(21)의 형성(도 4)과 오목부(29)의 형성(도 5(a))을 별도의 공정에서 행하고 있지만, 이들의 형성을 같은 공정에서 행하는 것도 가능하다. 그 경우의 제조 공정의 일례(일부)를 도 6에 나타낸다.
도 6에 예시하는 방법에서는, 우선 금속판(MP)(예를 들면, Cu 또는 Cu를 베이스로 한 합금판)의 양면에 에칭 레지스트를 도포하고, 각각 소정의 형상으로 패터닝된 마스크(도시하지 않음)를 이용하여 그 레지스트의 패터닝을 행하여, 레지스트 패턴(RP1 및 RP2)을 형성한다(도 6의 (a)).
이 경우, 상측(반도체 소자가 탑재되는 측)의 레지스트 패턴(RP1)에 대해서는, 금속판(MP)의 다이 패드부(23)와 와이어 접속부(24)를 연결하고 있는 부분, 및 각 외부 단자부(25)를 서로 연결하고 있는 부분에 각각 대응하는 영역이 노출하도록, 상기 레지스트의 패터닝을 행한다. 한편, 하측의 레지스트 패턴(RP2)에 대해서는, 금속판(MP)의 오목부(29)가 되는 부분에 대응하는 영역이 노출하도록, 상기 레지스트의 패터닝을 행한다.
이렇게 해서 금속판(MP)의 양면을 레지스트 패턴(RP1 및 RP2)으로 덮은 후, 에칭(예를 들면 습식 에칭)에 의해, 도 4에 나타낸 바와 같은 패턴(다이 패드부(23), 와이어 접속부(24), 외부 단자부(25), 접속 리드부(26) 등)과 오목부(29)를 동시에 형성한다(도 6의 (b)).
또한, 에칭 레지스트(RP1, RP2)를 박리하여, 도 5의 (a)에 나타낸 바와 같은 구조의 기판 프레임(21)을 얻는다(도 6의 (c)). 이 후의 공정은 도 5의 (b) 이후에 나타낸 공정과 같다.
도 6에 예시하는 방법에 의하면, 기판 프레임(21)의 형성과 오목부(29)의 형성을 1개의 공정에서 행하고 있으므로, 상술한 실시형태에 따른 제조 방법(도 4, 도 5)과 비교하여 공정의 간략화를 도모할 수 있다.
도 7은 상술한 실시형태에 따른 리드 프레임(20)을 이용하여 제작된 QFN의 패키지 구조를 갖는 반도체 장치의 구성을 모식적으로 나타낸 것으로서, (a)는 반도체 장치(30)를 단면적으로 본 구성, (b)는 반도체 장치(30)를 이면(실장면)측에서 본 구성을 나타내고 있다.
도시한 반도체 장치(30)에서, 참조번호 31은 다이 패드부(23) 상에 탑재된반도체 소자(칩), 32는 반도체 소자(31)의 각 전극 단자를 다이 패드부(23)의 주위를 따라 배열된 각 와이어 접속부(24)의 상면에 각각 접속하는 본딩 와이어, 33은 반도체 소자(31), 본딩 와이어(32) 등을 보호하기 위한 밀봉 수지를 나타낸다. 또한, 각 와이어 접속부(24)에 각각 접속 리드부(26)를 통하여 일체적으로 연결된 각 외부 단자부(25)의 하면은 각 와이어 접속부(24)의 하면과 함께, 밀봉 수지(33)의 표면에 노출하고 있다. 또한, 도시한 바와 같이 반도체 소자(31)가 탑재되어 있는 영역의 외측에 외부 단자부(25)가 배치되어 있는 형태의 패키지(QFN)는 「팬·아웃·타입」이라고 불리고 있다.
다음에, 이 반도체 장치(30)를 제조하는 방법에 대해서, 그 제조 공정을 나타낸 도 8을 참조하면서 설명한다.
우선 최초의 공정에서는(도 8의 (a) 참조), 리드 프레임(20)의 접착 테이프(28)가 부착되어 있는 측의 면을 아래로 하여 유지용 지그(도시하지 않음)로 유지하고, 리드 프레임(20)의 각 다이 패드부(23)에 각각 반도체 소자(칩)(31)를 탑재한다. 구체적으로는, 다이 패드부(23)에 에폭시계 수지 등의 접착제를 도포하고, 반도체 소자(31)의 이면(전극 단자가 형성되어 있는 측과 반대측의 면)을 아래로 하여, 접착제에 의해 다이 패드부(23)에 반도체 소자(31)를 접착(탑재)한다. 도시한 예에서는 간략화를 위해, 1개의 다이 패드부(23)에 1개의 반도체 소자(31)가 탑재된 상태가 도시되어 있다.
다음 공정에서는(도 8의 (b) 참조), 반도체 소자(31)의 각 전극 단자와 각 와이어 접속부(24)를 각각 본딩 와이어(32)에 의해 전기적으로 접속한다.
다음 공정에서는(도 8의 (c) 참조), 일괄 몰딩 방식에 의해, 리드 프레임(20)의 반도체 소자(31)가 탑재되어 있는 측의 전면을 밀봉 수지(33)로 밀봉한다. 이것은, 특히 도시하지 않았지만, 몰딩 금형(1조의 상형 및 하형)의 하형 상에 리드 프레임(20)을 배치하고, 위쪽으로부터 상형으로 끼워 넣도록 하여, 밀봉 수지를 충전하면서 가열 및 가압 처리함으로써 행해진다. 밀봉의 방법으로서는, 예를 들면 트랜스퍼 몰드가 이용된다.
다음 공정에서는(도 8의 (d) 참조), 밀봉 수지(33)로 밀봉된 리드 프레임(20)(도 8의 (c))을 몰딩 금형으로부터 추출하여, 접착 테이프(28)를 리드 프레임(20)으로부터 박리하여 제거한다.
최후 공정에서는(도 8의 (e) 참조), 다이서 등에 의해, 점선으로 나타낸 바와 같이 분할선 D-D'을 따라 리드 프레임을 각각 1개의 반도체 소자(31)가 포함되도록 각 패키지 단위로 분할하여, 반도체 장치(30)(도 7)를 얻는다. 또한, 여기에 나타낸 분할선 D-D'은 도 3의 (a)에서 점선으로 나타낸 분할선 CL에 대응하는 것이다.
이상 설명한 바와 같이, 본 발명의 제 1 실시형태(리드 프레임(20) 및 그 제조 방법, 리드 프레임(20)을 이용하여 제작된 반도체 장치(30))에 의하면, 탑재할 각 반도체 소자(31)에 대응하여 각각 획정된 다이 패드부(23)의 주위를 따라 배열된 각 와이어 접속부(24)의 외측 영역에, 외부 접속 단자로서 사용되는 복수의 랜드 형상의 외부 단자부(25)가 배치되어 있으므로, 도 1의 종래예에 나타낸 바와 같이 패키지의 주변부를 따라 리드부(2)(외부 접속 단자)가 일렬로 배치되어 있는 형태의 것과 비교하여, 단자수를 늘릴 수 있다.
또한, 본딩 와이어를 접속하는 부분(와이어 접속부( 24))과 외부 접속 단자로서 사용되는 부분(외부 단자부(25))을 분리하여 배치하고, 양자간을 선형의 접속 리드부(26)에 의해 일체적으로 연결하도록 하고 있어, 이 경우 와이어 접속부(24)는 다이 패드부(23)의 주위를 따라(즉, 탑재할 반도체 소자(31)의 전극 단자로부터 가까운 위치에) 배열되어 있으므로, 반도체 소자(31)와 와이어 접속부(24)(즉, 외부 단자부(25))를 접속하는 와이어(32)의 길이를 최소한으로 할 수 있다. 이에 따라, 종래 기술에 나타난 바와 같은 와이어간의 단락, 신뢰성의 저하라는 문제점을 해소할 수 있고, 그 결과, 수율 향상 및 비용의 저감화를 도모할 수 있게 된다.
도 9는 본 발명의 제 2 실시형태에 따른 리드 프레임의 구성을 모식적으로 나타낸 것으로서, (a)는 리드 프레임의 일부분을 평면적으로 본 구성, (b)는 (a)의 A-A'선을 따라 본 리드 프레임의 단면 구조를 나타내고 있다.
도 9에서, 참조번호 40은 리드 프레임(일부분), 41은 기판 프레임, 42는 프레임부, 44는 와이어 접속부, 45는 외부 단자부, 46은 접속 리드부, 47은 금속막, 48은 접착 테이프, 49는 오목부를 나타내고, 각각 도 3에서의 리드 프레임(20), 기판 프레임(21), 프레임부(22), 와이어 접속부(24), 외부 단자부(25), 접속 리드부(26), 금속막(27), 접착 테이프(28), 오목부(29)에 대응하고 있다.
본 실시형태에 따른 리드 프레임(40)은 도 3의 실시형태에 따른 리드 프레임(20)과 비교하여, 다이 패드부(23)가 설치되지 않은 점, 지지 바(SB)가 설치되지 않은 점, 복수의 와이어 접속부(44)가, 탑재할 반도체 소자에 대응하여 최종적으로 반도체 장치로서 분할되는 영역(도면 중, 점선으로 나타내는 분할선 CL에 따라 규정되는 영역) 내에서 그 영역의 외주를 따라 배열되어 있는 점, 복수의 랜드 형상의 외부 단자부(45)가 각 와이어 접속부(44)의 내측 영역에 배치되어 있는 점에서 상이하다. 다른 구성에 대해서는, 도 3의 실시형태의 경우와 기본적으로 같으므로, 그 설명은 생략한다.
다음에, 본 실시형태에 따른 리드 프레임(40)을 제조하는 방법에 대해서, 그 제조 공정의 일례를 순서대로 나타낸 도 10 및 도 11을 참조하면서 설명한다. 도 11에서 (a)∼(d)는 도 10에서의 A-A'선을 따라 보았을 때의 단면 구조를 나타내고 있다.
우선 최초의 공정에서는(도 10 참조), 금속판을 에칭 가공하여 기판 프레임(41)을 형성한다.
형성될 기판 프레임(41)은 도 10에 개략적으로 나타내는 바와 같이, 탑재할 반도체 소자에 대응하여 프레임부(42)에 의해 둘러싸이는 영역에서, 그 영역의 외주를 따라 위치하고, 또한 상기 프레임부(42)에 연결되는 복수의 와이어 접속부(44)와, 각 와이어 접속부(44)의 내측에 위치하고, 또한 서로 연결되는 복수의 랜드 형상의 외부 단자부(45)와, 각 와이어 접속부(44)를 각각 대응하는 외부 단자부(45)에 일체적으로 연결하는 선형의 접속 리드부(46)가 각각 배열된 구조를 갖고 있다. 금속판의 재료로서는, 제 1 실시형태의 경우와 마찬가지로, Cu 또는 Cu를 베이스로 한 합금, Fe-Ni 또는 Fe-Ni를 베이스로 한 합금 등이 사용되고, 그 두께로서는, 200㎛ 정도의 것이 선정된다.
다음 공정에서는(도 11의 (a) 참조), 기판 프레임(41)의 한쪽 면(도시한 예에서는 하측의 면)의 소정 부분에, 하프 에칭에 의해 오목부(49)를 형성한다.
이 소정 부분(오목부(49)를 형성하는 부분)은 와이어 접속부(44)와 외부 단자부(45)와 프레임부(42)를 제외한 부분, 즉 프레임부(42)와 와이어 접속부(44)를 연결하고 있는 부분, 각 외부 단자부(45)를 서로 연결하고 있는 부분, 및 접속 리드부(46)의 부분에 선정된다. 하프 에칭은 제 1 실시형태의 경우와 마찬가지로 하여, 기판 프레임(41)의 그 소정 부분의 영역을 제외한 부분을 마스크(도시하지 않음)로 덮은 후, 습식 에칭 등에 의해 행할 수 있다.
다음 공정에서는(도 11의 (b) 참조), 오목부(49)가 형성된 기판 프레임(41)의 전면에 금속막(47)을 형성한다. 이 금속막(47)의 형성 방법에 대해서는, 제 1 실시형태의 경우(도 5의 (b)의 공정)와 마찬가지로 하여 행한다.
다음 공정에서는(도 11의 (c) 참조), 기판 프레임(41)의 오목부(49)가 형성되어 있는 측의 면(도시한 예에서는 하측의 면)에, 에폭시 수지나 폴리이미드 수지 등으로 이루어지는 접착 테이프(48)를 부착한다(테이핑).
최후 공정에서는(도 11의 (d) 참조), 기판 프레임(41)의 오목부(49)가 형성되어 있는 부분 중, 각 외부 단자부(45)를 서로 연결하고 있는 부분을, 금형(펀치) 등을 이용하여 눌러 뽑도록 하여, 절단한다. 이에 따라, 본 실시형태에 따른 리드 프레임(40)(도 9)이 제작되게 된다.
이 제 2 실시형태에 따른 리드 프레임(40)의 제조 방법(도 10, 도 11)에 대해서도, 특히 도시하지 않았지만, 도 6에 예시한 제조 공정과 마찬가지로 하여, 기판 프레임(41)의 형성과 오목부(49)의 형성을 1개의 공정에서 행할 수 있다.
도 12는 제 2 실시형태에 따른 리드 프레임(40)을 이용하여 제작된 QFN의 패키지 구조를 갖는 반도체 장치의 구성을 모식적으로 나타낸 것으로서, (a)는 반도체 장치(50)를 단면적으로 본 구성, (b)는 반도체 장치(50)를 이면(실장면)측에서 본 구성을 나타내고 있다.
도시한 반도체 장치(50)에서, 참조번호 51은 복수의 외부 단자부(45) 중 소요 수의 외부 단자부(45) 상에 상기 외부 단자부와의 사이에 절연성을 유지하여 탑재된 반도체 소자(칩), 52는 반도체 소자(51)의 각 전극 단자를 주변부를 따라 배열된 각 와이어 접속부(44)의 상면에 각각 접속하는 본딩 와이어, 53은 반도체 소자(51), 본딩 와이어(52) 등을 보호하기 위한 밀봉 수지를 나타낸다. 또한, 각 와이어 접속부(44)에 각각 접속 리드부(46)를 통하여 일체적으로 연결된 각 외부 단자부(45)의 하면은 각 와이어 접속부(44)의 하면과 함께, 밀봉 수지(53)의 표면에 노출하고 있다. 도시한 바와 같이 반도체 소자(51)가 탑재되어 있는 영역의 내측에 외부 단자부(45)가 배치되어 있는 형태의 패키지(QFN)는 「팬·인·타입」이라고 불리고 있다.
다음에, 이 반도체 장치(50)(QFN)를 제조하는 방법에 대해서, 그 제조 공정을 나타낸 도 13을 참조하면서 설명한다.
우선 최초 공정에서는(도 13의 (a) 참조), 리드 프레임(40)의 접착 테이프(48)가 부착되어 있는 측의 면을 아래로 하여 유지용 지그(도시하지 않음)로 유지하고, 리드 프레임(40)의 소요 수의 외부 단자부(45) 상에 반도체 소자(51)를탑재한다.
이 탑재 방법에 대해서는, 제 1 실시형태의 경우(도 8의 (a)의 공정)와 마찬가지로 하여 행한다.
다음 공정에서는(도 13의 (b) 참조), 반도체 소자(51)의 각 전극 단자와 각 와이어 접속부(44)를 각각 본딩 와이어(52)에 의해 전기적으로 접속한다.
다음 공정에서는(도 13의 (c) 참조), 일괄 몰딩 방식에 의해, 리드 프레임(40)의 반도체 소자(51)가 탑재되어 있는 측의 전면을 밀봉 수지(53)로 밀봉한다. 이 밀봉 방법에 대해서도, 제 1 실시형태의 경우(도 8의 (c)의 공정)와 마찬가지로 하여 행한다.
다음 공정에서는(도 13의 (d) 참조), 밀봉 수지(53)로 밀봉된 리드 프레임(40)(도 13의 (c))을 몰딩 금형으로부터 추출하고, 접착 테이프(48)를 리드 프레임(40)으로부터 박리하여 제거한다.
최후 공정에서는(도 13의 (e) 참조), 다이서 등에 의해, 점선으로 나타낸 바와 같이 분할선 D-D'을 따라 리드 프레임을 각각 1개의 반도체 소자(51)가 포함하도록 각 패키지 단위로 분할하여, 반도체 장치(50)(도 12)를 얻는다. 여기에 나타내는 분할선 D-D'은 도 9의 (a)에서 점선으로 나타나는 분할선 CL에 대응하는 것이다.
이상 설명한 바와 같이, 본 발명의 제 2 실시형태(리드 프레임(40) 및 그 제조 방법, 리드 프레임(40)을 이용하여 제작된 반도체 장치(50))에 의하면, 탑재할 각 반도체 소자(51)에 대응하여 각각 최종적으로 반도체 장치로서 분할되는 영역의외주를 따라 배열된 각 와이어 접속부(44)의 내측 영역에, 외부 접속 단자로서 사용되는 복수의 랜드 형상의 외부 단자부(45)가 배치되어 있으므로, 도 1, 도 2의 종래예에 나타낸 바와 같이 외부 접속 단자(리드부)를 반도체 소자의 탑재면의 아래쪽에 배치할 수 없는 형태의 것과 비교하여, 단자수를 늘릴 수 있다.
또한, 제 1 실시형태의 경우와 마찬가지로, 와이어 접속부(44)와 외부 단자부(45)를 분리하여 배치하고, 양자간을 선형의 접속 리드부(46)에 의해 일체적으로 연결하도록 하고 있어, 이 경우 와이어 접속부(44)는 탑재할 반도체 소자(51)에 대응하여 최종적으로 반도체 장치로서 분할되는 영역의 외주를 따라(즉, 탑재할 반도체 소자(51)의 전극 단자로부터 가까운 위치에) 배열되어 있으므로, 반도체 소자(51)와 와이어 접속부(44)(즉, 외부 단자부(45))를 접속하는 와이어(52)의 길이를 최소한으로 할 수 있다. 이에 따라, 수율 향상 및 비용의 저감화를 도모할 수 있게 된다.
또한, 이 제 2 실시형태에 따른 「팬·인·타입」의 QFN은 제 1 실시형태에 따른 「팬·아웃·타입」의 QFN과 비교하여, 외부 단자부의 개수가 같으면 패키지의 사이즈를 작게 할 수 있다는 이점이 있다.
이상 설명한 바와 같이 본 발명에 의하면, 리드 프레임에서, 본딩 와이어를 접속하는 부분(와이어 접속부)과 외부 접속 단자로서 사용하는 부분(외부 단자부)을 분리하여 배치하고, 양자간을 선형의 접속 리드부를 통하여 일체적으로 연결함으로써, 다단자화를 도모할 수 있는 동시에, 탑재할 반도체 소자와 외부 단자를 접속하는 와이어의 길이를 최소한으로 할 수 있고, 나아가서는 수율 향상과 비용의 저감화에 기여할 수 있다.

Claims (11)

  1. 탑재할 각 반도체 소자에 대응하여 각각 획정된 다이 패드부와,
    각 다이 패드부에 대응하여 각각 최종적으로 반도체 장치로서 분할되는 영역 내에서 상기 다이 패드부의 주위를 따라 배열된 복수의 와이어 접속부와,
    각 와이어 접속부의 외측 영역에 배치된 복수의 랜드 형상의 외부 단자부와,
    상기 각 와이어 접속부를 각각 대응하는 외부 단자부에 일체적으로 연결하는 선형의 접속 리드부를 갖고,
    상기 각 다이 패드부, 상기 각 와이어 접속부 및 상기 각 외부 단자부가 접착 테이프에 의해 지지되어 있는 것을 특징으로 하는 리드 프레임.
  2. 탑재할 각 반도체 소자에 대응하여 각각 최종적으로 반도체 장치로서 분할되는 영역 내에서 상기 영역의 외주를 따라 배열된 복수의 와이어 접속부와,
    각 와이어 접속부의 내측 영역에 배치된 복수의 랜드 형상의 외부 단자부와,
    상기 각 와이어 접속부를 각각 대응하는 외부 단자부에 일체적으로 연결하는 선형의 접속 리드부를 갖고,
    상기 각 와이어 접속부 및 상기 각 외부 단자부가 접착 테이프에 의해 지지되어 있는 것을 특징으로 하는 리드 프레임.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 접속 리드부가 상기 와이어 접속부 및 상기 외부 단자부의 두께보다도 얇게 형성되고, 그 와이어 접속부가 그 외부 단자부의 두께와 같은 두께로 형성되어 있는 것을 특징으로 하는 리드 프레임.
  4. 금속판을 에칭 가공하여, 탑재할 각 반도체 소자에 대응하여 각각 다이 패드부와 프레임부 사이의 영역에서 상기 다이 패드부의 주위를 따라 위치하고, 또한 상기 다이 패드부에 연결되는 복수의 와이어 접속부와, 각 와이어 접속부의 외측에 위치하고, 또한 서로 연결되는 복수의 랜드 형상의 외부 단자부와, 상기 각 와이어 접속부를 각각 대응하는 외부 단자부에 일체적으로 연결하는 선형의 접속 리드부가 배열된 기판 프레임을 형성하는 공정과,
    상기 기판 프레임의 한쪽 면 중, 상기 다이 패드부와 상기 와이어 접속부와 상기 외부 단자부와 상기 프레임부를 제외한 부분에, 하프 에칭에 의해 오목부를 형성하는 공정과,
    상기 기판 프레임의 상기 오목부가 형성되어 있는 측의 면에 접착 테이프를 부착하는 공정과,
    상기 기판 프레임의 상기 오목부가 형성되어 있는 부분 중, 상기 다이 패드부와 상기 각 와이어 접속부를 연결하고 있는 부분, 및 상기 각 외부 단자부 간을 서로 연결하고 있는 부분을 절단하는 공정을 포함하는 것을 특징으로 하는 리드 프레임의 제조 방법.
  5. 제 4 항에 있어서,
    상기 기판 프레임을 형성하는 공정과 상기 오목부를 형성하는 공정 대신에,
    금속판의 양면에 각각 소정의 형상으로 패터닝된 레지스트를 이용하여 그 금속판의 양면으로부터의 동시 에칭에 의해, 탑재할 각 반도체 소자에 대응하여 각각 다이 패드부와 프레임부 사이의 영역에서, 상기 다이 패드부의 주위를 따라 위치하고, 또한 상기 다이 패드부에 연결되는 복수의 와이어 접속부와, 각 와이어 접속부의 외측에 위치하고, 또한 서로 연결되는 복수의 랜드 형상의 외부 단자부와, 상기 각 와이어 접속부를 각각 대응하는 외부 단자부에 일체적으로 연결하는 선형의 접속 리드부가 배열된 기판 프레임을 형성함과 동시에, 그 기판 프레임의 한쪽 면 중, 상기 다이 패드부와 상기 와이어 접속부와 상기 외부 단자부와 상기 프레임부를 제외한 부분에 오목부를 형성하는 공정을 포함하는 것을 특징으로 하는 리드 프레임의 제조 방법.
  6. 금속판을 에칭 가공하여, 탑재할 각 반도체 소자에 대응하여 각각 프레임부에 의해 둘러싸이는 영역에서 상기 영역의 외주(外周)를 따라 위치하고, 또한 상기 프레임부에 연결되는 복수의 와이어 접속부와, 각 와이어 접속부의 내측에 위치하고, 또한 서로 연결되는 복수의 랜드 형상의 외부 단자부와, 상기 각 와이어 접속부를 각각 대응하는 외부 단자부에 일체적으로 연결하는 선형의 접속 리드부가 배열된 기판 프레임을 형성하는 공정과,
    상기 기판 프레임의 한쪽 면 중, 상기 외부 단자부와 상기 와이어 접속부와상기 프레임부를 제외한 부분에, 하프 에칭에 의해 오목부를 형성하는 공정과,
    상기 기판 프레임의 상기 오목부가 형성되어 있는 측의 면에 접착 테이프를 부착하는 공정과,
    상기 기판 프레임의 상기 오목부가 형성되어 있는 부분 중, 상기 각 외부 단자부 사이를 서로 연결하고 있는 부분을 절단하는 공정을 포함하는 것을 특징으로 하는 리드 프레임의 제조 방법.
  7. 제 6 항에 있어서,
    상기 기판 프레임을 형성하는 공정과 상기 오목부를 형성하는 공정 대신에,
    금속판의 양면에 각각 소정의 형상으로 패터닝된 레지스트를 이용하여 그 금속판의 양면으로부터의 동시 에칭에 의해, 탑재할 각 반도체 소자에 대응하여 각각 프레임부에 의해 둘러싸이는 영역에서, 상기 영역의 외주를 따라 위치하고, 또한 상기 프레임부에 연결되는 복수의 와이어 접속부와, 각 와이어 접속부의 내측에 위치하고, 또한 서로 연결되는 복수의 랜드 형상의 외부 단자부와, 상기 각 와이어 접속부를 각각 대응하는 외부 단자부에 일체적으로 연결하는 선형의 접속 리드부가 배열된 기판 프레임을 형성함과 동시에, 그 기판 프레임의 한쪽 면 중, 상기 외부 단자부와 상기 와이어 접속부와 상기 프레임부를 제외한 부분에 오목부를 형성하는 공정을 포함하는 것을 특징으로 리드 프레임의 제조 방법.
  8. 제 4 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 오목부를 형성한 후, 상기 접착 테이프를 부착하기 전에, 상기 기판 프레임의 전면(全面)에 금속막을 형성하는 공정을 포함하는 것을 특징으로 하는 리드 프레임의 제조 방법.
  9. 다이 패드부와,
    그 다이 패드부의 주위를 따라 배열된 복수의 와이어 접속부와,
    각 와이어 접속부의 외측에 배치된 복수의 랜드 형상의 외부 단자부와,
    상기 각 와이어 접속부를 각각 대응하는 외부 단자부에 일체적으로 연결하는 선형의 접속 리드부와,
    상기 다이 패드부 상에 탑재된 반도체 소자를 갖고,
    그 반도체 소자의 각 전극 단자가 각각 본딩 와이어에 의해 상기 각 와이어 접속부의 대응하는 1개의 상면에 접속되고,
    상기 반도체 소자, 상기 본딩 와이어, 상기 와이어 접속부, 상기 외부 단자부 및 상기 접속 리드부가 밀봉 수지에 의해 밀봉되고,
    상기 외부 단자부의 하면(下面)이 상기 와이어 접속부의 하면과 함께, 상기 밀봉 수지의 표면에 노출하여 있는 것을 특징으로 하는 반도체 장치.
  10. 주변부를 따라 배열된 복수의 와이어 접속부와,
    각 와이어 접속부의 내측에 배치된 복수의 랜드 형상의 외부 단자부와,
    상기 각 와이어 접속부를 각각 대응하는 외부 단자부에 일체적으로 연결하는선형의 접속 리드부와,
    상기 복수의 외부 단자부 중 소요(所要) 수의 외부 단자부 상에 상기 외부 단자부와의 사이에 절연성을 유지하여 탑재된 반도체 소자를 갖고,
    그 반도체 소자의 각 전극 단자가 각각 본딩 와이어에 의해 상기 각 와이어 접속부의 대응하는 1개의 상면에 접속되고,
    상기 반도체 소자, 상기 본딩 와이어, 상기 와이어 접속부, 상기 외부 단자부 및 상기 접속 리드부가 밀봉 수지에 의해 밀봉되고,
    상기 외부 단자부의 하면이 상기 와이어 접속부의 하면과 함께, 상기 밀봉 수지의 표면에 노출하여 있는 것을 특징으로 하는 반도체 장치.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 접속 리드부가 상기 와이어 접속부 및 상기 외부 단자부의 두께보다도 얇게 형성되고, 그 와이어 접속부가 그 외부 단자부의 두께와 같은 두께로 형성되어 있는 것을 특징으로 하는 반도체 장치.
KR1020030064163A 2002-09-17 2003-09-16 리드 프레임, 그 리드 프레임의 제조 방법, 및 반도체 장치 KR20040030297A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002269903 2002-09-17
JPJP-P-2002-00269903 2002-09-17

Publications (1)

Publication Number Publication Date
KR20040030297A true KR20040030297A (ko) 2004-04-09

Family

ID=32104912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030064163A KR20040030297A (ko) 2002-09-17 2003-09-16 리드 프레임, 그 리드 프레임의 제조 방법, 및 반도체 장치

Country Status (4)

Country Link
US (1) US20040080025A1 (ko)
KR (1) KR20040030297A (ko)
CN (1) CN1490870A (ko)
TW (1) TW200405488A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101684150B1 (ko) * 2015-07-15 2016-12-07 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR20170003295U (ko) * 2016-03-14 2017-09-22 창 와 테크놀러지 컴퍼니 리미티드 예비성형된 리드 프레임 장치 및 이 장치를 포함하는 리드 프레임 패키지
CN108701660A (zh) * 2016-03-16 2018-10-23 海成帝爱斯株式会社 半导体封装衬底及其制造方法

Families Citing this family (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US7144517B1 (en) * 2003-11-07 2006-12-05 Amkor Technology, Inc. Manufacturing method for leadframe and for semiconductor package using the leadframe
CN100437953C (zh) * 2004-09-16 2008-11-26 日月光半导体制造股份有限公司 无外引脚式半导体封装构造及其制造方法
JP2008532277A (ja) * 2005-02-23 2008-08-14 エヌエックスピー ビー ヴィ 改良したボンディングパッド接続部を備える集積回路パッケージ装置、リードフレームおよび電子装置
US20070001291A1 (en) * 2005-06-30 2007-01-04 Infineon Technologies Ag Anti-warp heat spreader for semiconductor devices
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
TWI286375B (en) * 2006-03-24 2007-09-01 Chipmos Technologies Inc Leadless semiconductor package with electroplated layer embedded in encapsulant and the method for fabricating the same
US8492906B2 (en) * 2006-04-28 2013-07-23 Utac Thai Limited Lead frame ball grid array with traces under die
US8310060B1 (en) 2006-04-28 2012-11-13 Utac Thai Limited Lead frame land grid array
US8461694B1 (en) 2006-04-28 2013-06-11 Utac Thai Limited Lead frame ball grid array with traces under die having interlocking features
US8487451B2 (en) 2006-04-28 2013-07-16 Utac Thai Limited Lead frame land grid array with routing connector trace under unit
US8460970B1 (en) 2006-04-28 2013-06-11 Utac Thai Limited Lead frame ball grid array with traces under die having interlocking features
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US8125077B2 (en) * 2006-09-26 2012-02-28 Utac Thai Limited Package with heat transfer
US8013437B1 (en) 2006-09-26 2011-09-06 Utac Thai Limited Package with heat transfer
US9711343B1 (en) 2006-12-14 2017-07-18 Utac Thai Limited Molded leadframe substrate semiconductor package
US9761435B1 (en) 2006-12-14 2017-09-12 Utac Thai Limited Flip chip cavity package
US8178982B2 (en) * 2006-12-30 2012-05-15 Stats Chippac Ltd. Dual molded multi-chip package system
TW200849521A (en) * 2007-06-06 2008-12-16 Advanced Semiconductor Eng Leadframe with die pad and leads corresponding there to
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
MY154596A (en) * 2007-07-25 2015-06-30 Carsem M Sdn Bhd Thin plastic leadless package with exposed metal die paddle
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7790512B1 (en) 2007-11-06 2010-09-07 Utac Thai Limited Molded leadframe substrate semiconductor package
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8063470B1 (en) * 2008-05-22 2011-11-22 Utac Thai Limited Method and apparatus for no lead semiconductor package
US8039303B2 (en) 2008-06-11 2011-10-18 Stats Chippac, Ltd. Method of forming stress relief layer between die and interconnect structure
JP4991637B2 (ja) * 2008-06-12 2012-08-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7888184B2 (en) * 2008-06-20 2011-02-15 Stats Chippac Ltd. Integrated circuit packaging system with embedded circuitry and post, and method of manufacture thereof
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US9947605B2 (en) * 2008-09-04 2018-04-17 UTAC Headquarters Pte. Ltd. Flip chip cavity package
US8546189B2 (en) 2008-09-22 2013-10-01 Stats Chippac, Ltd. Semiconductor device and method of forming a wafer level package with top and bottom solder bump interconnection
US7888181B2 (en) * 2008-09-22 2011-02-15 Stats Chippac, Ltd. Method of forming a wafer level package with RDL interconnection over encapsulant between bump and semiconductor die
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8367476B2 (en) * 2009-03-12 2013-02-05 Utac Thai Limited Metallic solderability preservation coating on metal part of semiconductor package to prevent oxide
JP5407474B2 (ja) * 2009-03-25 2014-02-05 凸版印刷株式会社 半導体素子基板の製造方法
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
TWI570820B (zh) * 2009-06-09 2017-02-11 史達晶片有限公司 半導體元件和在晶粒及互連結構之間形成應力減輕層之方法
US9449900B2 (en) 2009-07-23 2016-09-20 UTAC Headquarters Pte. Ltd. Leadframe feature to minimize flip-chip semiconductor die collapse during flip-chip reflow
US9355940B1 (en) 2009-12-04 2016-05-31 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
US8368189B2 (en) * 2009-12-04 2013-02-05 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
TWI392066B (zh) * 2009-12-28 2013-04-01 矽品精密工業股份有限公司 封裝結構及其製法
US8241956B2 (en) * 2010-03-08 2012-08-14 Stats Chippac, Ltd. Semiconductor device and method of forming wafer level multi-row etched lead package
US8575732B2 (en) * 2010-03-11 2013-11-05 Utac Thai Limited Leadframe based multi terminal IC package
US8871571B2 (en) 2010-04-02 2014-10-28 Utac Thai Limited Apparatus for and methods of attaching heat slugs to package tops
US20110248392A1 (en) * 2010-04-12 2011-10-13 Texas Instruments Incorporated Ball-Grid Array Device Having Chip Assembled on Half-Etched metal Leadframe
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
US8866278B1 (en) * 2011-10-10 2014-10-21 Amkor Technology, Inc. Semiconductor device with increased I/O configuration
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9029198B2 (en) 2012-05-10 2015-05-12 Utac Thai Limited Methods of manufacturing semiconductor devices including terminals with internal routing interconnections
US9449905B2 (en) * 2012-05-10 2016-09-20 Utac Thai Limited Plated terminals with routing interconnections semiconductor device
US8633575B1 (en) * 2012-05-24 2014-01-21 Amkor Technology, Inc. IC package with integrated electrostatic discharge protection
US9006034B1 (en) 2012-06-11 2015-04-14 Utac Thai Limited Post-mold for semiconductor package having exposed traces
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
US8981541B2 (en) * 2013-07-10 2015-03-17 Freescale Semiconductor, Inc. Quad flat semiconductor device with additional contacts
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US10242934B1 (en) 2014-05-07 2019-03-26 Utac Headquarters Pte Ltd. Semiconductor package with full plating on contact side surfaces and methods thereof
US9324643B1 (en) * 2014-12-11 2016-04-26 Stmicroelectronics, Inc. Integrated circuit device having exposed contact pads and leads supporting the integrated circuit die and method of forming the device
US9589906B2 (en) * 2015-02-27 2017-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US10269686B1 (en) 2015-05-27 2019-04-23 UTAC Headquarters PTE, LTD. Method of improving adhesion between molding compounds and an apparatus thereof
US9373569B1 (en) * 2015-09-01 2016-06-21 Texas Instruments Incorporation Flat no-lead packages with electroplated edges
US9917038B1 (en) 2015-11-10 2018-03-13 Utac Headquarters Pte Ltd Semiconductor package with multiple molding routing layers and a method of manufacturing the same
CN105720035A (zh) * 2016-03-25 2016-06-29 上海凯虹科技电子有限公司 引线框架及采用该引线框架的封装体
US11211305B2 (en) 2016-04-01 2021-12-28 Texas Instruments Incorporated Apparatus and method to support thermal management of semiconductor-based components
US10861796B2 (en) * 2016-05-10 2020-12-08 Texas Instruments Incorporated Floating die package
US10276477B1 (en) 2016-05-20 2019-04-30 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple stacked leadframes and a method of manufacturing the same
US10074639B2 (en) 2016-12-30 2018-09-11 Texas Instruments Incorporated Isolator integrated circuits with package structure cavity and fabrication methods
US9929110B1 (en) 2016-12-30 2018-03-27 Texas Instruments Incorporated Integrated circuit wave device and method
JP6828959B2 (ja) * 2017-01-17 2021-02-10 大口マテリアル株式会社 リードフレームおよびその製造方法
US10121847B2 (en) 2017-03-17 2018-11-06 Texas Instruments Incorporated Galvanic isolation device
CN107393896B (zh) * 2017-08-09 2019-08-23 林英洪 引线框制作方法
US11264309B2 (en) * 2019-06-24 2022-03-01 Mediatek Inc. Multi-row QFN semiconductor package
US11393774B2 (en) 2019-08-21 2022-07-19 Stmicroelectronics, Inc. Semiconductor device having cavities at an interface of an encapsulant and a die pad or leads

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101684150B1 (ko) * 2015-07-15 2016-12-07 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR20170003295U (ko) * 2016-03-14 2017-09-22 창 와 테크놀러지 컴퍼니 리미티드 예비성형된 리드 프레임 장치 및 이 장치를 포함하는 리드 프레임 패키지
CN108701660A (zh) * 2016-03-16 2018-10-23 海成帝爱斯株式会社 半导体封装衬底及其制造方法
CN108701660B (zh) * 2016-03-16 2022-03-01 海成帝爱斯株式会社 半导体封装衬底及其制造方法

Also Published As

Publication number Publication date
TW200405488A (en) 2004-04-01
CN1490870A (zh) 2004-04-21
US20040080025A1 (en) 2004-04-29

Similar Documents

Publication Publication Date Title
KR20040030297A (ko) 리드 프레임, 그 리드 프레임의 제조 방법, 및 반도체 장치
US20040046237A1 (en) Lead frame and method of manufacturing the same
US20040070056A1 (en) Lead frame and method of manufacturing the same
JP4173346B2 (ja) 半導体装置
US6498392B2 (en) Semiconductor devices having different package sizes made by using common parts
US6762118B2 (en) Package having array of metal pegs linked by printed circuit lines
KR20030019165A (ko) 리드 프레임 및 그 제조 방법과 그 리드 프레임을 사용한반도체 장치의 제조 방법
US7259044B2 (en) Lead frame, method of manufacturing the same, and method of manufacturing a semiconductor device using the same
KR20030031412A (ko) 리드 프레임과 그 제조 방법 및 그를 이용한 반도체장치의 제조 방법
US20080044948A1 (en) Manufacturing method for resin sealed semiconductor device
JP2000150760A (ja) ターミナルランドフレームおよびその製造方法
KR20020074228A (ko) 하측면에 컨택이 마련된 반도체 소자 및 그 제조 방법
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
US6716675B2 (en) Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame
US7102216B1 (en) Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making
JP2000150702A (ja) 半導体装置の製造方法
US6380062B1 (en) Method of fabricating semiconductor package having metal peg leads and connected by trace lines
JP2000077596A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP2006019767A (ja) 半導体装置の製造方法
JPH10256460A (ja) ターミナルランドフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP3280243B2 (ja) Ｂｇａ型半導体装置の製造方法
JP3916352B2 (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
JP4030363B2 (ja) 半導体装置
US20010001069A1 (en) Metal stud array packaging
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid