KR20170003295U - 예비성형된 리드 프레임 장치 및 이 장치를 포함하는 리드 프레임 패키지 - Google Patents

예비성형된 리드 프레임 장치 및 이 장치를 포함하는 리드 프레임 패키지 Download PDF

Info

Publication number
KR20170003295U
KR20170003295U KR2020170001183U KR20170001183U KR20170003295U KR 20170003295 U KR20170003295 U KR 20170003295U KR 2020170001183 U KR2020170001183 U KR 2020170001183U KR 20170001183 U KR20170001183 U KR 20170001183U KR 20170003295 U KR20170003295 U KR 20170003295U
Authority
KR
South Korea
Prior art keywords
lead frame
die pad
molding layer
preformed
leads
Prior art date
Application number
KR2020170001183U
Other languages
English (en)
Other versions
KR200489287Y1 (ko
Inventor
치아-넝 황
Original Assignee
창 와 테크놀러지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 창 와 테크놀러지 컴퍼니 리미티드 filed Critical 창 와 테크놀러지 컴퍼니 리미티드
Publication of KR20170003295U publication Critical patent/KR20170003295U/ko
Application granted granted Critical
Publication of KR200489287Y1 publication Critical patent/KR200489287Y1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

예비성형된 리드 프레임 장치는 몰딩 층 및 복수의 이격된 리드 프레임 유닛을 포함한다. 몰딩 층은 폴리머 재료로 제조되며, 복수의 프레임 형성 부분들(a plurality of framed portions)과, 프레임 형성 부분들을 프레임 형성하기 위해 서로 교차하는 복수의 종방향 및 횡방향 프레임 섹션들을 포함한다. 리드 프레임 유닛은 어레이로 배열되며 금속으로 제조된다. 리드 프레임 유닛의 각각은 각각의 프레임 형성 부분들 내에 매립되며, 복수의 이격 리드를 포함한다.

Description

예비성형된 리드 프레임 장치 및 이 장치를 포함하는 리드 프레임 패키지{PREFORMED LEAD FRAME DEVICE AND LEAD FRAME PACKAGE INCLUDING THE SAME}
본 출원은 2016년 3월 4일자로 출원된 대만 특허 출원 제105203479호의 우선권을 주장한다.
본 개시설명은 리드 프레임 장치에 관한 것으로, 더욱 특별하게는 단일 칩 패키지 용으로 사용되는 예비성형된 리드 프레임 장치에 관한 것이다. 또한, 본 개시설명은 예비성형된 리드 프레임 장치를 구비하는 리드 프레임 패키지에 관한 것이기도 하다.
쿼드 플랫 노리드(quad flat no-lead: QFN) 패키지는 전형적으로 외향으로 연장하는 복수의 핀을 구비하는 리드형 칩 캐리어 패키지의 크기보다 작은 크기를 갖는다. 추가로, QFN 패키지는 비교적 짧은 신호 전송 경로 및 비교적 높은 전송 속도를 갖기 때문에, QFN 패키지는 고주파 및 고속도의 전자 장치에 적용하기에 적합하다.
도 1을 참조하면, 종래의 QFN 패키지의 하나의 패키지된 리드 프레임 유닛은 프레임 부분(11), 프레임 부분(11)으로 둘러싸인 다이 패드(12), 프레임 부분(11)으로부터 다이 패드(12)를 향해 연장하는 복수의 이격된 리드(13), 다이 패드(12) 상에 장착된 칩(14), 칩(14)과 리드(13) 사이에 연결된 복수의 와이어(15), 다이 패드(12)를 지지하기 위해 다이 패드(12)로부터 프레임 부분(11)까지 연장하는 연결 부분(16)을 포함한다.
그러나, 프레임 부분(11)과 리드(13)는 양자 모두 구리와 같은 금속으로 만들어지기 때문에, 그은 선(도 1에, 연결 부분(16)과 리드(13)를 통과하는 가상선으로서 도시됨)을 따라 다이싱 공구로 다이싱함으로써, 패키지된 리드 프레임 유닛을 단일화할 때, 다이싱 공구는 손상되기 쉽다.
따라서, 본 개시설명의 목적은 종래기술의 결함 중 적어도 하나를 완화할 수 있는 예비성형된 리드 프레임 장치를 제공하는 것이다.
본 개시설명의 하나의 측면에 따르면, 예비성형된 리드 프레임 장치는 몰딩 층 및 복수의 이격된 리드 프레임 유닛을 포함한다. 몰딩 층은 폴리머 재료로 제조되며, 복수의 프레임 형성 부분, 및 프레임 형성 부분을 프레임 형성하기 위해 서로 교차하는 복수의 종방향 및 횡방향 프레임 섹션을 포함한다. 리드 프레임 유닛은 소정 배열로 배열되며, 금속으로 제조된다. 리드 프레임 유닛의 각각은 프레임 형성 부분 중 각각의 하나에 매립되며, 복수의 이격된 리드를 포함한다.
본 개시설명의 또다른 측면에 따르면, 리드 프레임 패키지가 예비성형된 리드 프레임 장치, 복수의 칩 및 복수의 와이어 세트를 포함한다.
예비성형된 리드 프레임 장치는 몰딩 층 및 복수의 이격된 리드 프레임 유닛을 포함한다. 몰딩 층은 폴리머 재료로 제조되며, 복수의 프레임 형성 부분, 및 프레임 형성 부분을 프레임 형성하기 위해 서로 교차하는 복수의 종방향 및 횡방향 프레임 섹션을 포함한다. 리드 프레임 유닛은 소정 배열로 배열되고, 금속으로 제조된다. 리드 프레임 유닛의 각각은 각 하나의 프레임 형성 부분 내에 매립되며, 적어도 하나의 다이 패드, 및 복수의 이격된 리드를 포함한다. 상기 적어도 하나의 다이 패드는 대응하는 하나의 칩을 장착하기 위한 장착 표면과, 상기 장착 표면에 대향하는 하부 표면을 포함한다. 적어도 하나의 다이 패드의 장착 표면 및 하부 표면은 몰딩 층의 최상부 표면 및 최하부 표면으로부터 각기 노출된다. 각 리드 프레임 유닛의 리드는 리드 프레임 유닛의 다이 패드를 둘러싸고 상기 다이 패드로부터 이격된다.
각각의 칩은 대응하는 리드 프레임 유닛의 적어도 하나의 다이 패드 상에 배치된다.
각 칩은 각 하나의 와이어 세트에 의해, 대응하는 하나의 리드 프레임 유닛의 리드와 전기적으로 접속된다.
본 개시설명의 다른 특징 및 장점은 첨부 도면을 참조한 하기의 실시형태의 상세한 설명으로부터 명확해질 것이다.
도 1은 종래의 쿼드 플랫 노리드 패키지의 부분 패키지된 리드 프레임 유닛을 도시하는 개략적인 평면도,
도 2는 본 개시설명에 따른 리드 프레임 패키지의 실시형태를 도시하는 개략적인 부분 평면도,
도 3은 도 2의 Ⅲ-Ⅲ 선을 따라 취한 부분 단면도로서, 칩 및 와이어 세트가 부착된 리드 프레임 패키지의 대응하는 리드 프레임 유닛을 도시하는 도면,
도 4는 전도성 기판의 하부 표면이 에칭된 후, 리드 프레임 패키지 내에 포함된 리드 프레임 유닛 중 하나를 도시하는 개략적인 부분 평면도,
도 5는 도 4에 도시된 예비성형된 리드 프레임 장치를 제조하는 방법의 연속적인 단계들을 도시하는 부분 단면도,
도 6은 리드 프레임 패키지의 실시형태의 다른 변형예를 도시하는 부분 평면도,
도 7은 복수의 다이 패드가 형성되어 있는 리드 프레임 패키지 내에 구비된 리드 프레임 유닛 중 하나를 도시하는 부분 평면도,
도 8은 도 7에 도시된 예비성형된 리드 프레임 장치를 제조하는 방법의 연속적인 단계들을 도시하는 부분 개략도,
도 9는 리드 프레임 장치의 또 다른 변형예를 도시하는 부분 개략도.
본 개시설명을 더욱 상세히 기술하기 앞서, 적절하다고 여겨지는 경우, 대응 요소, 또는 선택적으로 유사한 특성을 가질 수도 있는 유사 요소를 표시하기 위해 참조번호 또는 참조번호의 끝 부분은 도면 전체를 통해 반복되었다는 것을 이해하여야 한다.
도 2 및 도 3을 참조하면, 본 개시설명에 따른 리드 프레임 패키지의 실시형태는 예비성형된 리드 프레임 패키지 장치(200A), 복수의 칩(3), 복수의 와이어 세트(4) 및 봉지재(5)를 포함한다.
예비성형된 리드 프레임 장치(200A)는 몰딩 층(21) 및 복수의 이격된 리드 프레임 유닛(2A)을 포함한다.
몰딩 층(21)은 폴리머 재료로 만들어지며, 복수의 프레임 형성 부분(211), 및 프레임 형성 부분(211)을 프레임 형성하기 위해 서로 교차하는 복수의 종방향 및 횡방향 프레임 섹션(212)을 포함한다.
이격된 리드 프레임 유닛(2A)은 소정 배열로 배열되고 금속으로 제조된다. 각각의 리드 프레임 유닛(2A)은 각 하나의 프레임 형성 부분(211)에 매립되고, 적어도 하나의 다이 패드(22) 및 복수의 이격된 리드(23)를 포함한다.
리드 프레임 유닛(2A) 각각의 적어도 하나의 다이 패드(22)는 대응하는 하나의 칩(3)을 장착하기 위한 장착 표면(221), 및 장착 표면(221)에 대향하는 하부 표면(222)을 구비한다. 장착 표면(221) 및 하부 표면(222)은 몰딩 층(21)의 최상부 및 최하부 표면(213, 214)으로부터 각각 노출된다.
각각의 리드 프레임 유닛(2A)에서, 리드(23)는 갭(28)이 리드(23)와 적어도 하나의 다이 패드(22) 사이에 형성되도록 다이 패드(22)로부터 이격되어 그를 둘러싼다.
보다 구체적으로, 각각의 리드 프레임 유닛(2A)에서, 각각의 리드(23)는 몰딩 층(21)의 최상부 표면(213) 및 적어도 하나의 다이 패드(22)의 장착 표면(221)과 동일 평면 상에 있는 상부 표면(231), 및 몰딩 층(21)의 최하부 표면(214) 및 적어도 하나의 다이 패드(22)의 하부 표면(222)과 동일 평면 상에 있는 하부 표면(232)을 구비한다.
몰딩 층(21)의 종방향 및 횡방향 프레임 섹션(212)은 몰딩 층(21)의 최하부 표면(214)으로부터의 제 1 높이(h1)를 갖는다. 각각의 리드 프레임 유닛(2A)에서, 리드(23) 및 적어도 하나의 다이 패드(22) 각각은 몰딩 층(21)의 최하부 표면(214)으로부터의 제 2 높이(h2)를 갖는다. 종방향 및 횡방향 프레임 섹션(212)이 몰딩 층(21)의 최상부 표면(213)으로부터 만입(灣入)되도록 제 1 높이(h1)가 제 2 높이(h2)보다 작다.
각각의 칩(3)은 대응하는 하나의 리드 프레임 유닛(2A)의 적어도 하나의 다이 패드(22) 상에 배치되고, 각 하나의 와이어 세트(4)에 의해 대응하는 하나의 리드 프레임 유닛(2A)의 리드(23)와 전기적으로 연결된다.
하나의 형태에 있어서, 각각의 리드 프레임 유닛(2A)에는 다이 패드(22)가 없을 수도 있으며, 칩(3)은 플립-칩(flip-chip) 기술 등을 사용하여 리드(23)에 각각 연결될 수도 있다.
봉지재(encapsulant)(5)는 리드 프레임 유닛(2A)의 칩(3), 와이어 세트(4), 다이 패드(22) 및 리드(23)를 봉입한다.
몰딩 층(21)이 전기 절연 재료로 제조되기 때문에, 리드 프레임 유닛(2A)은 서로 전기적으로 분리된다. 따라서, 대응하는 하나의 리드 프레임 유닛(2A)의 적어도 하나의 다이 패드(22) 상에 배치된 칩(3)에 대한 전기적 시험은 종방향 및 횡방향 프레임 섹션(212)을 따라 다이싱(dicing)하기 전에 보드 상에 실행될 수 있다. 따라서, 금속 재료를 다이싱하는 것에 의해 유발되는 다이싱 공구(예를 들면, 다이싱 블레이드)에 대한 손상이 회피될 수 있다.
도 4 및 도 5를 참조하면, 개시설명에 따른 리드 프레임 패키지의 실시형태를 제조하는 방법이 하기와 같이 예시되고 설명된다.
우선, 도 5의 단계 (a)에 도시된 바와 같이, 전도성 기판(100)은 이 전도성 기판(100)의 하부 표면(103)으로부터 에칭되어, 전도성 기판(100)의 하부 표면(103)으로부터 만입된 패턴 형성 트렌치(400)를 형성한다.
패턴 형성 트렌치(400)는 전도성 기판(100)의 하부 표면(103)으로부터 전도성 기판(100)의 상부 표면(104) 아래의 레벨까지 상방으로 만입된 교차하는 종방향 및 횡방향 트렌치 섹션(401)을 포함한다.
전도성 기판(100)의 비 에칭 영역(30)은, 종방향 및 횡방향 트렌치 섹션(401)을 따라 그 위에 형성되고 복수의 프레임 형성 영역(301)을 규정하도록 서로 교차하는 복수의 종방향 및 횡방향 프레임 섹션(300), 및 복수의 리드 프레임 유닛(20A)을 포함한다. 각각의 리드 프레임 유닛(20A)은 프레임 형성 영역(301) 중 하나에 배치되며, 적어도 하나의 다이 패드(22), 이격된 리드(23), 및 인접하는 종방향 및 횡방향 프레임 섹션(300)에 적어도 하나의 다이 패드(22)를 각각 접촉시키는 4개의 다이 패드 지지 리브(24)를 포함한다. 패턴 형성 트렌치(400)는 전도성 기판(100)의 상부 및 하부 표면(104, 103)을 관통하여 연장되는 갭(402)을 더 포함한다. 하나의 형태에 있어서, 다수의 다이 패드 지지 리브(24)는 1개일 수도 있다.
전도성 기판(100)의 종방향 및 횡방향 프레임 섹션(300)의 구성은 실제 실시 및 설계에 기초하여 변형될 수 있다는 것에 유의하자.
단계 (b)에서, 패턴 형성 트렌치(400)가 형성된 전도성 기판(100)이 몰드(도시되지 않음) 내에 배치되고, 다음에 에폭시 수지와 같은 절연 재료로부터 선택된 몰딩 재료가 종방향 및 횡방향 트렌치 섹션(401) 및 갭(402) 내에 충전되어, 리드 프레임 유닛(2A) 각각의 적어도 하나의 다이 패드(22)의 장착 및 하부 표면(221, 222), 및 리드 프레임 유닛(2A)의 리드(23)의 상부 및 하부 표면(231, 232)을 덮지 않는 몰딩 층(21)을 형성한다.
그 후에, 단계 (c)에서, 적어도 하나의 다이 패드 지지 리브(24) 및 비 에칭 영역(30)의 종방향 및 횡방향 프레임 섹션(300)은 패턴 형성 트렌치(400)의 종방향 및 횡방향 트렌치 섹션(401) 내에 충전된 몰딩 재료가 예비성형된 리드 프레임 장치(200A)를 형성하도록 노출될 때까지 전도성 기판(100)의 상부 표면(104)으로부터 전도성 기판(100)을 에칭함으로써 제거된다.
다음에, 각각의 칩(3)은 대응하는 하나의 리드 프레임 유닛(2A)의 적어도 하나의 다이 패드(22)의 장착 표면(221) 상에 각각 장착되고, 와이어 세트(4)는 대응하는 리드 프레임 유닛(2A)의 칩과 리드 사이에 연결된다. 마지막으로, 봉지재(도시되지 않음)는 리드 프레임 유닛(2A)의 칩(3), 와이어 세트(4), 다이 패드(22) 및 리드(23)를 봉입하도록 형성된다.
전도성 기판(100)의 비 에칭 영역(30)의 종방향 및 횡방향 섹션(300)이 제거되기 때문에, 예비성형된 리드 프레임 장치(200A)의 종방향 및 횡방향 프레임 섹션(212)은 몰딩 재료로 제조되고, 금속이 없다. 따라서, 리드 프레임 유닛(2A)은 서로 전기적으로 절연되고, 다이싱 블레이드의 사용에 의해 유발되는 손상이 회피될 수 있다.
도 6 내지 도 8을 참조하면, 리드 프레임 패키지(200B)의 실시형태의 다른 구성이 도시되어 있다. 각각의 리드 프레임 유닛(2B)은 리드(23)에 의해 둘러싸인 복수의 이격된 다이 패드(22)를 포함한다. 몰딩 층(21)의 프레임 형성 부분(211) 각각은 2개의 인접한 다이 패드(22)를 상호연결하는 적어도 하나의 연결 부분(2111)을 포함한다. 다이 패드(22)는 3개로 예시되고, 적어도 하나의 연결 부분(2111)은 2개로 예시된다.
보다 구체적으로, 각각의 프레임 형성 부분(211)의 적어도 하나의 연결부(2111)는 몰딩 층(21)의 최하부 표면(222)으로부터의 제 3 높이(h3)를 갖는다. 제 3 높이(h3)는 제 2 높이(h2)보다 낮아서 각각의 리드 프레임 유닛(2B)의 다이 패드(22)의 상부 부분이 몰딩 층(21)의 프레임 형성 부분(211)으로부터 노출된다.
각각의 리드 프레임 유닛(2B)의 다이 패드(22)가 전기 절연되어 있기 때문에, 다이 패드(22) 상에 장착된 칩(3)은 전기적으로 및 독립적으로 외부 장치(도시 생략)에 연결될 수 있다.
도 6 및 도 8의 단계 (a) 내지 단계 (c)에 도시된 바와 같이, 리드 프레임 패키지(200B)는 도 5에 도시된 리드 프레임 장치(200A)를 제조하는 방법과 유사한 방법에 의해 제조될 수 있으며, 패턴 형성 트렌치(400)는 도전성 기판(100)의 하부 표면으로부터 상방으로 도전성 기판(100)의 상부 표면(104) 아래의 높이까지 만입된 적어도 하나의 분리 트렌치 섹션을 추가로 포함하며, 적어도 하나의 분리 트렌치 섹션은 다이 패드(22) 중 2개의 인접한 것들 사이에 형성된다. 보다 구체적으로, 다이 패드 지지 리브(24)는 다이 패드(22) 중 가장 외측에 있는 것들 각각의 2개의 대향하는 코너를 연결한다.
보다 상세하게는, 종방향 및 횡방향 트렌치 섹션(401) 및 갭(402)을 충전하는 동안 적어도 하나의 분리 트렌치(403)가 충전된다. 각각의 리드 프레임 유닛(20B)의 비 에칭 영역(30)의 종방향 및 횡방향 프레임 섹션(300)이 제거되는 경우, 도전성 기판(100)을 도전성 기판(100)의 상부 표면(104)으로부터 적어도 하나의 분리 트렌치(403)에 충전된 몰딩 재료가 노출될 때까지 에칭함으로써, 각각의 리드 프레임 유닛(20B)의 적어도 하나의 연결 부분(25)이 함께 제거된다. 몰딩 층(21)이 적어도 하나의 분리 트렌치(403) 내에 형성된 후에 적어도 하나의 연결 부분(25)이 제거되기 때문에, 적어도 하나의 연결 부분(25)은 몰딩 재료로 제조되며 금속이 존재하지 않는다.
도 7 및 도 8의 다이 패드(22)는 일렬로 배열되도록 예시되어 있다. 다이 패드(22)의 개수 및 형상은 실제 실행에 기초하여 조절될 수도 있다.
도 9를 참조하면, 비 에칭 영역(30)을 갖는 도전성 기판의 실시예의 다른 구성이 도시되어 있다. 각각의 리드 프레임 유닛(2C)의 각각의 리드(23)는, 다이 패드(22)로부터 이격되어 있으며 상기 몰딩 층(21)의 상기 종방향 및 횡방향 섹션(212) 중 인접한 섹션과 연속적인 베이스 부분(base portion)(230)을 추가로 포함한다. 베이스 부분(230)은 레그 부분(leg portion)(233)과, 레그 부분(233)으로부터 이격되어 있는 지지체 부분(234)을 갖도록 형성된다. 지지체 부분(234)은 몰드와 맞붙어서 몰딩 재료의 충전 동안에 레그 부분(233)을 지지하도록 구성되어 있다. 레그 부분(233)의 붕괴 및 변형이 방지되거나 최소한 경감될 수 있다.
예비성형된 리드 프레임 장치(200A) 및 리드 프레임 패키지(200B)의 설계로 인해, 리드 프레임 유닛(2A, 2B)이 제각기 전기적으로 절연되어, 종래의 QFN 패키지의 금속 프레임 부분(11)을 다이싱함으로써 유발되는 다이싱 블레이드에 대한 손상을 방지할 수 있으며, 종방향 및 횡방향 프레임 섹션(300)을 따라 다이싱하기 전에 칩(3)에 대한 전기 시험을 실행할 수 있다. 나아가, 각각의 리드 프레임 유닛(2B)의 이격된 다이 패드(22)를 포함하여, 2개 이상의 칩(3)이 리드 프레임 유닛(2B) 내에 패키지될 수 있다.
하기의 예들은 본 개시설명의 추가 실시형태에 관한 것이다. 예 1은 예비성형된 리드 프레임을 제조하는 방법에 관한 것으로서, 도전성 기판의 하부 표면으로부터 만입된 패턴 형성 트렌치를 형성하기 위해 도전성 기판을 도전성 기판의 하부 표면으로부터 에칭하는 단계로서, 패턴 형성 트렌치는 도전성 기판의 하부 표면으로부터 상방으로 도전성 기판의 상부 표면 아래의 높이까지 만입되는 상호 교차하는 종방향 및 횡방향 트렌치 섹션을 포함하고, 도전성 기판의 비 에칭 영역은, 종방향 및 횡방향 트렌치 섹션을 따라서 그 위에 형성되며 서로 교차되어 복수의 프레임 형성 부분을 한정하는 복수의 종방향 및 횡방향 프레임 섹션, 및 각각이 프레임 형성 부분 중 하나에 배치되는 복수의 리드 프레임 유닛을 포함하고, 복수의 리드 프레임 유닛 각각은 적어도 하나의 다이 패드, 다이 패드를 둘러싸며 다이 패드로부터 이격된 복수의 이격된 리드, 및 적어도 하나의 다이 패드를 종방향 및 횡방향 프레임 섹션 중 인접한 섹션에 연결하는 적어도 하나의 다이 패드 지지 리브를 포함하고, 패턴 형성 트렌치는 리드들 사이에 형성된 복수의 갭, 및 각각의 리드 프레임 유닛 내의 적어도 하나의 다이 패드를 추가로 포함하고, 갭은 도전성 기판의 상부 표면 및 하부 표면을 통해 연장되는, 에칭하는 단계; 종방향 및 횡방향 트렌치 섹션 및 갭 내에 몰딩 재료를 충전하여, 각각의 리드 프레임 유닛의 적어도 하나의 다이 패드의 장착 표면 및 하부 표면과 리드 프레임 유닛의 리드들의 상부 표면 및 하부 표면을 노출시키는 몰딩 층을 형성하는 단계; 및 도전성 기판을 도전성 기판의 상부 표면으로부터 패턴 형성 트렌치의 종방향 및 횡방향 트렌치 섹션이 노출될 때까지 에칭함으로써 비 에칭 영역의 종방향 및 횡방향 프레임 섹션을 제거하는 단계를 포함한다.
예 2는 예 1의 방법에 관한 것으로서, 각각의 리드 프레임 유닛의 적어도 하나의 다이 패드는 복수의 이격된 다이 패드를 포함하고; 패턴 형성 트렌치는, 도전성 기판의 하부 표면으로부터 상방으로 도전성 기판의 상부 표면 아래의 높이까지 만입되며 다이 패드 중 2개의 인접한 것들 사이에 형성되는 적어도 하나의 분리 트렌치 섹션을 추가로 포함하고; 각각의 리드 프레임 유닛은, 적어도 하나의 분리 트렌치 섹션을 가로질러 연장되며 다이 패드 중 2개의 인접한 것들 사이를 연결하는 적어도 하나의 연결부를 추가로 포함하고; 상기 방법은, 종방향 및 횡방향 트렌치 섹션 및 갭의 충전 동안에 적어도 하나의 분리 트렌치 내에 몰딩 재료를 충전하는 단계, 및 도전성 기판을 도전성 기판의 상부 표면으로부터 적어도 하나의 분리 트렌치 내의 몰딩 재료가 노출될 때까지 에칭함으로써 각각의 리드 프레임 유닛의 적어도 하나의 연결 부분을 제거하는 단계를 추가로 포함한다.
상기의 기술에서는, 설명의 목적으로, 실시형태에 대한 철저한 이해를 제공하기 위해 수치에 관한 특정 세부사항을 개시하였다. 그러나, 당업자라면 이들 특정 세부사항 중 일부가 없어도 하나 이상의 다른 실시형태를 실시할 수 있음이 명백할 것이다. 또한, 본 명세서에 걸친 "하나의 실시형태", "일 실시형태", 서수로 표시한 실시형태 등과 같은 언급은 구체적인 특징, 구조 또는 특성이 본 개시설명의 실행에서 포함될 수도 있음을 이해해야만 한다. 또한, 본 개시설명을 간소화하고 다양한 발명의 양태의 이해를 돕기 위해 본 명세서에서 다양한 특징들은 종종 본 명세서의 단일 실시형태, 도면 또는 설명에서 함께 조합됨을 이해해야만 한다.
본 개시설명은 예시적 실시형태로 여겨지는 것과 관련하여 기술되었지만, 본 개시설명은 개시된 실시형태에 한정되지 않으며, 최광의의 해석의 사상 및 범위 내에 포함된 다양한 배열체들을 포함하여 모든 변형예 및 균등 배열체들을 포괄할 의도임을 이해해야 한다.

Claims (9)

  1. 예비성형된 리드 프레임 장치에 있어서,
    폴리머 재료로 제조되며, 복수의 프레임 형성 부분들(a plurality of framed portions)과, 상기 프레임 형성 부분들을 프레임 형성하기 위해 서로 교차하는 복수의 종방향 및 횡방향 프레임 섹션들을 포함하는 몰딩 층; 및
    소정 배열로 배열된 금속으로 제조된 복수의 이격 리드 프레임 유닛을 포함하며,
    상기 리드 프레임 유닛의 각각은 각각의 상기 프레임 형성 부분들 내에 매립되며, 복수의 이격 리드를 포함하는
    예비성형된 리드 프레임 장치.
  2. 제 1 항에 있어서,
    상기 리드 프레임 유닛의 각각은 칩을 장착하기 위한 장착 표면과 상기 장착 표면에 대향된 하부 표면을 갖는 적어도 하나의 다이 패드를 더 포함하며,
    상기 적어도 하나의 다이 패드의 상기 장착 표면 및 상기 하부 표면은 상기 몰딩 층의 최상부 표면 및 최하부 표면으로부터 각각 노출되어 있으며,
    상기 리드 프레임 유닛의 각각의 상기 리드들은 상기 다이 패드를 둘러싸고 있고 상기 다이 패드로부터 이격되어 있는
    예비성형된 리드 프레임 장치.
  3. 제 2 항에 있어서,
    상기 리드들의 각각은 상기 몰딩 층의 상기 최상부 표면 및 상기 적어도 하나의 다이 패드의 상기 장착 표면과 동일 평면 상에 있는 상부 표면과, 상기 몰딩 층의 상기 최하부 표면 및 상기 적어도 하나의 다이 패드의 상기 하부 표면과 동일 평면 상에 있는 하부 표면을 구비하는
    예비성형된 리드 프레임 장치.
  4. 제 2 항에 있어서,
    상기 몰딩 층의 상기 종방향 및 횡방향 프레임 섹션들은 상기 몰딩 층의 상기 최하부 표면으로부터 제 1 높이(h1)를 갖고 있으며,
    각각의 상기 리드와, 각각의 상기 리드 프레임 유닛의 상기 적어도 하나의 다이 패드는 상기 몰딩 층의 상기 최하부 표면으로부터 제 2 높이(h2)를 갖고 있으며,
    상기 종방향 및 횡방향 프레임 섹션들이 상기 몰딩 층의 상기 최상부 표면으로부터 만입되도록 상기 제 1 높이(h1)는 상기 제 2 높이(h2)보다 작게 되어 있는
    예비성형된 리드 프레임 장치.
  5. 제 3 항에 있어서,
    상기 적어도 하나의 다이 패드들은 상기 리드들에 의해 둘러싸인 복수의 이격 다이 패드를 포함하며,
    상기 몰딩 층의 상기 프레임 형성 부분들의 각각은 상기 다이 패드의 2개의 인접한 것들을 상호연결하는 적어도 하나의 연결 부분을 포함하는
    예비성형된 리드 프레임 장치.
  6. 제 5 항에 있어서,
    각각의 상기 프레임 형성 부분의 상기 적어도 하나의 연결 부분은 상기 몰딩 층의 상기 최하부 표면으로부터 제 3 높이(H3)를 갖고 있으며,
    상기 높이(h3)는 제 2 높이(h2)보다 작은
    예비성형된 리드 프레임 장치.
  7. 제 2 항에 있어서,
    상기 리드들의 각각은 베이스 부분과, 레그 부분을 포함하며,
    상기 베이스 부분은 상기 몰딩 층의 상기 종방향 및 횡방향 프레임 섹션들의 인접한 하나와 연속되며, 상기 몰딩 층의 상기 최상부 및 최하부 표면들과 각기 동일 평면 상에 있는 상부 및 하부 표면을 구비하며,
    상기 레그 부분은 상기 베이스 부분으로부터 상기 다이 패드를 향하여 측방향으로 연장되는
    예비성형된 리드 프레임 장치.
  8. 리드 프레임 패키지에 있어서,
    제 2 항에 기재된 예비성형된 리드 프레임 장치;
    상기 리드 프레임 유닛들 중 대응하는 리드 프레임 유닛의 상기 적어도 하나의 다이 패드 상에 각각 배치되어 있는 복수의 칩; 및
    복수의 와이어 세트를 포함하며,
    상기 칩의 각각은 상기 와이어 세트들 중 대응하는 와이어 세트에 의해 상기 리드 프레임 유닛 중 대응하는 리드 프레임 유닛의 상기 리드와 전기적으로 연결되어 있는
    리드 프레임 패키지.
  9. 제 7 항에 있어서,
    상기 리드 프레임 유닛의 상기 칩, 상기 와이어 세트, 상기 다이 패드 및 상기 리드를 봉지하는 봉지재를 더 포함하는
    리드 프레임 패키지.
KR2020170001183U 2016-03-14 2017-03-13 예비성형된 리드 프레임 장치 및 이 장치를 포함하는 리드 프레임 패키지 KR200489287Y1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105203479 2016-03-14
TW105203479U TWM523189U (zh) 2016-03-14 2016-03-14 導線架預成形體及導線架封裝結構

Publications (2)

Publication Number Publication Date
KR20170003295U true KR20170003295U (ko) 2017-09-22
KR200489287Y1 KR200489287Y1 (ko) 2019-05-27

Family

ID=56756641

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2020170001183U KR200489287Y1 (ko) 2016-03-14 2017-03-13 예비성형된 리드 프레임 장치 및 이 장치를 포함하는 리드 프레임 패키지

Country Status (4)

Country Link
US (1) US10475730B2 (ko)
JP (1) JP3210520U (ko)
KR (1) KR200489287Y1 (ko)
TW (1) TWM523189U (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190002931U (ko) * 2018-05-04 2019-11-27 창 와 테크놀러지 컴퍼니 리미티드 예비성형된 리드 프레임 및 이 리드 프레임으로부터 제조된 리드 프레임 패키지

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200135632A1 (en) * 2018-10-24 2020-04-30 Texas Instruments Incorporated Die isolation on a substrate
TWM588888U (zh) 2019-04-17 2020-01-01 長華科技股份有限公司 高密著性預成型基板
CN110223967A (zh) * 2019-05-30 2019-09-10 无锡红光微电子股份有限公司 Dfn-6l三基岛封装框架
JP7271337B2 (ja) * 2019-06-27 2023-05-11 新光電気工業株式会社 電子部品装置及び電子部品装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040030297A (ko) * 2002-09-17 2004-04-09 신꼬오덴기 고교 가부시키가이샤 리드 프레임, 그 리드 프레임의 제조 방법, 및 반도체 장치
KR20110060368A (ko) * 2009-11-30 2011-06-08 엘지이노텍 주식회사 리드 프레임 및 그 제조 방법
JP2011171768A (ja) * 2005-06-30 2011-09-01 Fairchild Semiconductor Corp 半導体ダイ・パッケージ及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020014693A1 (en) * 2000-03-21 2002-02-07 Pollock Jeffrey James Molded array package for facilitating device singulation
US8637887B2 (en) * 2012-05-08 2014-01-28 Advanced Semiconductor Engineering, Inc. Thermally enhanced semiconductor packages and related methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040030297A (ko) * 2002-09-17 2004-04-09 신꼬오덴기 고교 가부시키가이샤 리드 프레임, 그 리드 프레임의 제조 방법, 및 반도체 장치
JP2011171768A (ja) * 2005-06-30 2011-09-01 Fairchild Semiconductor Corp 半導体ダイ・パッケージ及びその製造方法
KR20110060368A (ko) * 2009-11-30 2011-06-08 엘지이노텍 주식회사 리드 프레임 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190002931U (ko) * 2018-05-04 2019-11-27 창 와 테크놀러지 컴퍼니 리미티드 예비성형된 리드 프레임 및 이 리드 프레임으로부터 제조된 리드 프레임 패키지

Also Published As

Publication number Publication date
US20170263542A1 (en) 2017-09-14
TWM523189U (zh) 2016-06-01
KR200489287Y1 (ko) 2019-05-27
US10475730B2 (en) 2019-11-12
JP3210520U (ja) 2017-05-25

Similar Documents

Publication Publication Date Title
KR200489287Y1 (ko) 예비성형된 리드 프레임 장치 및 이 장치를 포함하는 리드 프레임 패키지
CN110010489B (zh) 用于制作带有侧壁凹陷的半导体器件的方法及相关器件
US7732901B2 (en) Integrated circuit package system with isloated leads
US20190311991A1 (en) Semiconductor device with embedded semiconductor die and substrate-to-substrate interconnects
US9947636B2 (en) Method for making semiconductor device with lead frame made from top and bottom components and related devices
KR101374145B1 (ko) 반도체 패키지 및 그 제조 방법
US11081371B2 (en) Chip package process
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
TWI490960B (zh) 半導體封裝結構及其製作方法
US11227848B2 (en) Chip package array, and chip package
US20160372406A1 (en) Electronic Device with First and Second Contact Pads and Related Methods
US9659842B2 (en) Methods of fabricating QFN semiconductor package and metal plate
CN211125636U (zh) 半导体封装件
KR200489837Y1 (ko) 예비성형된 범용 리드 프레임 장치
CN101814461B (zh) 封装基板结构与芯片封装结构及其制作方法
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
US9362212B1 (en) Integrated circuit package having side and bottom contact pads
US9490146B2 (en) Semiconductor device with encapsulated lead frame contact area and related methods
CN102891090A (zh) 半导体器件及其封装方法
US20200135625A1 (en) Semiconductor package having die pad with cooling fins
KR101209472B1 (ko) 반도체 패키지 제조용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법
US9984980B2 (en) Molded lead frame device
US8513820B2 (en) Package substrate structure and chip package structure and manufacturing process thereof
US20170194235A1 (en) Lead frame and semiconductor package structure
US20120299171A1 (en) Leadframe-based ball grid array packaging

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment